JP2005026612A - 半導体装置 - Google Patents

Abstract

【課題】 半導体基板をヘッダなどにＳｎ系Ｐｂフリー半田を用いて半田接合する際に、充分な接合寿命を保証できる半導体装置を提供する。
【解決手段】 まず、半導体基板１の形成面Ｓに形成された図示しない自然酸化膜を除去するために、半導体基板１の形成面Ｓの逆スパッタリングを行う。次に、半導体基板１の形成面Ｓにスパッタリングによって例えば厚さ２００ｎｍ〜３００ｎｍ程度のＴｉ膜２を形成する。次に、このＴｉ膜２上にスパッタリングによって例えば厚さ５００ｎｍ〜６００ｎｍ程度のＮｉ層３を形成する。さらに、Ｎｉ層３上にスパッタリングによって例えば厚さ３０ｎｍ〜５０ｎｍ程度の図示しないＡｕなどからなる保護膜を形成する。その後、窒素雰囲気の石英管熱処理炉にて熱処理を行うことによってＴｉ層２とＮｉ層３との界面に半田バリア層としてのＴｉ−Ｎｉ層４を形成する。
【選択図】 図１

Description

本発明は、複数の金属層からなる電極を有する半導体装置に関するものである。

従来より、例えば特許文献１に示すように、シリコン基板の裏面に複数の金属層からなる裏面電極１０５を備えた半導体ペレット１００を半田１０６によってヘッダ１０７に半田接合する半導体装置がある。図７は特許文献１の半導体装置の構造を示す要部断面図である。

この従来の半導体装置は、ゲート電極などを有する半導体ペレット１００と裏面電極１０５を備える。この裏面電極１０５は、シリコンとの接合性が良いＡｌ層１０１、シリコンの半田側への拡散防止のためのＴｉ層１０２、半田１０６のシリコン基板側への拡散防止のためのＮｉ層１０３、Ｎｉ層１０３の酸化防止のためのＡｕ層１０４を備える。そして、シリコンとＡｌ層１０１との間にシリコン−Ａｌ合金層を形成することによって剥離を低減すると共に、各金属層間に合金層を形成することによって各金属層間での接触抵抗を低減するものである。
特許第３３３９５５２号公報

しかしながら、近年、環境汚染などの問題から、Ｓｎ−Ｐｂ系半田に代わってＰｂを使用しないＰｂフリー半田（Ｓｎ系Ｐｂフリー半田など）の使用が進められている。このＰｂフリー半田（Ｓｎ系Ｐｂフリー半田など）を用いて半導体電極を下地基板に半田接合する場合には、接合寿命が短くなるという問題があった。

本発明は、上記問題点に鑑みなされたものであり、半導体基板を下地基板などにＳｎ系Ｐｂフリー半田を用いて半田接合する場合に、充分な接合寿命を保証できる半導体装置の提供を目的とするものである。

請求項１に記載の半導体装置では、半導体基板に接着層として形成された第１の金属層と、第１の金属層とＮｉもしくはＣｕとの混合層からなる半田バリア層とを備える半導体電極であって、半導体電極をＳｎ系Ｐｂフリー半田により下地基板に半田接合することを特徴とするものである。これによれば、半田バリア層として、第１の金属層とＮｉもしくはＣｕを含む混合層（合金層）を用いることによって第１の金属層へのＳｎの到達時間を長くできることを本発明者は実験により見出した。よって、半導体基板とベース基板とをＳｎ系Ｐｂフリー半田を用いて接合する場合でも充分な接合寿命を保証できる。

請求項２に記載の半導体装置では、半導体基板がＳｉであり、第１の金属層がＴｉであることを特徴とするものである。これによれば、ＳｉとＴｉとは接触抵抗が小さいため、ＳｉとＴｉとの接合面においてオーミック接合が可能となる。

請求項３に記載の半導体装置では、半田バリア層とＳｎ系Ｐｂフリー半田との間にＮｉもしくはＣｕを備えることを特徴とするものである。これによれば、半田バリア層とＳｎ系Ｐｂフリー半田との間にＮｉ層もしくはＣｕ層がある分第１の金属層へのＳｎの到達時間を長くすることができる。

請求項４に記載の半導体装置では、半田バリア層とＳｎ系Ｐｂフリー半田との間に第１の金属層とＮｉもしくはＣｕとＳｎとからなる３元混合層を備えることを特徴とするものである。これによれば、第１の金属層とＮｉ／ＣｕとＳｎとからなる３元混合層及び半田バリア層へＳｎが拡散した場合でも、第１の金属層の界面には、上記３元混合層が形成されることになる。従って、各層の元素で構成された３元混合層が界面に存在するので各層間で結合しやすく接合強度が向上する。

請求項５に記載の半導体装置では、半田バリア層の厚さは１９ｎｍ以上であることを特徴とするものである。これによれば、半田バリア層の厚さは、最低１９ｎｍあれば充分な接合寿命を得ることができる。

以下、本発明の実施の形態における半導体装置に関して、図面に基づいて説明する。図１は本発明の実施の形態に係わる、半導体装置の構造を示す要部断面図である。図１において、１は半導体基板、２はＴｉ層、３ａはＮｉ部、４はＴｉ−Ｎｉ層、５はＳｎ系Ｐｂフリー半田、６はリードフレームである。

半導体基板１は、Ｓｉ基板上にゲート、ソース領域などが形成されたパワーＭＯＳトランジスタなどである。なお、半導体基板１は、パワーＭＯＳトランジスタに限定されるものではなく、縦型ＩＧＢＴやダイオードなどであってもよい。

Ｔｉ層２は、本発明における第１金属層に相当するものである。このＴｉ層２は、Ｔｉ−Ｎｉ層４とＳｉからなる半導体基板１との接着層として機能する。なお、Ｔｉ層２は、他にもＭｏ、Ｗ、Ｃｏ、Ｖ、Ｃｒ、ＴｉＷなどであっても、接着層としては充分であるが、半導体基板１との接触抵抗が小さいＴｉを用いるのが好ましい。

Ｎｉ部３ａは、後ほど説明するＴｉ−Ｎｉ層４を形成するために形成されたＮｉ層３のうち、Ｔｉ層２と合金化されずに残ったものである。なお、Ｎｉ部３ａ（Ｎｉ層３）は、これに限定されるものではなくＣｕであってもよい。

Ｔｉ−Ｎｉ層４は、本発明における半田バリア層に相当するものであり、Ｓｎ系Ｐｂフリー半田のＳｎがＴｉ層２に到達するのを防止するものである。なお、Ｎｉ層３の代わりにＣｕを用いた場合は、この半田バリア層はＴｉ−Ｃｕ層となる。

ここで、本発明の実施の形態における半導体装置の製造方法に関して、図面に基づいて説明する。図２は本発明の実施の形態に係わる、半導体装置の製造工程を順に示す模式図である。

図２（ａ）において、半導体基板１のＴｉ層２などの形成面Ｓには図示しない自然酸化膜が形成されているので、まず、この自然酸化膜を除去するために、半導体基板１の形成面Ｓの逆スパッタリングを行う。逆スパッタリングを行うために、半導体基板１をスパッタリング装置のチャンバ内にセットした後、到達真空度として１０^−７ｔｏｒｒ程度までチャンバ内の真空排気を行う。そして、このチャンバ内にアルゴンガスをマスフローコントローラによって３〜２５×１０^-3ｔｏｒｒになるように導入する。この雰囲気下で半導体基板１に高周波バイアス４００〜６００Ｖを印加し、印加電力を１〜２ｋＷ／ｍ^２の密度で、半導体基板１を例えば４ｎｍの厚さ、逆スパッタリングを行う。この逆スパッタリング終了後、速やかにチャンバ内へのアルゴンガス導入を停止する。この逆スパッタリングによって、半導体基板１の形成面Ｓに形成されていた自然酸化膜が除去される。

次に、図２（ｂ）に示すように、Ｔｉ層２を形成する工程に移る。チタンターゲットを備えたチャンバ、すなわちＴｉ層２を形成することができるチャンバへウエハを搬送し、その後、アルゴンガスをマスフローコントローラによって、３〜２５×１０^-3ｔｏｒｒになるようにチャンバ内に導入し、この雰囲気下でチタンターゲット側に高周波バイアス４００〜６００Ｖを印加する。この状態において、アルゴンイオンはチタンターゲットに衝突し、スパッタリングを引き起こし、チタン原子またはチタンクラスターがチタンターゲット表面から放出される。放出されたチタン原子またはチタンクラスターは逆スパッタリングされた半導体基板１の形成面Ｓに飛来し堆積する。このようにして、例えば厚さ２００ｎｍ〜３００ｎｍ程度のＴｉ層２を形成する。なお、Ｔｉ層２の厚さは、半導体基板１とチタンターゲットとの間にはシャッタが設置されており、このシャッタの開閉によって適宜制御される。

次に、図２（ｃ）に示されるように、Ｎｉ層３を形成する工程に移る。Ｎｉ層３の形成は、Ｔｉ層２を形成する工程と同じく、ニッケルターゲットを備えたチャンバ、すなわちＮｉ層３を形成することができるチャンバへウエハを搬送し、チャンバ内にアルゴンガスをマスフローコントローラによって３〜２５×１０^-3ｔｏｒｒになるようにチャンバ内に導入する。そして、この雰囲気下でニッケルターゲット側に高周波バイアス４００〜６００Ｖを印加し、ニッケルターゲットのスパッタリングを行う。このようにして、例えば厚さ５００ｎｍ〜６００ｎｍ程度のＮｉ層３を形成する。また、Ｎｉ層３の厚さに関しても、半導体基板１とニッケルターゲットとの間にシャッタが設置されており、このシャッタの開閉によって適宜制御される。

さらに、Ｎｉ層３上に図示しないＡｕなどからなる保護膜を形成する。保護膜の形成は、Ｔｉ層２、Ｎｉ層３を形成する工程と同じく、金ターゲットを備えたチャンバ、すなわち金層を形成することができるチャンバへウエハを搬送し、チャンバ内にアルゴンガスをマスフローコントローラによって３〜２５×１０^-3ｔｏｒｒになるようにチャンバ内に導入する。そして、この雰囲気下で金ターゲット側に高周波バイアス４００〜６００Ｖを印加し、金ターゲットのスパッタリングを行う。このようにして、例えば厚さ３０ｎｍ〜５０ｎｍ程度の保護膜を形成する。また、Ａｕの厚さに関しても、半導体基板１と金ターゲットとの間にシャッタが設置されており、このシャッタ開閉によって適宜制御される。

次に、図２（ｄ）に示されるように、Ｔｉ−Ｎｉ層４を形成する工程に移る。このＴｉ−Ｎｉ層４を形成する工程は、上述のようにしてＴｉ層２、Ｎｉ層３、保護層が形成された半導体基板１を窒素雰囲気の石英管熱処理炉にセットする。そして、この石英管熱処理炉において、例えば、３５０℃で３分間の熱処理を行うことによってＴｉ層２とＮｉ層３との界面にＴｉ−Ｎｉ層４を形成する。

その後、半導体基板１の形成面Ｓ側に形成されたＴｉ層２、Ｎｉ部３ａ、Ｔｉ−Ｎｉ層４からなる電極をＳｎ系Ｐｂフリー半田５によってリードフレーム６に半田接合する。

なお、Ｔｉ−Ｎｉ層４の膜厚は、熱処理温度と熱処理時間とによって適宜制御される。例えば、４００℃で３分間の熱処理を行った後に３６０℃で３分間の熱処理を行うことによって膜厚１９ｎｍ〜２６ｎｍのＴｉ−Ｎｉ層４を得ることができる。また、一回の熱処理でも、３５０℃で３０分間では膜厚４０ｎｍ〜６０ｎｍ、４００℃で３０分間では膜厚６０ｎｍ〜７０ｎｍ、４５０℃で３０分間では膜厚１００ｎｍ〜１２０ｎｍのようなＴｉ−Ｎｉ層４を得ることができる。

また、このＴｉ−Ｎｉ層４が、どの程度の膜厚で充分な接合寿命を保証できるかを検証した。図３（ａ）はＳｎ系Ｐｂフリー半田５としてＳｎ−Ｃｕ半田を用いた場合の高温放置試験時のＴｉ層２界面付近の断面図であり、（ｂ）はＳｎ系Ｐｂフリー半田５としてＳｎ−Ａｇ半田を用いた場合の高温放置試験時のＴｉ層２界面付近の断面図である。この高温放置試験は、Ｔｉ−Ｎｉ層４の膜厚が１９ｎｍである電極をＳｎ−Ｃｕ半田・Ｓｎ−Ａｇ半田それぞれでリードフレーム６に半田接合した半導体装置を１５０℃の温度環境に放置して行った。この結果、１５０℃の温度環境において５０００ｈ経過した時点で、図３（ａ）、（ｂ）に示すようにＴｉ層２界面に各半田材は到達しておらず、Ｔｉ−Ｎｉ層４は膜厚が１９ｎｍ以上であれば充分な接合寿命を保証できるといえる。

ここで、Ｓｎ系Ｐｂフリー半田を用いて半導体電極を下地基板に半田接合する場合に接合寿命が短くなる理由について説明する。図４はＳｎ組成比の異なる半田材におけるＮｉ中へのＳｎ拡散係数の関係を示す図であり、この図からわかるようにＳｎ系Ｐｂフリー半田は、Ｓｎ−Ｐｂ系半田に比べてＮｉ中へのＳｎ拡散係数が約１０倍である。Ｎｉ中へのＳｎ拡散係数が約１０倍であるということは、ＳｎがＮｉ中へ拡散しＮｉが消滅する（半田材がＴｉへ到達する）時間が約１／１０になるということである。半田材がＴｉへ到達すると、半田材とＴｉとの接合性が良くないためＴｉと半田材との界面において剥離が起こりやすくなる。

次に、このようなＳｎ系Ｐｂフリー半田５を用いて半導体基板１をリードフレーム６に半田接合する際に、Ｔｉ−Ｎｉ層４によって、ＳｎがＮｉ中へ拡散しＮｉが消滅する時間を長くすることができる理由について説明する。

検証のため、半導体装置をＳｎ−Ｐｂ系半田を用いてリードフレーム６へ半田接続して、１５０℃の温度環境に放置する高温放置試験を行った。その結果、半田バリア層として膜厚６００ｎｍのＮｉ層を用いた場合、約５００時間でＮｉ層全てが拡散（消滅）し、Ｔｉ層の界面にはＮｉ−Ｓｎ層が形成される。

また、半田バリア層として膜厚２５ｎｍのＴｉ−Ｎｉ層４を用いた場合、約５００時間でＴｉ−Ｎｉ層４にＳｎの拡散が始まり、約４０００時間でＴｉ層２の界面にＳｎが現れた。この結果から明らかなように、半田バリア層としてＴｉ−Ｎｉ層４を用いることによって、ＳｎがＴｉへ到達する時間を長くすることが出来る。従って、半導体基板１とリードフレーム６とをＳｎ系Ｐｂフリー半田５を用いて半田接合する場合に充分な接合寿命が保証できる。

（変形例１）
また、変形例１として、Ｔｉ−Ｎｉ層４とＳｎ系Ｐｂフリー半田５との間に本発明における第２半田バリア層に相当するＮｉ層３を形成するようにしてもよい。図５は、本発明の実施の形態の変形例１に係わる、半導体装置の構造を示す要部断面図である。なお、上述の実施の形態との共通部分についての詳しい説明は省略する。

図５において、１は半導体基板、２はＴｉ層、３はＮｉ層、４はＴｉ−Ｎｉ層、５はＳｎ系Ｐｂフリー半田、６はリードフレームである。製造方法に関しては、上述と同様に逆スパッタリング、スパッタリング、熱処理を行い、ＴＩ層２、Ｎｉ層３、Ｔｉ−Ｎｉ層４を形成する。この際に、Ｎｉ層３の膜厚を厚めに（例えば、６００ｎｍ）形成することによって、Ｔｉ−Ｎｉ層４とＳｎ系Ｐｂフリー半田５との間にＮｉ層３を形成する。このように、半田バリア層としてのＴｉ−Ｎｉ層４とＳｎ系Ｐｂフリー半田５との間にＮｉ層３を形成することによって、Ｎｉ層３がある分ＳｎがＴｉへ到達する時間を長くすることが出来る。なお、Ｎｉ層３は、これに限定されるものではなくＣｕであってもよい。

（変形例２）
また、変形例２として、Ｔｉ−Ｎｉ層４とＳｎ系Ｐｂフリー半田５との間に本発明における３元混合層に相当するＴｉ−Ｎｉ−Ｓｎ層７を形成するようにしてもよい。図６は、本発明の実施の形態の変形例２に係わる、半導体装置の構造を示す要部断面図である。なお、上述の実施の形態との共通部分についての詳しい説明は省略する。

図６において、１は半導体基板、２はＴｉ層、４はＴｉ−Ｎｉ層、５はＳｎ系Ｐｂフリー半田、６はリードフレーム、７はＴｉ−Ｎｉ−Ｓｎ層である。製造方法に関しては、上述と同様に逆スパッタリング、スパッタリング、熱処理を行い、ＴＩ層２、Ｎｉ層３、Ｔｉ−Ｎｉ層４を形成する。その後、形成面Ｓ側にＴｉ層２、Ｔｉ−Ｎｉ層４などが形成された半導体基板１をＳｎ系Ｐｂフリー半田５によってリードフレーム６に半田接合する。さらに、半導体基板１がＳｎ系Ｐｂフリー半田５によってリードフレーム６に半田接続された状態で、上述のような窒素雰囲気の石英管熱処理炉にて熱処理を行うことによって、Ｔｉ−Ｎｉ−Ｓｎ層７を形成する。この際に、半田接続後の熱処理の時間及び温度によってＴｉ−Ｎｉ−Ｓｎ層７の膜厚（例えば、１９ｎｍ）を適宜制御する。

Ｔｉ−Ｎｉ層４とＳｎ系Ｐｂフリー半田５との間にＴｉ−Ｎｉ−Ｓｎ層７を設けると、もし、Ｔｉ−Ｎｉ−Ｓｎ層７及びＴｉ−Ｎｉ層４へＳｎが拡散した場合でも、Ｔｉ層２の界面には、Ｔｉ−Ｎｉ−Ｓｎ層７が形成されることになる。従って、Ｔｉ界面に各層の元素で構成されたＴｉ−Ｎｉ−Ｓｎ層７が存在することによって各層間で結合しやすく接合強度が向上する。なお、Ｎｉ層３は、これに限定されるものではなくＣｕであってもよい。

本発明の実施の形態に係わる、半導体装置の構造を示す要部断面図である。 本発明の実施の形態に係わる、半導体装置の製造工程を順に示す模式図である。 （ａ）は本発明の実施の形態に係わる、半導体装置のＳｎ−Ｃｕ半田を用いた場合の高温放置試験のＴｉ層２界面付近の断面図であり、（ｂ）はＳｎ−Ａｇ半田を用いた場合の高温放置試験のＴｉ層２界面付近の断面図である。 Ｓｎ組成比の異なる半田材におけるＮｉ中へのＳｎ拡散係数の関係を示す図である。 本発明の実施の形態の変形例１に係わる、半導体装置の構造を示す要部断面図である。 本発明の実施の形態の変形例２に係わる、半導体装置の構造を示す要部断面図である。 従来技術に係わる、半導体装置の構造を示す要部断面図である。

符号の説明

１ 半導体基板、２ Ｔｉ層、３ Ｎｉ層、４ Ｔｉ−Ｎｉ層、５ Ｓｎ系Ｐｂフリー半田、６ リードフレーム、７ Ｔｉ−Ｎｉ−Ｓｎ層

Claims (5)

1. 半導体基板に接着層として形成された第１の金属層と、
   前記第１の金属層とＮｉもしくはＣｕとの混合層からなる半田バリア層とを備える半導体電極であって、
   前記半導体電極をＳｎ系Ｐｂフリー半田により下地基板に半田接合することを特徴とする半導体装置。
2. 前記半導体基板がＳｉであり、前記第１の金属層がＴｉであることを特徴とする請求項１に記載の半導体装置。
3. 前記半田バリア層と前記Ｓｎ系Ｐｂフリー半田との間にＮｉもしくはＣｕを備えることを特徴とする請求項１又は請求項２に記載の半導体装置。
4. 前記半田バリア層と前記Ｓｎ系Ｐｂフリー半田との間に前記第１の金属層とＮｉもしくはＣｕとＳｎとからなる３元混合層を備えることを特徴とする請求項１又は請求項２に記載の半導体装置。
5. 前記半田バリア層の厚さは１９ｎｍ以上であることを特徴とする請求項１乃至請求項４に記載の半導体装置。
   

Images