WO2018208112A1 - 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법 - Google Patents

반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법 Download PDF

Info

Publication number
WO2018208112A1
WO2018208112A1 PCT/KR2018/005411 KR2018005411W WO2018208112A1 WO 2018208112 A1 WO2018208112 A1 WO 2018208112A1 KR 2018005411 W KR2018005411 W KR 2018005411W WO 2018208112 A1 WO2018208112 A1 WO 2018208112A1
Authority
WO
WIPO (PCT)
Prior art keywords
ohmic contact
nickel
silicon carbide
metal
layer
Prior art date
Application number
PCT/KR2018/005411
Other languages
English (en)
French (fr)
Inventor
나문경
강인호
김상철
문정현
방욱
석오균
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Publication of WO2018208112A1 publication Critical patent/WO2018208112A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]

Definitions

  • the present invention relates to an ohmic contact and an ohmic contact forming method formed between a semiconductor and a metal. More specifically, nickel silicide is easily formed through excellent reactivity with silicon carbide, and a carbon interface is prevented to form a uniform interface.
  • the present invention relates to an ohmic contact and an ohmic contact forming method formed between a semiconductor and a metal.
  • Semiconductor devices have various contacts such as semiconductor-insulators, semiconductor-metals, etc., and each component has a contact resistance.
  • semiconductor-metals in particular, the contact between semiconductor and metal is divided into schottky contact and ohmic contact.
  • the region where the ohmic contact is formed should be a region where resistance is low, current loss should be minimized, and where junction stability should be secured.
  • the ohmic contact formation is affected by the characteristics of the semiconductor according to various process conditions such as doping concentration, metal type and heat treatment process. Among them, the ohmic contact of silicon carbide (SiC) mainly forms nickel (Ni) metal to form ohmic contact through high temperature heat treatment.
  • the ohmic contact is formed where the contact resistance must be low as the contact region between the semiconductor and the metal.
  • the place where ohmic contact is formed in silicon carbide is where the substrate area of silicon carbide is in contact with the metal in the vertical device.
  • the substrate of silicon carbide deposits a contact metal in a high concentration region to form an ohmic contact after heat treatment.
  • Where the ohmic contact is formed in the epitaxial layer of the vertical device is a region where the concentration is increased by injecting the dopant.
  • ions are implanted with high energy, and the implantation depth of the dopant is determined according to the energy.
  • ohmic contact Due to the high interatomic bonding force of silicon carbide, it is difficult to inject the dopants deeply compared to other semiconductors. In order to form an ohmic contact in the ion implantation region, when the contact metal is deposited and then subjected to heat treatment, the silicon carbide region implanted with the ion is consumed. Therefore, ohmic contact should be made as uniform as possible but as thin as possible to reduce the consumption of silicon carbide.
  • the ohmic contact made of nickel metal not only has a low n-type contact resistance, but also an n-type and p-type ohmic contact can be simultaneously formed, which simplifies the manufacturing process of a semiconductor device.
  • Such an ohmic contact including nickel metal is conventionally composed of a silicon carbide (SiC) / nickel (Ni) structure that is an ohmic contact of nickel on a silicon carbide substrate, and when ohmic contact is formed in such a structure, ohmic Nickel silicide (Ni x Si y ), which is the main component of reducing the resistance of contact, is formed.
  • nickel does not react with carbon (C) but reacts with silicon (Si) to form nickel silicide, and carbon remains, and the carbon aggregates with each other to form a carbon cluster.
  • C carbon
  • Si silicon
  • nickel rapidly forms a carbon cluster due to a rapid reaction with silicon of silicon carbide, and thus, a sudden non-uniform and discontinuous interface is formed by the rapid formation of nickel silicide and carbon cluster formation. If the non-uniform and discontinuous interface is formed between the silicon carbide substrate and the nickel ohmic contact, it will not only increase the resistance but also reduce the performance of the semiconductor device in the long term. cause.
  • titanium (Ti) is formed on the upper surface of the silicon carbide substrate as in Example 1 of the prior art 'Nitride Light Emitting Diode Formed with an N-type Ohmic Electrode with a Metal Layer Containing Nickel Patent No. 10-0650992.
  • a technique is known in which an ohmic contact is formed in the order of / nickel (Ni) / gold (Au).
  • silicon carbide has an advantage in that ohmic contact is easily formed because it shows excellent reactivity with nickel, whereas when titanium is first deposited on silicon carbide, titanium mainly improves adhesion of metal deposited on top of titanium rather than nickel. It is deposited for the purpose of making it.
  • Titanium is a metal that primarily improves p-type ohmic contact.
  • nickel penetrates and nickel contacts silicon carbide, but the formation of nickel silicide is affected by the thickness of titanium.
  • the titanium is thin, it is difficult to obtain the deposition effect, and when thick, the nickel silicide layer is difficult to be formed efficiently.
  • much research has been conducted on ohmic contact of silicon carbide. That is, forming a uniform ohmic contact interface is an important part for improving the reliability of a semiconductor device.
  • an object of the present invention is to provide an ohmic contact and an ohmic contact forming method formed between a semiconductor and a metal having a uniform interface, by which nickel silicide is easily formed through excellent reactivity with silicon carbide and the formation of carbon clusters is prevented. It is.
  • the above object is to laminate a nickel layer and a titanium layer on the silicon carbide substrate; It is achieved by a method of forming an ohmic contact formed between a semiconductor and a metal, characterized in that it comprises the step of forming a nickel / titanium ohmic contact through heat treatment.
  • the stacking of the nickel layer and the titanium layer may include stacking a nickel layer on the silicon carbide substrate; It is preferable to include a step of laminating a titanium layer on top of the nickel layer, the nickel layer is preferably made of 0.1 to 2.5 times the thickness of the titanium layer.
  • the heat treatment is preferably made at 900 to 1100 °C.
  • an ohmic contact formed between a semiconductor and a metal characterized in that it comprises a nickel layer and a titanium layer stacked on top of the semiconductor made of silicon carbide.
  • the nickel layer is stacked on top of the semiconductor made of silicon carbide
  • the titanium layer is sequentially stacked on top of the nickel layer
  • the metal is stacked on top of the titanium layer
  • the metal is an anode. It is preferred to be an anode, a cathode, a drain or a source.
  • the ohmic contact of the present invention is easy to form nickel silicide through excellent reactivity with silicon carbide, it is possible to prevent the formation of carbon clusters to obtain an effect having a uniform interface.
  • FIG. 1 is a cross-sectional view of an ohmic contact formed between a semiconductor and a metal according to an embodiment of the present invention
  • FIG. 2 is a cross-sectional view illustrating various devices in which ohmic contacts are formed
  • FIG. 4 is a flowchart of a method of forming an ohmic contact according to an embodiment of the present invention.
  • FIG. 8 is a graph showing the voltage-current of the ohmic contact according to an embodiment of the present invention.
  • the ohmic contact according to the present invention includes a nickel layer and a titanium layer stacked on top of a semiconductor made of silicon carbide.
  • a titanium layer and a nickel layer are sequentially stacked on a semiconductor layer made of silicon carbide, and a metal is stacked on the nickel layer, or a semiconductor layer made of silicon carbide is formed on the semiconductor layer.
  • the nickel layer is stacked, and the titanium layer is sequentially stacked on the nickel layer, and the metal is stacked on the titanium layer.
  • the ohmic contact may be applied to various devices, and a portion having a pattern formed in black and white in each device structure corresponds to the ohmic contact.
  • 2A illustrates a Schottky barrier diode (SBD), in which ohmic contact is formed between a silicon carbide and a cathode disposed under the silicon carbide.
  • 2B illustrates a pin diode, in which ohmic contact is formed between silicon carbide and a cathode and between silicon carbide and an anode.
  • FIG. 2C illustrates a double-implanted metal-oxide-semiconductor field effect transistor (DMOSFET) and FIG.
  • DMOSFET double-implanted metal-oxide-semiconductor field effect transistor
  • FIG. 2D illustrates a UMOSFET (U-shaped MOSFET or trench MOSFET), in which an ohmic contact is formed between silicon carbide and a source. do. That is, the metal is preferably an anode, a cathode, a drain, or a source.
  • UMOSFET U-shaped MOSFET or trench MOSFET
  • the ohmic contact of the semiconductor device should be formed with a stable structure as well as low contact resistance.
  • the ohmic contact of silicon carbide (SiC) is formed through high temperature heat treatment mainly by depositing with nickel (Ni) metal.
  • Ni nickel
  • Such nickel ohmic contact has the advantage of having a low contact resistivity, but has the disadvantage of forming a non-uniform and discontinuous interface.
  • carbon (carbon, C) or carbon clusters that remain as byproducts of reaction are reported to increase resistance or deteriorate mechanical properties.
  • results have been reported that there is a problem in the long-term reliability of nickel silicide (Ni x Si y ).
  • the ohmic contact is formed on the silicon carbide using only the actual nickel metal, it may be confirmed through a cross-sectional TEM photograph after the ohmic contact using the nickel metal of FIG. 3.
  • the ohmic contact formed as shown in FIG. 3 not only has a non-uniform interface but also a place where the metal and silicon carbide directly contact each other.
  • the present invention applies titanium (Ti) metal to ohmic contact.
  • a nickel layer is laminated on the silicon carbide (S1).
  • a silicon carbide substrate is prepared and a nickel layer is deposited on the silicon carbide by sputtering.
  • a titanium layer is laminated on the nickel layer (S2).
  • a titanium layer is laminated on the nickel layer.
  • the titanium layer preferably has a thickness of 1 nm or more, the maximum thickness is preferably thinner than the nickel layer. That is, the nickel layer is made thicker than the titanium layer, and this nickel layer is preferably made of 0.1 to 2.5 times the thickness of the titanium layer.
  • the nickel layer is less than 0.1 times the titanium layer can not control the thickness, if it exceeds 2.5 times the titanium layer can not play a role in preventing the formation of carbon clusters.
  • the thickness of the nickel layer may vary depending on the thickness of the silicon carbide, and in order to reduce the consumption of silicon carbide, the nickel layer is preferably deposited as thin as possible.
  • step S3 heat treatment to form a nickel / titanium ohmic contact (S3).
  • Heat treatment at 900 to 1100 ° C. forms a nickel / titanium ohmic contact and finally a silicon carbide / nickel / titanium structure is obtained.
  • the steps S1 and S2 are conversely composed of a titanium layer on a silicon carbide substrate, and then a nickel layer may be laminated on the titanium layer, but S1 to S3 may be used to form an ohmic contact having excellent characteristics. Most preferred.
  • the nickel layer and the titanium layer reacts smoothly with the silicon carbide substrate to form an ohmic contact, and the remaining carbon after the reaction reacts with the titanium layer.
  • Nickel / titanium first deposited on silicon carbide reacted with silicon carbide to confirm the formation of nickel silicide.
  • nickel silicide is formed under the titanium layer, and some nickel silicide is formed on the titanium layer to form two layers of nickel silicide.
  • a uniform nickel silicide is formed at the bottom of the titanium layer by diffusion through the titanium layer, and titanium metal serves as a barrier layer to form a uniform interface.
  • the ohmic contact improves adhesion when the pad metal is deposited, and may have a similar or slightly lower value in contact resistance and ohmic contact formed using only nickel metal.
  • the n-type 4H-silicon carbide for the production of the ohmic contact diode between silicon carbide and the metal used an epitaxial wafer having an epi layer concentration of 1 ⁇ 10 15 cm ⁇ 3 and a thickness of 10 ⁇ m.
  • aluminum (Al) ions were implanted into the entire wafer to make the whole p-type.
  • Nitrogen (N) ions were implanted to form a highly doped n-type region of 1.0 ⁇ 10 20 cm ⁇ 3 . Ion implantation was implanted at a substrate temperature of 500 ° C. of silicon carbide, and heat treatment was performed at 1700 ° C.
  • the silicon carbide region except for the portion where the ohmic contact is formed was etched by using an oxide mask to have a depth of about 1 ⁇ m.
  • nickel (Ni, 20 nm) / titanium (Ti, 10 nm) which is an ohmic contact according to the present invention, was sequentially formed on top of silicon carbide to form silicon carbide (SiC) / nickel (Ni) / titanium (Ti). In this way, the formation of the ohmic contact on the silicon carbide was deposited using a sputtering equipment.
  • ohmic contact metal pattern In order to form an ohmic contact metal pattern, a pattern was formed using a photoresist to perform wet etching. Heat treatment for forming ohmic contact was heat treated at 950 ° C. for 90 seconds using a rapid thermal annealing (RTA) apparatus. Then, titanium (Ti) / aluminum (Al) was deposited using an electron beam evaporator to form a pad metal.
  • RTA rapid thermal annealing
  • FIGS. 5 and 6 are TEM photographs of ohmic contacts after heat treatment.
  • ohmic contact is formed in the order of silicon carbide / titanium / nickel.
  • Nickel penetrates titanium and meets silicon carbide to form nickel silicide between silicon carbide and titanium, and part of nickel silicide is formed on top of titanium. Formation is made.
  • FIGS. 5B and 6B since silicon carbide is in direct contact with nickel, nickel silicide is efficiently formed. This can be clearly seen through the nickel silicide thickness comparison of FIGS. 6A and 6B.
  • FIG. 6A shows that nickel silicide is formed of two layers, while FIG. 6B shows nickel silicide of one layer.
  • the nickel silicide consists of two layers
  • titanium carbide having a relatively high resistance is formed between the two layers, thereby increasing the resistance of the ohmic contact.
  • FIG. 7 is a SEM photograph showing ohmic contact in which a nickel layer is formed 0.5 times with respect to a titanium layer, and it is confirmed that nickel silicide is formed without problems because the thickness of nickel silicide is reduced compared to FIG. 6.
  • titanium may react with the remaining carbons on the top of the nickel silicide to prevent the carbons from agglomerating to form carbon clusters, thereby forming a uniform interface rather than an uneven interface as in the prior art.
  • the ohmic contact is formed as shown in FIG.
  • the electrical characteristic graph of the ohmic contact is made of a straight line, which means that the voltage comes out proportionally when a current is applied, which means that the ohmic contact property is excellent.
  • Such ohmic contact of the present invention is easy to form nickel silicide through excellent reactivity with silicon carbide, and prevents the formation of carbon clusters to have a uniform interface, thereby exhibiting excellent ohmic contact characteristics.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법에 있어서, 탄화규소 기판 상부에 니켈층 및 티타늄층을 적층하는 단계와; 열처리를 통해 니켈/티타늄 오믹접촉을 형성하는 단계를 포함하는 것을 기술적 요지로 한다. 이에 의해 본 발명의 오믹접촉은 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지는 효과를 얻을 수 있다.

Description

반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법
본 발명은 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법에 관한 것으로, 더욱 상세하게는 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지는 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법에 관한 것이다.
반도체 소자(semiconductor device)는 반도체-절연체, 반도체-금속 등과 같이 다양한 접촉을 가지고 있으며, 이때 각 성분들은 모두 접촉 저항을 가지고 있다. 특히 반도체-금속에서 반도체와 금속간의 접촉은 쇼트키접촉(schottky contact)과 오믹접촉(ohmic contact)으로 나누어진다. 여기서 오믹접촉이 형성되는 영역은 저항이 낮고, 전류의 손실이 최소화 되어야 하는 영역이며, 또한 접합계면의 안정성이 확보되어야 하는 영역이어야 한다. 오믹접촉 형성은 반도체의 도핑 농도, 금속 종류 및 열처리 공정 등 다양한 공정 조건에 따라 그 특성에 영향을 받게 된다. 그 중 탄화규소(silicon carbide, SiC)의 오믹접촉은 주로 니켈(Ni) 금속을 증착하여 고온 열처리를 통해 오믹접촉을 형성한다.
오믹접촉이 형성되는 곳은 반도체-금속 간의 접촉영역으로 접촉 저항이 낮아야 하는 곳이다. 탄화규소에서 오믹접촉이 형성되는 곳은 수직소자에서는 탄화규소의 기판 영역이 금속과 접촉하는 곳이다. 탄화규소의 기판은 농도가 높은 영역으로 접촉금속을 증착하여 열처리 후 오믹접촉을 형성한다. 수직소자의 에피택셜 층에 오믹접촉이 형성되는 곳은 도펀트를 주입하여 농도를 높인 영역이다. 탄화규소에 도펀트를 주입하기 위해서는 고에너지로 이온을 주입하게 되는데, 그 에너지에 따라 도펀트의 주입 깊이가 결정된다. 탄화규소의 높은 원자간 결합력으로 인해 도펀트를 깊게 주입하는 것은 다른 반도체에 비해 어렵다. 이온 주입 영역에 오믹 접촉을 형성하기 위하여 접촉 금속을 증착 후 열처리를 하게 되면 이온 주입이 된 탄화규소 영역이 소모되게 된다. 그러므로 오믹접촉은 균일하게 형성하되 최대한 얇게 형성하도록 하여 탄화규소의 소모량을 감소시켜야 한다.
니켈 금속으로 이루어진 오믹접촉의 경우 낮은 n-타입(n-type)의 접촉저항을 가질 뿐 아니라, n-타입과 p-타입의 오믹접촉을 동시에 형성할 수 있어 반도체 소자의 제조 공정을 단순화할 수 있는 장점을 가지고 있다. 이와 같은 니켈 금속을 포함하는 오믹접촉은 종래의 경우 탄화규소 기판의 상부에 니켈의 오믹접촉인 탄화규소(SiC)/니켈(Ni) 구조로 이루어져 있는데, 이와 같은 구조로 오믹접촉이 형성될 경우 오믹접촉의 저항을 감소시키는 주 구성인 니켈실리사이드(nickel silicide, NixSiy)가 형성된다. 하지만 니켈은 카본(C)가 반응하지 않고 실리콘(Si)과 반응하여 니켈실리사이드가 형성됨에 의해 카본이 잔존하게 되고, 카본은 서로 뭉쳐 카본 클러스터(carbon cluster)를 형성하게 된다. 즉 니켈이 탄화규소의 실리콘과 급격한 반응으로 인하여 카본 클러스터가 형성되고, 이러한 급격한 니켈실리사이드 형성 및 카본 클러스터 형성에 의해 불균일하며 불연속적인 계면을 형성하게 된다. 불균일 및 불연속적인 계면이 탄화규소 기판과 니켈 오믹접촉 사이에 형성될 경우 저항의 증가 요인이 될 뿐 아니라 장기적으로 반도체 소자의 성능을 저하시키는 원인이 되며, 제작된 소자를 패키지할 시 탈착되는 문제를 유발한다.
또한, 종래기술 '대한민국특허청 등록특허 제10-0650992호 니켈을 포함하는 금속층으로 n-형 오믹 전극을 형성한 질화물 발광 다이오드'의 실시예 1과 같이 탄화규소로 이루어진 기판의 상부에 티타늄(Ti)/니켈(Ni)/금(Au)의 순서로 오믹접촉이 형성되는 기술이 알려져 있다. 하지만 탄화규소는 니켈과 우수한 반응성을 보이기 때문에 오믹접촉이 용이하게 형성된다는 장점이 있는 반면에, 탄화규소에 먼저 티타늄을 적층시킬 경우 티타늄은 주로 니켈이 아닌 티타늄의 상부에 증착된 금속의 접착력을 향상시키는 용도로 증착이 된다. 티타늄은 주로 p-타입의 오믹접촉을 향상시키는 금속이다. 특히 탄화규소와 니켈 사이에 티타늄이 적층되면 티타늄을 뚫고 니켈이 탄화규소와 접촉하기는 하지만 티타늄의 두께에 따라 니켈실리사이드의 형성이 영향을 받게 된다. 티타늄이 얇을 시에는 그 증착 효과를 얻기 어려우며, 두꺼울 때는 니켈실리사이드 층이 효율적으로 형성되기 어렵다는 문제점이 있다. 이를 해결하기 위해 탄화규소의 오믹접촉에 대한 많은 연구가 진행되어 왔다. 즉 균일한 오믹접촉 계면 형성이 반도체 소자의 신뢰성 향상에 중요한 부분이다.
따라서 본 발명의 목적은, 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지는 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법을 제공하는 것이다.
상기한 목적은, 탄화규소 기판 상부에 니켈층 및 티타늄층을 적층하는 단계와; 열처리를 통해 니켈/티타늄 오믹접촉을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉 형성방법에 의해서 달성된다.
여기서, 상기 니켈층 및 티타늄층을 적층하는 단계는, 탄화규소 기판 상부에 니켈층을 적층하는 단계와; 상기 니켈층의 상부에 티타늄층을 적층하는 단계를 포함하는 것이 바람직하며, 상기 니켈층은 상기 티타늄층의 0.1 내지 2.5배의 두께로 이루어지는 것이 바람직하다.
또한, 상기 열처리는 900 내지 1100℃에서 이루어지는 것이 바람직하다.
상기한 목적은 또한, 탄화규소로 이루어진 상기 반도체의 상부에 적층되는 니켈층 및 티타늄층을 포함하는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉에 의해서도 달성된다.
여기서, 상기 탄화규소로 이루어진 상기 반도체의 상부에는 상기 니켈층이 적층되고, 상기 니켈층의 상부에는 상기 티타늄층이 순차적으로 적층되며, 상기 티타늄층의 상부에 상기 금속이 적층되며, 상기 금속은 양극(anode), 음극(cathode), 드레인(drain) 또는 소스(source)인 것이 바람직하다.
상술한 본 발명의 구성에 따르면, 본 발명의 오믹접촉은 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지는 효과를 얻을 수 있다.
도 1은 본 발명의 실시예에 따른 반도체와 금속 사이에 형성되는 오믹접촉의 단면도이고,
도 2는 오믹접촉이 형성되는 다양한 소자를 나타내는 단면도이고,
도 3은 종래기술에 따른 니켈 오믹접촉의 TEM 사진이고,
도 4는 본 발명의 실시예에 따른 오믹접촉 형성방법의 순서도이고,
도 5 내지 도 7은 및 본 발명의 실시예에 따른 오믹접촉의 TEM 사진이고,
도 8은 본 발명의 실시예에 따른 오믹접촉의 전압-전류를 나타낸 그래프이다.
이하 본 발명의 실시예에 따른 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법을 도면을 통해 상세히 설명한다.
본 발명에 따른 오믹접촉은 탄화규소로 이루어진 반도체의 상부에 적층되는 니켈층 및 티타늄층을 포함한다. 상세히 설명하면 도 1a에 도시된 바와 같이 탄화규소로 이루어진 반도체의 상부에 티타늄층과 니켈층이 순차적으로 적층되고, 니켈층 상부에 금속이 적층되는 구조로 이루어지거나 또는 탄화규소로 이루어진 반도체의 상부에는 니켈층이 적층되고, 니켈층의 상부에는 티타늄층이 순차적으로 적층되며, 티타늄층 상부에 금속이 적층되는 구조로 이루어지게 된다.
도 2에 도시된 바와 같이 오믹접촉은 다양한 소자에 적용 가능한데, 각 소자 구조에서 검정과 흰색으로 패턴이 형성된 부분이 오믹접촉에 해당한다. 도 2a는 쇼트키 배리어 다이오드(schottky barrier diode, SBD)를 나타낸 것으로, 탄화규소와 탄화규소의 하부에 배치되는 음극(cathode) 사이에 오믹접촉이 형성된다. 도 2b는 핀 다이오드(PiN diode)를 나타낸 것으로, 탄화규소와 음극 사이 및 탄화규소와 양극(anode) 사이에 오믹접촉이 형성된다. 도 2c는 DMOSFET(double-implanted metal-oxide-semiconductor field effect transistor)를 나타낸 것이고 도 2d는 UMOSFET(U-shaped MOSFET 또는 trench MOSFET)를 나타낸 것으로, 탄화규소와 소스(source) 사이에 오믹접촉이 형성된다. 즉 금속은 양극(anode), 음극(cathode), 드레인(drain) 또는 소스(source)인 것이 바람직하다.
반도체 소자의 오믹접촉은 낮은 접촉 저항 뿐 아니라 안정한 구조로 형성되어야 한다. 탄화규소(SiC)의 오믹접촉은 주로 니켈(Ni) 금속으로 증착하여 고온 열처리를 통해 형성된다. 이러한 니켈 오믹접촉은 낮은 접촉 비저항을 가진다는 장점은 있으나, 불균일하며 비연속적인 계면을 형성한다는 단점이 있다. 또한 반응 부산물로 남게 되는 카본(carbon, C) 또는 카본 클러스터(carbon cluster)가 저항을 높이거나, 기계적 특성을 저하시키는 요인으로 보고되고 있다. 또한 니켈실리사이드(nickel silicide, NixSiy)의 장기신뢰성에 문제가 있다는 결과들이 보고되고 있다. 실제 니켈 금속만을 이용하여 탄화규소 상부에 오믹접촉을 형성한 경우는 도 3의 니켈 금속을 이용한 오믹접촉 후의 단면 TEM 사진을 통해 확인할 수 있다. 도 3에 도시된 바와 같이 형성된 오믹접촉이 계면이 불균일할 뿐 아니라 금속과 탄화규소가 직접 접촉한 곳도 있다. 이를 해결하기 위해 본 발명에서는 티타늄(Ti) 금속을 오믹접촉에 적용한다.
오믹접촉 형성 방법으로는 도 4에 도시된 바와 같이 먼저, 탄화규소의 상부에 니켈층을 적층한다(S1). 탄화규소 기판을 준비하고 탄화규소 상부에 니켈층을 스퍼터링을 통해 적층한다. 그 다음 니켈층의 상부에 티타늄층을 적층한다(S2). 다중층으로 이루어진 오믹접촉을 형성하기 위해 니켈층 상부에 티타늄층을 적층한다. 이때 티타늄층은 1nm 이상의 두께를 가지는 것이 바람직하며, 최대 두께는 니켈층보다 얇은 것이 바람직하다. 즉 니켈층은 티타늄층보다 두껍게 이루어지며, 이러한 니켈층은 티타늄층의 0.1 내지 2.5배의 두께로 이루어지는 것이 바람직하다. 니켈층이 티타늄층에 대해 0.1배 미만으로는 두께를 컨트롤 할 수 없으며, 2.5배를 초과할 경우 티타늄층이 카본 클러스터 생성을 방지하는 역할을 제대로 수행할 수 없다. 이러한 니켈층의 두께는 탄화규소의 두께에 따라 변동될 수 있으며, 탄화규소의 소모량을 줄이기 위해 니켈층은 최대한 얇게 증착하는 것이 바람직하다.
그 다음 열처리를 통해 니켈/티타늄 오믹접촉을 형성한다(S3). 900 내지 1100℃에서 열처리를 통해 니켈/티타늄 오믹접촉을 형성하고, 최종적으로 탄화규소/니켈/티타늄 구조를 얻게 된다. 이와 같은 S1 단계 및 S2 단계는 반대로 탄화규소 기판 위에 티타늄층을 먼저 적층한 후, 티타늄층의 상부에 니켈층을 적층하여도 무방하나 우수한 특성을 가지는 오믹접촉을 형성하기 위해서는 S1 내지 S3 단계로 이루어지는 것이 가장 바람직하다.
이와 같이 탄화규소 기판의 상부에 순차적으로 니켈층 및 티타늄층을 형성하게 되면, 니켈층이 탄화규소 기판과 원활하게 반응하여 오믹접촉을 형성하고, 반응 후의 잔여 카본은 티타늄층과 반응하게 된다. 니켈이 먼저 탄화규소에 증착된 니켈/티타늄이 탄화규소와 반응을 한 것은 형성된 니켈실리사이드를 통해 확인할 수 있다. 티타늄/니켈 오믹접촉에서는 니켈이 티타늄을 통해 탄화규소와 반응함에 따라 티타늄층 아래에 니켈실리사이드가 형성되고, 티타늄층 상부에도 일부 니켈실리사이드가 형성되어 두 층의 니켈실리사이드가 형성된다. 티타늄층의 경우 티타늄층을 통한 확산이나 티타늄층 하단에서의 균일한 니켈실리사이드 형성을 하며, 균일한 계면을 형성하도록 티타늄 금속이 배리어층 역할을 한다. 또한 오믹접촉은 패드 금속의 증착 시 접착력을 향상시키며, 니켈 금속만을 이용하여 형성한 오믹접촉과 접촉 비저항이 유사하거나 약간 더 낮은 값을 나타낼 수 있다.
이하에서는 본 발명의 실시예를 좀 더 상세하게 설명한다.
<실시예>
탄화규소와 금속 간에 오믹접촉 다이오드 제작을 위한 n-타입의 4H-탄화규소는 에피층의 농도가 1×1015cm-3이고, 두께가 10㎛인 에피 웨이퍼(epitaxial wafer)를 사용하였다. 고농도로 도핑된 n-타입 영역을 형성하기 전에 웨이퍼 전체에 알루미늄(Al) 이온을 주입하여 전체를 p-타입이 되도록 하였다. 그리고 질소(N) 이온을 주입하여 1.0×1020cm-3의 고농도 도핑 n-타입 영역을 형성하였다. 이온 주입은 탄화규소의 기판 온도 500℃에서 주입하였으며, 주입된 이온의 활성화를 위해 1700℃, 아르곤(Ar) 가스 분위기에서 1시간 동안 열처리를 하였다. 활성화 열처리 후 희생산화를 1175℃에서 2시간 동안 진행한 후, BOE(buffer oxide etchant)를 이용하여 산화막을 제거하였다. 오믹접촉 형성 전에 전기적 절연을 위하여 오믹접촉이 형성되는 부분을 제외한 탄화규소 영역을 약 1㎛ 깊이로 산화막 마스크를 이용하여 에칭을 하였다.
오믹접촉을 형성하기 위해 종래기술에 따른 오믹접촉인 티타늄(Ti, 10nm)/니켈(Ni, 20nm)을 탄화규소의 상부에 순차적으로 형성하여 탄화규소(SiC)/티타늄(Ti)/니켈(Ni)을 형성하였다. 또한 본 발명에 따른 오믹접촉인 니켈(Ni, 20nm)/티타늄(Ti, 10nm)을 탄화규소의 상부에 순차적으로 형성하여 탄화규소(SiC)/니켈(Ni)/티타늄(Ti)을 형성하였다. 이와 같이 탄화규소의 상부에 오믹접촉의 형성은 스퍼터 장비를 이용하여 증착하였다. 오믹접촉 금속 패턴 형성을 위해 포토레지스트로 패턴을 형성하여 습식 에칭을 하였다. 오믹접촉 형성을 위한 열처리는 RTA(rapid thermal annealing) 장비를 이용하여 950℃에서 90초간 열처리를 하였다. 그 다음 티타늄(Ti)/알루미늄(Al)을 전자빔증착기를 이용하여 증착하여 패드 금속을 형성하였다.
도 5 및 도 6은 열처리 후 오믹접촉의 TEM 사진이다. 도 5a 및 도 6a의 경우 탄화규소/티타늄/니켈 순서로 오믹접촉이 형성된 것인데, 니켈이 티타늄을 뚫고 탄화규소와 만나 탄화규소와 티타늄 사이에 니켈실리사이드를 형성하며, 일부는 티타늄의 상부에 니켈 실리사이드 형성이 이루어지게 된다. 도 5b 및 도 6b의 경우 탄화규소와 니켈이 직접적으로 접촉하고 있기 때문에 효율적으로 니켈실리사이드가 형성된다. 이는 도 6a와 도 6b의 니켈실리사이드 두께 비교를 통해 명확하게 확인가능하다. 특히 도 6a는 니켈실리사이드가 두 층으로 형성되는 데 비해 도 6b는 니켈실리사이드가 하나의 층으로 이루어져 있게 된다. 오믹접촉은 저항이 낮도록 얇은 층이 균일하게 형성되는 것이 유리한데, 니켈실리사이드가 두 층으로 이루어지게 되면 두 층 사이에 저항이 상대적으로 높은 티타늄카바이드가 형성되기 때문에 오믹접촉의 저항이 증가하게 된다는 단점이 있다.
도 7은 티타늄층에 대해 니켈층이 0.5배로 형성된 오믹접촉을 나타내는 SEM 사진으로, 도 6에 비해 니켈층이 감소하여 니켈실리사이드의 두께가 얇긴 하지만 니켈실리사이드가 문제 없이 형성되는 것을 확인할 수 있다.
또한 티타늄은 니켈실리사이드의 상부에서 남은 카본들과 반응하여 카본이 뭉쳐 카본 클러스터를 형성하는 것을 방지할 수 있으며, 이를 통해 종래기술과 같이 울퉁불퉁한 불균일 계면이 아닌 균일한 계면을 형성할 수 있다.
본 발명에 따른 탄화규소/니켈/티타늄 접촉의 전기적 특성을 확인해본 결과 도 8과 같이 오믹접촉이 형성된 것을 알 수 있다. 본 발명의 경우에는 오믹접촉의 전기적 특성 그래프가 직선으로 이루어져 있음을 확인할 수 있는데, 직선으로 이루어진다는 것은 전류를 걸었을 때 전압이 비례하게 나온다는 것을 말하며 이는 즉 오믹접촉 특성이 우수하다는 것을 의미한다.
이와 같은 본 발명의 오믹접촉은, 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지며, 이를 통해 우수한 오믹접촉 특성을 나타내게 된다.

Claims (7)

  1. 반도체와 금속 사이에 형성되는 오믹접촉 형성방법에 있어서,
    탄화규소 기판 상부에 니켈층 및 티타늄층을 적층하는 단계와;
    열처리를 통해 니켈/티타늄 오믹접촉을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉 형성방법.
  2. 제 1항에 있어서,
    상기 니켈층 및 티타늄층을 적층하는 단계는,
    탄화규소 기판 상부에 니켈층을 적층하는 단계와;
    상기 니켈층의 상부에 티타늄층을 적층하는 단계를 포함하는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉 형성방법.
  3. 제 1항에 있어서,
    상기 니켈층은 상기 티타늄층의 0.1 내지 2.5배의 두께로 이루어지는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉 형성방법.
  4. 제 1항에 있어서,
    상기 열처리는 900 내지 1100℃에서 이루어지는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉 형성방법.
  5. 반도체와 금속 사이에 형성되는 오믹접촉에 있어서,
    탄화규소로 이루어진 상기 반도체의 상부에 적층되는 니켈층 및 티타늄층을 포함하는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉.
  6. 제 5항에 있어서,
    상기 탄화규소로 이루어진 상기 반도체의 상부에는 상기 니켈층이 적층되고, 상기 니켈층의 상부에는 상기 티타늄층이 순차적으로 적층되며, 상기 티타늄층의 상부에 상기 금속이 적층되는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉.
  7. 제 5항에 있어서,
    상기 금속은 양극(anode), 음극(cathode), 드레인(drain) 또는 소스(source)인 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉.
PCT/KR2018/005411 2017-05-12 2018-05-11 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법 WO2018208112A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0058996 2017-05-12
KR1020170058996A KR20180124459A (ko) 2017-05-12 2017-05-12 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법

Publications (1)

Publication Number Publication Date
WO2018208112A1 true WO2018208112A1 (ko) 2018-11-15

Family

ID=64104848

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/005411 WO2018208112A1 (ko) 2017-05-12 2018-05-11 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법

Country Status (2)

Country Link
KR (1) KR20180124459A (ko)
WO (1) WO2018208112A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102438383B1 (ko) 2018-10-18 2022-08-31 주식회사 엘지에너지솔루션 배터리 셀 연결 구조 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277240A (ja) * 2004-03-26 2005-10-06 Toyoda Gosei Co Ltd 炭化珪素半導体のオーミック電極及びその製造方法
JP2014078732A (ja) * 2008-06-02 2014-05-01 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
WO2015076128A1 (ja) * 2013-11-22 2015-05-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015103631A (ja) * 2013-11-22 2015-06-04 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015198131A (ja) * 2014-03-31 2015-11-09 富士電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005277240A (ja) * 2004-03-26 2005-10-06 Toyoda Gosei Co Ltd 炭化珪素半導体のオーミック電極及びその製造方法
JP2014078732A (ja) * 2008-06-02 2014-05-01 Fuji Electric Co Ltd 炭化珪素半導体装置の製造方法
WO2015076128A1 (ja) * 2013-11-22 2015-05-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015103631A (ja) * 2013-11-22 2015-06-04 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015198131A (ja) * 2014-03-31 2015-11-09 富士電機株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
KR20180124459A (ko) 2018-11-21

Similar Documents

Publication Publication Date Title
US8487318B2 (en) Semiconductor device and manufacturing method thereof
US8237172B2 (en) Semiconductor device having a silicon carbide substrate with an ohmic electrode layer in which a reaction layer is arranged in contact with the silicon carbide substrate
JP7328234B2 (ja) 窒化ガリウム材料中の拡散によりドープ領域を形成するための方法およびシステム
CN209747521U (zh) 高电子迁移率晶体管
CN105940498B (zh) 碳化硅半导体装置的制造方法及碳化硅半导体装置
JP5995347B2 (ja) ＳｉＣ半導体装置及びその製造方法
WO2011128994A1 (ja) 炭化珪素半導体装置およびその製造方法
KR20130109168A (ko) 탄화규소 반도체 장치의 제조 방법
CN104520999A (zh) 碳化硅半导体器件及其制造方法
JP2008078174A (ja) トレンチゲート型炭化珪素半導体装置
US10879376B2 (en) Method for manufacturing semiconductor device
WO2018208112A1 (ko) 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법
US8802552B2 (en) Method for manufacturing semiconductor device
JP5037103B2 (ja) 炭化珪素半導体装置
CN111081758B (zh) 降低导通电阻的SiC MPS结构及制备方法
KR102330787B1 (ko) 트렌치 게이트형 ＳｉＣ ＭＯＳＦＥＴ 디바이스 및 그 제조 방법
US20210104607A1 (en) Nitride semiconductor device and method for fabricating nitride semiconductor device
US9331152B2 (en) Semiconductor device and method of manufacturing the same
US9048103B2 (en) Method for producing semiconductor device
KR20200048785A (ko) 반도체와 금속 간의 박리 방지를 위한 열처리방법
JP7505892B2 (ja) 半導体装置及び半導体装置の製造方法
KR20200016585A (ko) 실리콘카바이드 파워반도체 및 그 제조방법
JP2023140254A (ja) 半導体装置の製造方法
JP3924085B2 (ja) 縦型ｍｏｓｆｅｔの製法
KR100800777B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18798878

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18798878

Country of ref document: EP

Kind code of ref document: A1