JP2023140254A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2023140254A
JP2023140254A JP2022107884A JP2022107884A JP2023140254A JP 2023140254 A JP2023140254 A JP 2023140254A JP 2022107884 A JP2022107884 A JP 2022107884A JP 2022107884 A JP2022107884 A JP 2022107884A JP 2023140254 A JP2023140254 A JP 2023140254A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
ion implantation
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022107884A
Other languages
English (en)
Inventor
達雄 清水
Tatsuo Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to US17/929,419 priority Critical patent/US20230307236A1/en
Publication of JP2023140254A publication Critical patent/JP2023140254A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】不純物の熱処理による拡散を抑制できる半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、炭化珪素層の表面に第１の開口部を有する第１のマスク材を形成し、第１のマスク材をマスクに炭素（Ｃ）を炭化珪素層に注入して第１の炭素領域を形成する第１のイオン注入を行い、炭化珪素層の表面に、表面に平行な第１の方向の両端部が、第１の炭素領域の第１の方向の両端部より内側に位置する第２の開口部を有する第２のマスク材を形成し、第２のマスク材をマスクに第１の不純物を炭化珪素層に注入して第１の不純物領域を形成する第２のイオン注入を行い、１６００℃以上の熱処理を行う。【選択図】図６

Description

本発明の実施形態は、半導体装置の製造方法に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
炭化珪素を用いた半導体デバイスを微細化する観点から、炭化珪素中にイオン注入した不純物の熱処理による拡散を抑制することが望まれる。熱処理は、例えば、不純物の高温イオン注入や不純物の活性化アニールである。
特開２００１－９３９８５号公報 特開２００１－９４１２０号公報
本発明が解決しようとする課題は、不純物の熱処理による拡散を抑制できる半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、炭化珪素層の表面に第１の開口部を有する第１のマスク材を形成し、前記第１のマスク材をマスクに炭素（Ｃ）を前記炭化珪素層に注入して第１の炭素領域を形成する第１のイオン注入を行い、前記炭化珪素層の前記表面に、前記表面に平行な第１の方向の両端部が、前記第１の炭素領域の前記第１の方向の両端部より内側に位置する第２の開口部を有する第２のマスク材を形成し、前記第２のマスク材をマスクに第１の不純物を前記炭化珪素層に注入して第１の不純物領域を形成する第２のイオン注入を行い、１６００℃以上の熱処理を行う。
第１の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 第１の実施形態の半導体装置の製造方法の説明図。 比較例の半導体装置の製造方法の説明図。 第１の実施形態の第１の変形例の半導体装置の製造方法の説明図。 第１の実施形態の第１の変形例の半導体装置の製造方法の説明図。 第１の実施形態の第２の変形例の半導体装置の製造方法の説明図。 第１の実施形態の第３の変形例の半導体装置の製造方法の説明図。 第１の実施形態の第３の変形例の半導体装置の製造方法の説明図。 第１の実施形態の第３の変形例の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の半導体装置の製造方法の説明図。 第２の実施形態の変形例の半導体装置の製造方法で製造される半導体装置の模式断面図。 第２の実施形態の変形例の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第３の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。 第４の実施形態の半導体装置の製造方法の説明図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
（第１の実施形態）
第１の実施形態の半導体装置の製造方法は、炭化珪素層の表面に第１の開口部を有する第１のマスク材を形成し、第１のマスク材をマスクに炭素（Ｃ）を炭化珪素層に注入して第１の炭素領域を形成する第１のイオン注入を行い、炭化珪素層の表面に、表面に平行な第１の方向の両端部が、第１の炭素領域の第１の方向の両端部より内側に位置する第２の開口部を有する第２のマスク材を形成し、第２のマスク材をマスクに第１の不純物を炭化珪素層に注入して第１の不純物領域を形成する第２のイオン注入を行い、１６００℃以上の熱処理を行う。
図１は、第１の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。第１の実施形態の半導体装置は、ＭＰＳダイオード１００（Ｍｅｒｇｅｄ ＰｉＮ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅ）である。ＭＰＳダイオード１００は、ＳＢＤがＰＮダイオードに挟まれる構造を有する。
ＭＰＳダイオード１００は、炭化珪素層１０、アノード電極１２、カソード電極１４を備える。
炭化珪素層１０は、ｎ＋型のカソード領域１６、ｎ-型のドリフト領域１８、ｐ＋型のアノード領域２０、ｎ型のキャリア拡散領域２２を含む。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。
ｎ＋型のカソード領域１６は、炭化珪素層１０の裏面側に設けられる。カソード領域１６は、例えば、窒素（Ｎ）をｎ型不純物として含む。カソード領域１６のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｎ-型のドリフト領域１８は、カソード領域１６の上に設けられる。ドリフト領域１８は、ＭＰＳダイオード１００のオン電流の経路として機能する。
ドリフト領域１８は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域１８のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上１×１０１６ｃｍ－３以下である。
ｐ＋型のアノード領域２０は、ドリフト領域１８の上に設けられる。アノード領域２０は、炭化珪素層１０の表面に設けられる。複数のアノード領域２０が互いに第１の方向に離間して設けられる。
ＭＰＳダイオード１００がオフ状態の時に、隣り合うアノード領域２０の間が空乏化する。したがって、ＭＰＳダイオード１００の耐圧が向上する。また、アノード領域２０を設けることで、順方向に高いサージ電流を流すことが可能となる。したがって、ＭＰＳダイオード１００のサージ電流耐量が向上する。
アノード領域２０は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。アノード領域２０のｐ型不純物濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ｎ型のキャリア拡散領域２２は、ドリフト領域１８とアノード領域２０との間に設けられる。キャリア拡散領域２２は、アノード領域２０の底部に設けられる。キャリア拡散領域２２は、アノード領域２０の底部に設けることにより、アノード領域２０の底部でキャリアが横方向に拡散される。したがって、ＭＰＳダイオード１００のオン抵抗が低減する。
キャリア拡散領域２２は、は、例えば、窒素（Ｎ）をｎ型不純物として含む。キャリア拡散領域２２のｎ型不純物濃度は、例えば、５×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下である。
アノード電極１２は、炭化珪素層１０の表面側に設けられる。アノード電極１２は、ドリフト領域１８及びアノード領域２０に電気的に接続される。アノード電極１２は、ドリフト領域１８及びアノード領域２０に接する。
アノード電極１２とドリフト領域１８との間の接合はショットキー接合である。アノード電極１２とアノード領域２０との間の接合はオーミック接合である。
アノード電極１２は、例えば、金属又は金属化合物である。
カソード電極１４は、炭化珪素層１０の裏面側に設けられる。カソード電極１４は、
カソード領域１６に電気的に接続される。カソード電極１４は、カソード領域１６に接する。カソード電極１４とカソード領域１６との間の接合はオーミック接合である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
図２、図３、図４、図５、図６、図７、図８、図９は、第１の実施形態の半導体装置の製造方法の説明図である。図２～図７、及び図９は、製造途中の断面図である。図８は、イオン注入直後のイオン注入された元素の分布を示す図である。
最初に、炭化珪素層１０を準備する（図２）。炭化珪素層１０は、ｎ＋型のカソード領域１６とｎ－型のドリフト領域１８を備える。ドリフト領域１８は、例えば、カソード領域１６の上にエピタキシャル成長法により形成される。
次に、炭化珪素層１０の表面に第１の開口部３１ａを有する第１のマスク材３１を形成する（図３）。第１のマスク材３１は、例えば、絶縁体である。第１のマスク材３１は、例えば、酸化シリコンである。
第１のマスク材３１は、例えば、絶縁膜の堆積と、フォトリソグラフィー及びエッチングによる絶縁膜のパターニングにより形成する。
次に、第１のマスク材３１をイオン注入マスクとして用いて、炭素（Ｃ）を炭化珪素層１０に注入する第１のイオン注入を行う（図４）。第１のイオン注入により炭素領域１９が形成される。炭素領域１９は、第１の炭素領域の一例である。
第１のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第１のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
次に、第１のマスク材３１を除去する。第１のマスク材３１は、例えば、ウェットエッチングにより除去する。
次に、炭化珪素層１０の表面に第２の開口部３２ａを有する第２のマスク材３２を形成する（図５）。第２のマスク材３２は、例えば、絶縁体である。第２のマスク材３２は、例えば、酸化シリコンである。
第２の開口部３２ａの第１の方向の両端部（図５中のＥ１）は、炭素領域１９の第１の方向の両端部（図５中のＥ２）より内側に位置する。第２の開口部３２ａの第１の方向の幅は、炭素領域１９の第１の方向の幅よりも小さい。第１の方向は、炭化珪素層１０の表面に平行な方向である。
炭素領域１９の第１の方向の両端部（図５中のＥ２）は、第１の開口部３１ａの第１の方向の両端部の位置と一致する。
第２のマスク材３２は、例えば、絶縁膜の堆積と、フォトリソグラフィー及びエッチングによる絶縁膜のパターニングにより形成する。
次に、第２のマスク材３２をイオン注入マスクとして用いて、アルミニウム（Ａｌ）を炭化珪素層１０に注入する第２のイオン注入を行う（図６）。第２のイオン注入によりアノード領域２０が形成される。第２のイオン注入で注入されるアルミニウム（Ａｌ）は第１の不純物の一例である。アノード領域２０は第１の不純物領域の一例である。
第２のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第２のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
次に、第２のマスク材３２をイオン注入マスクとして用いて、窒素（Ｎ）を炭化珪素層１０に注入する第３のイオン注入を行う（図７）。第３のイオン注入によりキャリア拡散領域２２が形成される。窒素（Ｎ）は不純物の一例である。キャリア拡散領域２２は不純物領域の一例である。
第３のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第３のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
次に、第２のマスク材３２を除去する。第２のマスク材３２は、例えば、ウェットエッチングにより除去する。
図８は、イオン注入直後の元素分布を示す図である。図８は、炭化珪素層１０に中の元素の深さ方向の分布を示す。
図８は、第１のイオン注入で注入された炭素（Ｃ）の分布を示す。図８は、第１のイオン注入で形成された炭素領域１９の炭素プロファイルを示す。第１のイオン注入で注入された炭素（Ｃ）の分布は、第１のイオン注入のイオン注入条件で決定される。
また、図８は、第２のイオン注入で注入されたアルミニウム（Ａｌ）の分布を示す。図８は、第２のイオン注入で形成されたアノード領域２０のアルミニウムプロファイルを示す。第２のイオン注入で注入されたアルミニウム（Ａｌ）の分布は、第２のイオン注入のイオン注入条件で決定される。
また、図８は、第３のイオン注入で注入された窒素（Ｎ）の分布を示す。図８は、第３のイオン注入で形成されたキャリア拡散領域２２の窒素プロファイルを示す。第３のイオン注入で注入された窒素（Ｎ）の分布は、第３のイオン注入のイオン注入条件で決定される。
図８に示すように、炭素領域１９の深さは、アノード領域２０の深さより深い。また、炭素領域１９の深さは、キャリア拡散領域２２の深さより深い。
炭素領域１９の深さは、炭素をイオン注入する第１のイオン注入のイオン注入条件で決定される。また、アノード領域２０の深さは、アルミニウムをイオン注入する第２のイオン注入のイオン注入条件で決定される。また、キャリア拡散領域２２の深さは、窒素をイオン注入する第３のイオン注入のイオン注入条件で決定される。
また、図８に示すように、炭素領域１９の炭素（Ｃ）の最大濃度は、アノード領域２０のアルミニウム（Ａｌ）の最大濃度よりも高い。また、炭素領域１９の炭素（Ｃ）の最大濃度は、キャリア拡散領域２２の窒素（Ｎ）の最大濃度よりも高い。
炭素領域１９の炭素（Ｃ）の最大濃度は、炭素をイオン注入する第１のイオン注入のイオン注入条件で決定される。また、アノード領域２０のアルミニウム（Ａｌ）の最大濃度は、アルミニウムをイオン注入する第２のイオン注入のイオン注入条件で決定される。また、キャリア拡散領域２２の窒素（Ｎ）の最大濃度は、窒素をイオン注入する第３のイオン注入のイオン注入条件で決定される。
第１のイオン注入の炭素のドーズ量は、例えば、第２のイオン注入のアルミニウム（Ａｌ）のドーズ量の１０倍以上である。また、第１のイオン注入の炭素のドーズ量は、例えば、第３のイオン注入の窒素（Ｎ）のドーズ量の１０倍以上である。
また、図８に示すように、炭素領域１９の炭化珪素層１０の表面の、第１のイオン注入で注入された炭素の濃度は、１×１０１５ｃｍ－３以上１×１０１８ｃｍ－３以下である。炭素領域１９の炭化珪素層１０の表面の、第１のイオン注入で注入された炭素の濃度は、炭素をイオン注入する第１のイオン注入のイオン注入条件で決定される。
次に、炭化珪素層１０の表面に炭素膜３０を形成する（図９）。
次に、熱処理を行う。熱処理は、例えば、１６００℃以上２０００℃以下で行う。熱処理は、非酸化性雰囲気で行う。熱処理は、例えば、不活性ガス雰囲気で行う。熱処理は、例えば、アルゴンガス雰囲気で行う。
熱処理により、炭化珪素層１０の中にイオン注入されたアルミニウム及び窒素が活性化される。熱処理は、アルミニウム及び窒素の活性化アニールである。また、熱処理により、炭化珪素層１０への炭素イオン注入により形成された格子間炭素が、炭化珪素層１０の中の炭素空孔を埋める。
熱処理後の、アノード領域２０及びキャリア拡散領域２２の第１の方向の幅は、第１の幅（図９中のｗ１）である。また、熱処理後の、キャリア拡散領域２２の深さは第１の深さ（図９中のｄ１）である。
炭素膜３０は、熱処理中に、炭化珪素層１０からシリコンや炭素が雰囲気中に脱離することを抑制する。また、炭素膜３０は、熱処理中に、炭化珪素層１０の中の余剰の格子間炭素を吸収する。
次に、炭素膜３０を除去する。その後、公知のプロセス技術を用いて、炭化珪素層１０の表面にアノード電極１２を形成する。また、炭化珪素層１０の裏面にカソード電極１４を形成する。
以上の製造方法により、図１に示すＭＰＳダイオード１００が製造される。
次に、第１の実施形態の半導体装置の製造方法の作用及び効果について説明する。
炭化珪素を用いた半導体デバイスを微細化する観点から、炭化珪素中にイオン注入した不純物の熱処理による拡散を抑制することが望まれる。熱処理は、例えば、不純物の高温イオン注入や不純物の活性化アニールである。
第１の実施形態の半導体装置の製造方法は、不純物がイオン注入される範囲よりも広い範囲に炭素（Ｃ）をイオン注入により導入する。上記方法により、炭化珪素層中の炭素空孔（Ｃａｒｂｏｎ Ｖａｃａｎｃｙ）密度が低減し、炭化珪素中にイオン注入した不純物の熱処理による拡散が抑制できる。以下、詳述する。
図１０は、比較例の半導体装置の製造方法の説明図である。比較例の半導体装置の製造方法は、炭素（Ｃ）を炭化珪素層１０に注入する第１のイオン注入を行わない点で、第１の実施形態の半導体装置の製造方法と異なる。
図１０は、活性化アニール直後の断面図である。図１０は、第１の形態の図９に対応する図である。
図１０に示すように、熱処理後の、アノード領域２０及びキャリア拡散領域２２の第１の方向の幅は、第２の幅（図１０中のｗ２）である。また、熱処理後の、キャリア拡散領域２２の深さは第２の深さ（図１０中のｄ２）である。
第２の幅ｗ２は、熱処理による不純物の横方向（第１の方向）の拡散が大きいと大きくなる。また、第２の深さｄ２は、熱処理による不純物の深さ方向の拡散が大きいと大きくなる。
例えば、第２の幅ｗ２が大きくなると、隣り合う２つのアノード領域２０の間の距離が短くなる。したがって、ＭＰＳダイオードのオン抵抗が増加する。よって、ＭＰＳダイオードの微細化が困難となる。
また、例えば、第２の深さｄ２が深くなると、キャリア拡散領域２２の濃度が低下し、キャリア拡散領域２２の電気抵抗が大きくなる。このため、アノード領域２０の底部でキャリアの横方向の拡散が抑制される。したがって、ＭＰＳダイオードのオン抵抗が増加する。
第１の実施形態の半導体装置の製造方法によれば、熱処理後の、アノード領域２０及びキャリア拡散領域２２の第１の方向の第１の幅ｗ１は、比較例の第２の幅ｗ２よりも小さくなる。したがって、ＭＰＳダイオード１００のオン抵抗が低減する。
炭化珪素層１０中の不純物の拡散は、炭化珪素層１０中の炭素空孔によって促進される。炭素のイオン注入により炭素領域１９が形成されることで、炭化珪素層１０中の炭素空孔密度が低減する。したがって、不純物の拡散が抑制され、第１の幅ｗ１が小さくなる。
特に、第１の実施形態の半導体装置の製造方法では、第２のマスク材３２を形成する際、第２の開口部３２ａの第１の方向の両端部（図５中のＥ１）が、炭素領域１９の第１の方向の両端部（図５中のＥ２）より内側に位置するように形成する。このため、イオン注入後のアノード領域２０及びキャリア拡散領域２２は、横方向において、炭素領域１９に覆われることになる。
第１の実施形態の半導体装置の製造方法では、不純物が拡散する熱処理の前に、不純物の横方向の拡散が予定される領域に炭素領域１９が形成されている。したがって、不純物の横方向の拡散が効果的に抑制される。
また、第１の実施形態の半導体装置の製造方法によれば、熱処理後の、キャリア拡散領域２２の第１の深さｄ１は、比較例の第２の深さｄ２よりも小さくなる。したがって、ＭＰＳダイオード１００のオン抵抗が低減する。
炭化珪素層１０中の不純物の拡散は、炭化珪素層１０中の炭素空孔によって促進される。炭素のイオン注入により炭素領域１９が形成されることで、炭化珪素層１０中の炭素空孔密度が低減する。したがって、不純物の拡散が抑制され、第１の深さｄ１が小さくなる。
特に、第１の実施形態の半導体装置の製造方法では、炭素領域１９の深さが、キャリア拡散領域２２の深さより深くなるように形成される。このため、イオン注入後は、キャリア拡散領域２２は、深さ方向において、炭素領域１９に覆われることになる。
第１の実施形態の半導体装置の製造方法では、不純物が拡散する熱処理の前に、不純物の深さ方向の拡散が予定される領域に炭素領域１９が形成されている。したがって、不純物の深さ方向の拡散が効果的に抑制される。
第１の実施形態の半導体装置の製造方法は、不純物がイオン注入される範囲よりも広い範囲に炭素（Ｃ）をイオン注入により導入する。したがって、炭化珪素中にイオン注入した不純物の熱処理による拡散が効果的に抑制できる。よって、ＭＰＳダイオード１００の微細化が可能となる。
また、第１の実施形態の半導体装置の製造方法は、炭素をイオン注入する際、第１のマスク材３１で、後にショットキー接合が形成される領域を覆う。したがって、後にショットキー接合が形成される領域には炭素のイオン注入は行われない。したがって、例えば、炭素のイオン注入によるダメージにより、ショットキー接合の特性が劣化することを抑制できる。
不純物の深さ方向の拡散を抑制する観点から、炭素領域１９の深さは、アノード領域２０の深さより深いことが好ましい、また、不純物の深さ方向の拡散を抑制する観点から、炭素領域１９の深さは、キャリア拡散領域２２の深さより深いことが好ましい。
炭素を注入する第１のイオン注入は、１０００℃以上の温度で行われることが好ましい。１０００℃以上の温度で炭化珪素層１０中に炭素を導入することで、イオン注入時に格子間炭素が炭素空孔に入り、炭素空孔密度を低減できる。したがって、例えば、続く不純物のイオン注入を高温で行う際の不純物の拡散を抑制できる。
また、１０００℃以上の温度で炭素をイオン注入することで、炭素のイオン注入によるダメージを低減できる。したがって、ＭＰＳダイオード１００の特性が向上する。
アルミニウム（Ａｌ）を注入する第２のイオン注入、及び、窒素（Ｎ）を注入する第３のイオン注入は、１０００℃以上の温度で行われることが好ましい。１０００℃以上の温度で不純物をイオン注入することで、不純物のイオン注入によるダメージを低減できる。ダメージによる炭化珪素層１０のアモルファス化を抑制でき、結晶性を高く保てるため、活性化アニール後の活性化効率を高くすることができる。
イオン注入の温度が高いほど炭化珪素層１０の結晶性を高く保てるため、イオン注入の温度は、１１００℃以上であることがより好ましい。一方で、イオン注入のマスクとして用いられるレジストは耐熱性が低い。レジストの耐熱性は、例えば、５００℃以下である。そのため、１０００℃以上の温度でイオン注入を行う場合、酸化シリコン、窒化シリコン、又は窒化アルミニウムなどの耐熱性の高い材料にてマスクを形成することが望まれる。耐熱性の観点から、例えば、イオン注入の温度は、酸化シリコンをマスクの材料として用いる場合は１３００℃以下、窒化シリコン又は窒化アルミニウムを用いる場合は１４００℃以下であることが好ましい。炭化珪素層１０とのエッチング選択比などを考えると、酸化シリコンをマスクの材料として用いることが好ましい。不純物のイオン注入は、酸化シリコンをマスクの材料として用い、温度が１０００℃以上１３００℃以下であることが好ましく、１１００℃以上１２００以下であることがより好ましい。
なお、不純物のイオン注入に先立ち、炭素のイオン注入により炭素領域１９を形成するため、高温のイオン注入による不純物の拡散を抑えることができる。
アルミニウムの拡散を抑制する観点から、第１のイオン注入で注入される炭素の炭化珪素層１０の中の最大濃度は、第２のイオン注入で注入されるアルミニウムの炭化珪素層１０の中の最大濃度よりも高いことが好ましい。また、窒素の拡散を抑制する観点から、第１のイオン注入で注入される炭素の炭化珪素層１０の中の最大濃度は、第３のイオン注入で注入される窒素の炭化珪素層１０の中の最大濃度よりも高いことが好ましい。
アルミニウムの拡散を抑制する観点から、第１のイオン注入の炭素のドーズ量は、第２のイオン注入のアルミニウムのドーズ量の１０倍以上であることが好ましく、１００倍以上であることがより好ましい。また、窒素の拡散を抑制する観点から、第１のイオン注入の炭素のドーズ量は、第３のイオン注入の窒素のドーズ量の１０倍以上であることが好ましく、１００倍以上であることがより好ましい。
アルミニウムの横方向の拡散を抑制する観点から、第１のイオン注入で注入される炭素の炭化珪素層１０の表面の濃度は、１×１０１５ｃｍ－３以上であることが好ましく、１×１０１６ｃｍ－３以上であることがより好ましく、１×１０１７ｃｍ－３以上であることが更に好ましい。
熱処理の温度は、１８５０℃以上であることが好ましい。熱処理を、１８５０℃以上で行うことで、不純物の活性化率が向上する。なお、不純物のイオン注入に先立ち、炭素のイオン注入により炭素領域１９を形成するため、熱処理が１８５０℃以上であっても不純物の拡散を抑えることができる。
（第１の変形例）
第１の実施形態の第１の変形例の半導体装置の製造方法は、第２のマスク材の形成は、第１の開口部の側壁に側壁材を形成することにより行う点で、第１の実施形態の半導体装置の製造方法と異なる。
図１１、図１２は、第１の実施形態の第１の変形例の半導体装置の製造方法の説明図である。図１１は、第２のマスク材３２を形成した直後の断面図である。図１１は、第１の実施形態の図５に対応する図である。図１２は、第１の実施形態の図６に対応する図である。
第２のマスク材３２の形成は、図１１に示すように、第１のマスク材３１の第１の開口部３１ａの側壁に側壁材を形成することにより行う。側壁材は、例えば、側壁材となる絶縁膜の堆積と、異方性エッチングにより形成できる。
側壁材が第２のマスク材３２となる。側壁材により形成される開口部が第２の開口部３２ａとなる。第２の開口部３２ａの第１の方向の両端部（図１１中のＥ１）は、炭素領域１９の第１の方向の両端部（図１１中のＥ２）より内側に位置する。第１の開口部３１ａの側壁に形成される側壁材は、第１の側壁材の一例である。
次に、第１のマスク材３１及び第２のマスク材３２をイオン注入マスクとして用いて、アルミニウムを炭化珪素層１０に注入する第２のイオン注入を行う（図１２）。第２のイオン注入によりアノード領域２０が形成される。第２のイオン注入で注入されるアルミニウムは第１の不純物の一例である。
アノード領域２０の形成後は、第１の実施形態と同様の製造方法である。
第１の実施形態の第１の変形例の半導体装置の製造方法によれば、第２の開口部３２ａが第１の開口部３１ａに対してセルフアラインで形成できる。したがって、第２の開口部３２ａを形成する際に、炭素領域１９との合わせ余裕の考慮が不要となる。よって、ＭＰＳダイオードを更に微細化できる。
（第２の変形例）
第１の実施形態の第２の変形例の半導体装置の製造方法は、第２のイオン注入の前に、第２のマスク材をマスクに炭素をイオン注入する第３のイオン注入を行う点で、第１の実施形態の半導体装置の製造方法と異なる。
図１３は、第１の実施形態の第２の変形例の半導体装置の製造方法の説明図である。図１３は、第２のマスク材３２を形成した後に、炭素のイオン注入を行う際の断面図である。
第２のマスク材３２の形成後、アルミニウムを注入する第２のイオン注入の前に、炭素を炭化珪素層１０に注入する第３のイオン注入を行う。炭素を炭化珪素層１０に注入する第３のイオン注入により、炭素領域２１が形成される。
次に、アルミニウムを炭化珪素層１０に注入する第２のイオン注入を行う。アルミニウムを炭化珪素層１０に注入する第２のイオン注入の後は、第１の実施形態と同様の製造方法である。
第２のマスク材３２の形成後は、第１の実施形態と同様の製造方法である。
第１の実施形態の第２の変形例の半導体装置の製造方法によれば、炭素を追加するイオン注入により、不純物の拡散を更に抑制できる。よって、ＭＰＳダイオードを更に微細化できる。
（第３の変形例）
第１の実施形態の第３の変形例の半導体装置の製造方法は、炭素領域１９の深さは、アノード領域２０の深さより浅く、炭素領域１９の深さは、キャリア拡散領域２２の深さより浅い点で、第１の実施形態の半導体装置の製造方法と異なる。
図１４、図１５、図１６は、第１の実施形態の第３の変形例の半導体装置の製造方法の説明図である。図１４は、第１の実施形態の図４に対応する図である。図１５は、第１の実施形態の図７に対応する図である。図１６は、第１の実施形態の図９に対応する図である。
第１のマスク材３１をイオン注入マスクとして用いて、炭素（Ｃ）を炭化珪素層１０に注入する第１のイオン注入を行う（図１４）。第１のイオン注入により炭素領域１９が形成される。形成される炭素領域１９の深さは、第１の実施形態の場合よりも浅い。
形成される炭素領域１９の深さが浅いため、炭素領域１９の深さは、アノード領域２０の深さより浅く、炭素領域１９の深さは、キャリア拡散領域２２の深さより浅くなる（図１５）。
熱処理後は、炭化珪素層１０の表面のアノード領域２０の横方向の拡散が抑制される（図１６）。炭素領域１９と重なっている炭化珪素層１０の表面のアノード領域２０の横方向の拡散のみが抑制される。
以上、第１の実施形態及び変形例の半導体装置の製造方法によれば、炭素のイオン注入により、不純物の熱処理による拡散を抑制できる。
（第２の実施形態）
第２の実施形態の半導体装置の製造方法は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を製造する点で、第１の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態と重複する内容については、一部記述を省略する場合がある。
図１７は、第２の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。第２の実施形態の半導体装置は、ＭＯＳＦＥＴ２００である。
ＭＯＳＦＥＴ２００は、炭化珪素層１０、ゲート絶縁層４０、ゲート電極４２、層間絶縁膜４４、ソース電極４６、ドレイン電極４８を備える。
炭化珪素層１０は、ｎ＋型のドレイン領域５０、ｎ-型のドリフト領域５２、ｐ型のウェル領域５４、ｎ＋型のソース領域５６、ｐ＋型のウェルコンタクト領域５８を備える。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、ソース電極４６とドレイン電極４８との間に位置する。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。
ｎ＋型のドレイン領域５０は、炭化珪素層１０の裏面側に設けられる。ドレイン領域５０は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域５０のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｎ-型のドリフト領域５２は、ドレイン領域５０の上に設けられる。ドリフト領域５２は、ＭＯＳＦＥＴ２００のオン電流の経路として機能する。
ドリフト領域５２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域５２のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上１×１０１６ｃｍ－３以下である。
ドリフト領域５２の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐ型のウェル領域５４は、ドリフト領域５２の上に設けられる。ウェル領域５４は、ドリフト領域５２とゲート絶縁層４０との間に位置する。ウェル領域５４は、ＭＯＳＦＥＴ２００のチャネル領域として機能する。
ウェル領域５４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ウェル領域５４のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｎ＋型のソース領域５６は、ウェル領域５４の上に設けられる。ソース領域５６は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域５６のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。
ｐ＋型のウェルコンタクト領域５８は、ウェル領域５４の上に設けられる。ウェルコンタクト領域５８は、ソース領域５６の側方に設けられる。
ウェルコンタクト領域５８は、例えば、アルミニウムをｐ型不純物として含む。ウェルコンタクト領域５８のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ゲート絶縁層４０は、炭化珪素層１０とゲート電極４２との間に設けられる。ゲート絶縁層４０は、例えば、酸化シリコンを含む。
ゲート電極４２は、ゲート絶縁層４０の上に設けられる。ゲート電極４２は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
層間絶縁膜４４は、ゲート電極４２上に形成される。層間絶縁膜４４は、ゲート電極４２とソース電極４６との間に位置する。層間絶縁膜４４は、例えば、酸化シリコン膜である。
ソース電極４６は、炭化珪素層１０の表面側に設けられる。ソース電極４６は、ソース領域５６及びウェルコンタクト領域５８に電気的に接続される。ソース電極４６は、例えば、ソース領域５６及びウェルコンタクト領域５８に接する。
ドレイン電極４８は、炭化珪素層１０のソース電極４６と反対側、すなわち、裏面側に設けられる。ドレイン電極４８は、ドレイン領域５０に電気的に接続される。ドレイン電極４８は、例えば、ドレイン領域５０に接する。
次に、第２の実施形態の半導体装置の製造方法の一例について説明する。
図１８、図１９、図２０、図２１、図２２、図２３、図２４、図２５、図２６、図２７は、第２の実施形態の半導体装置の製造方法の説明図である。図１８～図２７は、製造途中の断面図である。
最初に、炭化珪素層１０を準備する（図１８）。炭化珪素層１０は、ｎ＋型のドレイン領域５０とｎ-型のドリフト領域５２を備える。ドリフト領域５２は、例えば、ドレイン領域５０の上にエピタキシャル成長法により形成される。
次に、炭化珪素層１０の表面に第１の開口部３１ａを有する第１のマスク材３１を形成する（図１９）。第１のマスク材３１は、例えば、絶縁体である。第１のマスク材３１は、例えば、酸化シリコンである。
第１のマスク材３１は、例えば、絶縁膜の堆積と、フォトリソグラフィー及びエッチングによる絶縁膜のパターニングにより形成する。
次に、第１のマスク材３１をイオン注入マスクとして用いて、炭素（Ｃ）を炭化珪素層１０に注入する第１のイオン注入を行う（図２０）。第１のイオン注入により炭素領域１９が形成される。
第１のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第１のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
次に、炭化珪素層１０の表面に第２の開口部３２ａを有する第２のマスク材３２を形成する（図２１）。第２のマスク材３２は、例えば、絶縁体である。第２のマスク材３２は、例えば、酸化シリコンである。
第２の開口部３２ａの第１の方向の両端部（図２１中のＥ１）は、炭素領域１９の第１の方向の両端部（図２１中のＥ２）より内側に位置する。第２の開口部３２ａの第１の方向の幅は、炭素領域１９の第１の方向の幅よりも小さい。第１の方向は、炭化珪素層１０の表面に平行な方向である。
第２のマスク材３２の形成は、図２１に示すように、第１のマスク材３１の第１の開口部３１ａの側壁に側壁材を形成することにより行う。側壁材は、例えば、側壁材となる絶縁膜の堆積と、異方性エッチングにより形成できる。
次に、第１のマスク材３１及び第２のマスク材３２をイオン注入マスクとして用いて、アルミニウム（Ａｌ）を炭化珪素層１０に注入する第２のイオン注入を行う（図２２）。第２のイオン注入によりウェル領域５４が形成される。第２のイオン注入で注入されるアルミニウム（Ａｌ）は第１の不純物の一例である。ウェル領域５４は第１の不純物領域の一例である。
第２のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第２のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
次に、炭化珪素層１０の表面に第３の開口部３３ａを有する第３のマスク材３３を形成する（図２３）。第３のマスク材３３は、例えば、絶縁体である。第３のマスク材３３は、例えば、酸化シリコンである。
第３のマスク材３３の形成は、図２３に示すように、第２のマスク材３２の第２の開口部３２ａの側壁に側壁材を形成することにより行う。側壁材は、例えば、側壁材となる絶縁膜の堆積と、異方性エッチングにより形成できる。
次に、第１のマスク材３１、第２のマスク材３２、及び第３のマスク材３３をイオン注入マスクとして用いて、リン（Ｐ）を炭化珪素層１０に注入する第３のイオン注入を行う（図２４）。第３のイオン注入によりソース領域５６が形成される。第３のイオン注入で注入されるリン（Ｐ）は第１の不純物の一例である。ソース領域５６は第１の不純物領域の一例である。
第３のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第３のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
次に、炭化珪素層１０の表面に第４の開口部３４ａを有する第４のマスク材３４を形成する（図２５）。第４のマスク材３４は、例えば、絶縁体である。第４のマスク材３４は、例えば、酸化シリコンである。
第４のマスク材３４の形成は、図２５に示すように、第３のマスク材３３の第３の開口部３３ａの側壁に側壁材を形成することにより行う。側壁材は、例えば、側壁材となる絶縁膜の堆積と、異方性エッチングにより形成できる。
次に、第１のマスク材３１、第２のマスク材３２、第３のマスク材３３、及び第４のマスク材３４をイオン注入マスクとして用いて、アルミニウムを炭化珪素層１０に注入する第４のイオン注入を行う（図２６）。第４のイオン注入によりウェルコンタクト領域５８が形成される。第４のイオン注入で注入されるアルミニウムは第１の不純物の一例である。ウェルコンタクト領域５８は第１の不純物領域の一例である。
第４のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第４のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
次に、第１のマスク材３１、第２のマスク材３２、第３のマスク材３３、及び第４のマスク材３４を除去する。
次に、炭化珪素層１０の表面に炭素膜３０を形成する（図２７）。
次に、熱処理を行う。熱処理は、例えば、１６００℃以上２０００℃以下で行う。熱処理は、非酸化性雰囲気で行う。熱処理は、例えば、不活性ガス雰囲気で行う。熱処理は、例えば、アルゴンガス雰囲気で行う。
熱処理により、炭化珪素層１０の中にイオン注入されたアルミニウム及びリンが活性化される。熱処理は、アルミニウム及びリンの活性化アニールである。また、熱処理により、炭化珪素層１０への炭素イオン注入により形成された格子間炭素が、炭化珪素層１０の中の炭素空孔を埋める。
次に、炭素膜３０を除去する。その後、公知のプロセス技術を用いて、炭化珪素層１０の表面に、ゲート絶縁層４０、ゲート電極４２、層間絶縁膜４４、ソース電極４６を形成する。また、炭化珪素層１０の裏面にドレイン電極４８を形成する。
以上の製造方法により、図１７に示すＭＯＳＦＥＴ２００が製造される。
第２の実施形態の半導体装置の製造方法は、第１の実施形態の半導体装置の製造方法と同様、不純物がイオン注入される範囲よりも広い範囲に炭素（Ｃ）をイオン注入により導入する。上記方法により、炭化珪素層中の炭素空孔密度が低減し、炭化珪素中にイオン注入した不純物の熱処理による拡散が抑制できる。
例えば、ＭＯＳＦＥＴ２００では、ソース領域５６のｎ型不純物の横方向（第１の方向）の拡散が大きくなると、ＭＯＳＦＥＴ２００のチャネル長（図１７のＬ）が短くなり、ＭＯＳＦＥＴ２００の閾値電圧が低下する。このため、ＭＯＳＦＥＴ２００の微細化が困難となる。
第２の実施形態の半導体装置の製造方法によれば、ソース領域５６のｎ型不純物の横方向（第１の方向）の拡散が抑制される。したがって、ＭＯＳＦＥＴ２００のチャネル長Ｌが短くなることを抑制できる。よって、ＭＯＳＦＥＴ２００の微細化が実現できる。
また、ＭＯＳＦＥＴ２００では、ウェル領域５４のｐ型不純物の横方向（第１の方向）の拡散が大きくなると、ＭＯＳＦＥＴ２００のチャネル長Ｌのばらつきが大きくなる。チャネル長Ｌのばらつきが大きくなるとＭＯＳＦＥＴ２００の閾値電圧のばらつきが大きくなる。
第２の実施形態の半導体装置の製造方法によれば、ウェル領域５４のｐ型不純物の横方向（第１の方向）の拡散が抑制される。したがって、ＭＯＳＦＥＴ２００のチャネル長Ｌのばらつきを抑制できる。よって、ＭＯＳＦＥＴ２００の閾値電圧のばらつきが抑制される。
（変形例）
図２８は、第２の実施形態の変形例の半導体装置の製造方法で製造される半導体装置の模式断面図である。
第２の実施形態の変形例の半導体装置は、ＭＯＳＦＥＴ２０１である。ＭＯＳＦＥＴ２０１は、ショットキーバリアダイオード（ＳＢＤ）を内蔵する点で、第２の実施形態のＭＯＳＦＥＴ２００と異なる。また、ＭＯＳＦＥＴ２０１は、炭化珪素層１０がｎ型のキャリア拡散領域６０を含む点で、第２の実施形態のＭＯＳＦＥＴ２００と異なる。
ＭＯＳＦＥＴ２０１のソース電極４６は、第１の部分４６ａを含む。第１の部分４６ａは、ドリフト領域５２に接する。第１の部分４６ａとドリフト領域５２との間はショットキー接触である。
ソース電極４６の第１の部分４６ａ、ドリフト領域５２、ドレイン領域５０、及びドレイン電極４８が、ＭＯＳＦＥＴ２０１に内蔵されるＳＢＤを構成する。また、ソース電極４６、ウェルコンタクト領域５８、ウェル領域５４、ドリフト領域５２、ドレイン領域５０、及びドレイン電極４８がＭＯＳＦＥＴ２０１に内蔵されるｐｎ接合ダイオードを構成する。
例えば、ＭＯＳＦＥＴ２０１が、誘導性負荷に接続されたスイッチング素子として用いられる場合を考える。ＭＯＳＦＥＴ２０１のオフ時に、誘導性負荷に起因する誘導電流により、ソース電極４６にドレイン電極４８に対し正となる電圧が印加される場合がある。この場合、内蔵ダイオードに順方向電流が流れる。この状態は、逆導通状態とも称される。
仮にＭＯＳＦＥＴ２０１がＳＢＤを備えない場合、ｐｎ接合ダイオードに順方向電流が流れる。ｐｎ接合ダイオードはバイポーラ動作をする。バイポーラ動作するｐｎ接合ダイオードを用いて還流電流を流すと、キャリアの再結合エネルギーにより炭化珪素層中に積層欠陥が成長する。炭化珪素層中に積層欠陥が成長すると、ＭＯＳＦＥＴ２０１のオン抵抗が増大するという問題が生ずる。ＭＯＳＦＥＴ２０１のオン抵抗の増大は、ＭＯＳＦＥＴ２０１の信頼性の低下を招く。
ＭＯＳＦＥＴ２０１は、ＳＢＤを備える。ＳＢＤに順方向電流が流れ始める順方向電圧（Ｖｆ）は、ｐｎ接合ダイオードの順方向電圧（Ｖｆ）よりも低い。したがって、ｐｎ接合ダイオードに先立ち、ＳＢＤに順方向電流が流れる。
ＳＢＤはユニポーラ動作をする。このため、順方向電流が流れても、キャリアの再結合エネルギーにより炭化珪素層１０中に積層欠陥が成長することはない。したがって、ＭＯＳＦＥＴ２０１のオン抵抗の増大が抑制される。よって、ＭＯＳＦＥＴ２０１の信頼性が向上する。
ＭＯＳＦＥＴ２０１の炭化珪素層１０は、ｎ型のキャリア拡散領域６０を含む。キャリア拡散領域６０は、ドリフト領域５２とウェル領域５４との間に設けられる。キャリア拡散領域６０は、ウェル領域５４の底部に設けられる。
キャリア拡散領域６０は、例えば、窒素（Ｎ）をｎ型不純物として含む。キャリア拡散領域６０のｎ型不純物濃度は、例えば、５×１０１６ｃｍ－３以上１×１０１８ｃｍ－３以下である。
キャリア拡散領域６０がウェル領域５４の底部に設けることにより、ウェル領域５４の底部でキャリアが横方向に拡散される。ウェル領域５４の底部でキャリアが横方向に拡散されることで、ＭＯＳＦＥＴ２０１が逆導通状態になった時に、内蔵されるｐｎ接合ダイオードがオン動作しにくくなる。これは、ウェル領域５４の底部でキャリアが横方向に拡散されることで、内蔵されるｐｎ接合ダイオードの間に印加される電圧が低減され、ｐｎ接合ダイオードの順方向電圧（Ｖｆ）を超えにくくなるためである。ＭＯＳＦＥＴ２０１に内蔵されるｐｎ接合ダイオードのオン動作が抑制されることで、ＭＯＳＦＥＴのオン抵抗の増大が抑制される。
第２の実施形態の変形例の半導体装置の製造方法は、第１のマスク材３１及び第２のマスク材３２をイオン注入マスクとして用いて、アルミニウム（Ａｌ）を炭化珪素層１０に注入する第２のイオン注入を行った後に、第１のマスク材３１及び第２のマスク材３２をイオン注入マスクとして用いて、窒素（Ｎ）を炭化珪素層１０に注入する点で、第２の実施形態の半導体装置の製造方法と異なる。
図２９は、第２の実施形態の変形例の半導体装置の製造方法の説明図である。図２９は、製造途中の断面図である。第１のマスク材３１及び第２のマスク材３２をイオン注入マスクとして用いて、アルミニウム（Ａｌ）を炭化珪素層１０に注入する第２のイオン注入を行った後（第２の実施形態の図２２の後）に、第１のマスク材３１及び第２のマスク材３２をイオン注入マスクとして用いて、窒素（Ｎ）を炭化珪素層１０に注入する（図２９）。窒素（Ｎ）のイオン注入により、キャリア拡散領域６０が形成される。
窒素のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。窒素のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
その後、第２の実施形態と同様、炭化珪素層１０の表面に第３の開口部３３ａを有する第３のマスク材３３を形成する（第２の実施形態の図２３）。その後の工程は、例えば、ゲート電極４２のパターンを変更する以外は、第２の実施形態と同様である。
第２の実施形態の変形例の半導体装置の製造方法は、不純物が拡散する熱処理の前に、不純物の縦方向の拡散が予定される領域に炭素領域１９が形成されている。したがって、不純物の縦方向の拡散が効果的に抑制される。具体的には、キャリア拡散領域６０を形成する窒素（Ｎ）の縦方向の拡散が効果的に抑制される。
このため、キャリア拡散領域６０の深さが浅くなり、キャリア拡散領域６０の電気抵抗が小さくなる。このため、内蔵されるＳＢＤダイオードに順方向電流が流れる場合、ウェル領域５４の底部でキャリアの横方向の拡散が促進される。したがって、ＭＯＳＦＥＴ２０１に内蔵されるｐｎ接合ダイオードのオン動作が更に抑制され、ＭＯＳＦＥＴ２０１のオン抵抗の増大が抑制される。
以上、第２の実施形態及び変形例の半導体装置の製造方法によれば、炭素のイオン注入により、不純物の熱処理による拡散を抑制できる。
（第３の実施形態）
第３の実施形態の半導体装置の製造方法は、ゲート電極がトレンチ内に設けられたトレンチゲート構造を有するＭＯＳＦＥＴを製造する点で、第２の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態又は第２の実施形態と重複する内容については、一部記述を省略する場合がある。
図３０は、第３の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。第３の実施形態の半導体装置は、ＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、ゲート電極がトレンチ内に設けられたトレンチゲート構造を有する。
ＭＯＳＦＥＴ３００は、炭化珪素層１０、ゲート絶縁層４０、ゲート電極４２、層間絶縁膜４４、ソース電極４６、ドレイン電極４８を備える。
炭化珪素層１０は、トレンチ１１、ｎ＋型のドレイン領域５０、ｎ-型のドリフト領域５２、ｐ型のウェル領域５４、ｎ＋型のソース領域５６、ｐ＋型のウェルコンタクト領域５８を備える。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、ソース電極４６とドレイン電極４８との間に位置する。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。
トレンチ１１は、炭化珪素層１０のソース電極４６側に設けられる。トレンチ１１は、炭化珪素層１０の表面に設けられた溝である。
ｎ＋型のドレイン領域５０は、炭化珪素層１０の裏面側に設けられる。ドレイン領域５０は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域５０のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｎ-型のドリフト領域５２は、ドレイン領域５０の上に設けられる。ドリフト領域５２は、ＭＯＳＦＥＴ３００のオン電流の経路として機能する。
ドリフト領域５２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域５２のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上１×１０１６ｃｍ－３以下である。
ドリフト領域５２の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐ型のウェル領域５４は、ドリフト領域５２の上に設けられる。ウェル領域５４は、トレンチ１１の側面に接する。トレンチ１１の側面のウェル領域５４は、ＭＯＳＦＥＴ３００のチャネル領域として機能する。
ウェル領域５４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ウェル領域５４のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｎ＋型のソース領域５６は、ウェル領域５４の上に設けられる。ソース領域５６は、トレンチ１１の側面に接する。ソース領域５６は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域５６のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。
ｐ＋型のウェルコンタクト領域５８は、ウェル領域５４の上に設けられる。ウェルコンタクト領域５８は、ソース領域５６の側方に設けられる。ウェルコンタクト領域５８は、２つのソース領域５６の間に挟まれる。
ウェルコンタクト領域５８は、例えば、アルミニウムをｐ型不純物として含む。ウェルコンタクト領域５８のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ゲート絶縁層４０は、炭化珪素層１０とゲート電極４２との間に設けられる。ゲート絶縁層４０は、トレンチ１１の中に設けられる。ゲート絶縁層４０は、例えば、酸化シリコンを含む。
ゲート電極４２は、ゲート絶縁層４０の上に設けられる。ゲート電極４２は、トレンチ１１の中に設けられる。ゲート電極４２は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
層間絶縁膜４４は、ゲート電極４２上に形成される。層間絶縁膜４４は、ゲート電極４２とソース電極４６との間に位置する。層間絶縁膜４４は、例えば、酸化シリコン膜である。
ソース電極４６は、炭化珪素層１０の表面側に設けられる。ソース電極４６は、ソース領域５６及びウェルコンタクト領域５８に電気的に接続される。ソース電極４６は、例えば、ソース領域５６及びウェルコンタクト領域５８に接する。
ドレイン電極４８は、炭化珪素層１０のソース電極４６と反対側、すなわち、裏面側に設けられる。ドレイン電極４８は、ドレイン領域５０に電気的に接続される。ドレイン電極４８は、例えば、ドレイン領域５０に接する。
次に、第３の実施形態の半導体装置の製造方法の一例について説明する。
図３１、図３２、図３３、図３４、図３５、図３６、図３７、図３８、及び図３９は、第３の実施形態の半導体装置の製造方法の説明図である。図３１～図３９は、製造途中の断面図である。
最初に、炭化珪素層１０を準備する（図３１）。炭化珪素層１０は、ｎ＋型のドレイン領域５０とｎ-型のドリフト領域５２を備える。ドリフト領域５２は、例えば、ドレイン領域５０の上にエピタキシャル成長法により形成される。
次に、炭化珪素層１０にウェル領域５４及びウェルコンタクト領域５８を形成する（図３２）。ウェル領域５４及びウェルコンタクト領域５８は、炭化珪素層１０の表面からアルミニウム（Ａｌ）をイオン注入することにより形成する。アルミニウム（Ａｌ）のイオン注入は、例えば、図示しないマスク材をマスクとして行われる。
次に、炭化珪素層１０の表面に第１の開口部３１ａを有する第１のマスク材３１を形成する（図３３）。第１のマスク材３１は、例えば、絶縁体である。第１のマスク材３１は、例えば、酸化シリコンである。
第１のマスク材３１は、例えば、絶縁膜の堆積と、フォトリソグラフィー及びエッチングによる絶縁膜のパターニングにより形成する。
次に、第１のマスク材３１をイオン注入マスクとして用いて、炭素（Ｃ）を炭化珪素層１０に注入する第１のイオン注入を行う（図３４）。第１のイオン注入により炭素領域１９が形成される。炭素領域１９は、第１の炭素領域の一例である。
第１のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第１のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
次に、炭化珪素層１０の表面に第２の開口部３２ａを有する第２のマスク材３２を形成する（図３５）。第２のマスク材３２は、例えば、絶縁体である。第２のマスク材３２は、例えば、酸化シリコンである。
第２の開口部３２ａの第１の方向の両端部（図３５中のＥ１）は、炭素領域１９の第１の方向の両端部（図３５中のＥ２）より内側に位置する。第２の開口部３２ａの第１の方向の幅は、炭素領域１９の第１の方向の幅よりも小さい。第１の方向は、炭化珪素層１０の表面に平行な方向である。
第２のマスク材３２の形成は、図３５に示すように、第１のマスク材３１の第１の開口部３１ａの側壁に側壁材を形成することにより行う。側壁材は、例えば、側壁材となる絶縁膜の堆積と、異方性エッチングにより形成できる。第１のマスク材３１の第１の開口部３１ａの側壁に形成される側壁材は、第１の側壁材の一例である。
次に、第１のマスク材３１及び第２のマスク材３２をイオン注入マスクとして用いて、リン（Ｐ）を炭化珪素層１０に注入する第２のイオン注入を行う（図３６）。第２のイオン注入によりソース領域５６が形成される。第２のイオン注入で注入されるリン（Ｐ）は第１の不純物の一例である。ソース領域５６は第１の不純物領域の一例である。
第２のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第２のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
次に、炭化珪素層１０の表面に第３の開口部３３ａを有する第３のマスク材３３を形成する（図３７）。第３のマスク材３３は、例えば、絶縁体である。第３のマスク材３３は、例えば、酸化シリコンである。
第３のマスク材３３の形成は、図３７に示すように、第２のマスク材３２の第２の開口部３２ａの側壁に側壁材を形成することにより行う。側壁材は、例えば、側壁材となる絶縁膜の堆積と、異方性エッチングにより形成できる。第２のマスク材３２の第２の開口部３２ａの側壁に形成される側壁材は、第２の側壁材の一例である。
次に、第１のマスク材３１、第２のマスク材３２、及び第３のマスク材３３をエッチングマスクとして用いて、炭化珪素層１０にトレンチ１１を形成する（図３８）。トレンチ１１は、例えば、反応性イオンエッチング法を用いて行う。
次に、第１のマスク材３１、第２のマスク材３２、及び第３のマスク材３３を除去する（図３９）。
次に、炭化珪素層１０の表面に図示しない炭素膜を形成する。
次に、熱処理を行う。熱処理は、例えば、１６００℃以上２０００℃以下で行う。熱処理は、非酸化性雰囲気で行う。熱処理は、例えば、不活性ガス雰囲気で行う。熱処理は、例えば、アルゴンガス雰囲気で行う。
熱処理により、炭化珪素層１０の中にイオン注入されたアルミニウム及びリンが活性化される。熱処理は、アルミニウム及びリンの活性化アニールである。また、熱処理により、炭化珪素層１０への炭素イオン注入により形成された格子間炭素が、炭化珪素層１０の中の炭素空孔を埋める。
次に、炭素膜を除去する。その後、公知のプロセス技術を用いて、炭化珪素層１０の表面に、ゲート絶縁層４０、ゲート電極４２、層間絶縁膜４４、ソース電極４６を形成する。また、炭化珪素層１０の裏面にドレイン電極４８を形成する。
以上の製造方法により、図３０に示すＭＯＳＦＥＴ３００が製造される。
第３の実施形態の半導体装置の製造方法は、第１及び第２の実施形態の半導体装置の製造方法と同様、不純物がイオン注入される範囲よりも広い範囲に炭素（Ｃ）をイオン注入により導入する。上記方法により、炭化珪素層中の炭素空孔密度が低減し、炭化珪素中にイオン注入した不純物の熱処理による拡散が抑制できる。
例えば、ＭＯＳＦＥＴ３００では、ソース領域５６のｎ型不純物の横方向（第１の方向）の拡散が大きくなると、隣り合うトレンチ１１の間のウェルコンタクト領域５８の第１の方向の幅、又は、隣り合うトレンチ１１の間のウェル領域５４の第１の方向の幅が小さくなる。隣り合うトレンチ１１の間のウェルコンタクト領域５８の第１の方向の幅、又は、隣り合うトレンチ１１の間のウェル領域５４の第１の方向の幅が小さくなると、例えば、ＭＯＳＦＥＴ３００のアバランシェ耐量が劣化する。また、ウェルコンタクト領域５８の第１の方向の幅、又は、ウェル領域５４の第１の方向の幅が小さくなると、例えば、ウェル領域５４の電位が不安定になり、ＭＯＳＦＥＴ３００の動作が不安定になる。このため、ＭＯＳＦＥＴ３００の微細化が困難となる。
第３の実施形態の半導体装置の製造方法によれば、ソース領域５６のｎ型不純物の横方向（第１の方向）の拡散が抑制される。したがって、ＭＯＳＦＥＴ３００のウェルコンタクト領域５８の第１の方向の幅、又は、ウェル領域５４の第１の方向の幅が小さくなることを抑制できる。よって、ＭＯＳＦＥＴ３００の微細化が実現できる。
また、ＭＯＳＦＥＴ３００では、ソース領域５６のｎ型不純物の縦方向の拡散が大きくなると、ＭＯＳＦＥＴ３００のチャネル長（図３０中のＬ）が短くなる。チャネル長Ｌが短くなると、ＭＯＳＦＥＴ３００の閾値電圧が低下する。
第３の実施形態の半導体装置の製造方法によれば、ソース領域５６のｎ型不純物の縦方向の拡散が抑制される。したがって、ＭＯＳＦＥＴ２００のチャネル長Ｌが短くなることを抑制できる。よって、ＭＯＳＦＥＴ３００の閾値電圧の低下を抑制できる。
以上、第３の実施形態の半導体装置の製造方法によれば、炭素のイオン注入により、不純物の熱処理による拡散を抑制できる。
（第４の実施形態）
第４の実施形態の半導体装置の製造方法は、スーパージャンクション構造を有するＭＯＳＦＥＴを製造する点で、第２の実施形態の半導体装置の製造方法と異なる。以下、第１の実施形態又は第２の実施形態と重複する内容については、一部記述を省略する場合がある。
図４０は、第４の実施形態の半導体装置の製造方法で製造される半導体装置の模式断面図である。第４の実施形態の半導体装置は、ＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、スーパージャンクション構造を有する。
ＭＯＳＦＥＴ４００は、炭化珪素層１０、ゲート絶縁層４０、ゲート電極４２、層間絶縁膜４４、ソース電極４６、ドレイン電極４８を備える。
炭化珪素層１０は、ｎ＋型のドレイン領域５０、ｎ-型のドリフト領域５２、ｐ型のピラー領域５３、ｐ型のウェル領域５４、ｎ＋型のソース領域５６、ｐ＋型のウェルコンタクト領域５８を備える。ｐ型のピラー領域５３は、第１のｐ型領域５３ａ、第２のｐ型領域５３ｂ、及び第３のｐ型領域５３ｃを含む。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、ソース電極４６とドレイン電極４８との間に位置する。
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。
ｎ＋型のドレイン領域５０は、炭化珪素層１０の裏面側に設けられる。ドレイン領域５０は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域５０のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｎ-型のドリフト領域５２は、ドレイン領域５０の上に設けられる。ドリフト領域５２は、ＭＯＳＦＥＴ３００のオン電流の経路として機能する。
ドリフト領域５２は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域５２のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上１×１０１６ｃｍ－３以下である。
ドリフト領域５２の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐ型のピラー領域５３は、ドレイン領域５０とウェル領域５４との間に設けられる。ピラー領域５３は、第１の方向に繰り返し配置される。隣り合うピラー領域５３の間にドリフト領域５２が設けられる。
ピラー領域５３は、第１の方向にドリフト領域５２と交互に配置され、いわゆるスーパージャンクション構造を形成する。ＭＯＳＦＥＴ４００は、スーパージャンクション構造を有することで、耐圧が向上する。
ピラー領域５３は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ピラー領域５３のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｐ型のウェル領域５４は、ドリフト領域５２及びピラー領域５３の上に設けられる。ウェル領域５４は、ドリフト領域５２とゲート絶縁層４０との間に位置する。ウェル領域５４は、ＭＯＳＦＥＴ４００のチャネル領域として機能する。
ウェル領域５４は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ウェル領域５４のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｎ＋型のソース領域５６は、ウェル領域５４の上に設けられる。ソース領域５６は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域５６のｎ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。
ｐ＋型のウェルコンタクト領域５８は、ウェル領域５４の上に設けられる。ウェルコンタクト領域５８は、ソース領域５６の側方に設けられる。
ウェルコンタクト領域５８は、例えば、アルミニウムをｐ型不純物として含む。ウェルコンタクト領域５８のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ゲート絶縁層４０は、炭化珪素層１０とゲート電極４２との間に設けられる。ゲート絶縁層４０は、例えば、酸化シリコンを含む。
ゲート電極４２は、ゲート絶縁層４０の上に設けられる。ゲート電極４２は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
層間絶縁膜４４は、ゲート電極４２上に形成される。層間絶縁膜４４は、ゲート電極４２とソース電極４６との間に位置する。層間絶縁膜４４は、例えば、酸化シリコン膜である。
ソース電極４６は、炭化珪素層１０の表面側に設けられる。ソース電極４６は、ソース領域５６及びウェルコンタクト領域５８に電気的に接続される。ソース電極４６は、例えば、ソース領域５６及びウェルコンタクト領域５８に接する。
ドレイン電極４８は、炭化珪素層１０のソース電極４６と反対側、すなわち、裏面側に設けられる。ドレイン電極４８は、ドレイン領域５０に電気的に接続される。ドレイン電極４８は、例えば、ドレイン領域５０に接する。
次に、第４の実施形態の半導体装置の製造方法の一例について説明する。
図４１、図４２、図４３、図４４、図４５、図４６、図４７、図４８、図４９、図５０、図５１、図５２、図５３、図５４、図５５、図５６、図５７、図５８、図５９、及び図６０は、第４の実施形態の半導体装置の製造方法の説明図である。図４１～図６０は、製造途中の断面図である。
最初に、炭化珪素層１０ａを準備する（図４１）。炭化珪素層１０ａは、ｎ＋型のドレイン領域５０とｎ-型のドリフト領域５２ａを備える。ドリフト領域５２ａは、例えば、ドレイン領域５０の上にエピタキシャル成長法により形成される。
次に、炭化珪素層１０ａの表面に第１の開口部３１ａを有する第１のマスク材３１を形成する（図４２）。第１のマスク材３１は、例えば、絶縁体である。第１のマスク材３１は、例えば、酸化シリコンである。
次に、第１のマスク材３１をイオン注入マスクとして用いて、炭素（Ｃ）を炭化珪素層１０ａに注入する第１のイオン注入を行う（図４３）。第１のイオン注入により第１の炭素領域１９ａが形成される。
第１のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第１のイオン注入は、例えば、炭化珪素層１０の温度が１０００℃以上１３００℃以下の状態で行う。
次に、炭化珪素層１０ａの表面に第２の開口部３２ａを有する第２のマスク材３２を形成する（図４４）。第２のマスク材３２は、例えば、絶縁体である。第２のマスク材３２は、例えば、酸化シリコンである。
第２のマスク材３２の形成は、図４４に示すように、第１のマスク材３１の第１の開口部３１ａの側壁に側壁材を形成することにより行う。側壁材は、例えば、側壁材となる絶縁膜の堆積と、異方性エッチングにより形成できる。第１のマスク材３１の第１の開口部３１ａの側壁に形成される側壁材は、第１の側壁材の一例である。
側壁材が第２のマスク材３２となる。側壁材により形成される開口部が第２の開口部３２ａとなる。第２の開口部３２ａの第１の方向の両端部（図４４中のＥ１）は、第１の炭素領域１９ａの第１の方向の両端部（図４４中のＥ２）より内側に位置する。
次に、第１のマスク材３１及び第２のマスク材３２をイオン注入マスクとして用いて、アルミニウムを炭化珪素層１０ａに注入する第２のイオン注入を行う（図４５）。第２のイオン注入により第１のｐ型領域５３ａが形成される。第２のイオン注入で注入されるアルミニウムは、第１の不純物の一例である。第１のｐ型領域５３ａは、第１の不純物領域の一例である。
第２のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第２のイオン注入は、例えば、炭化珪素層１０ａの温度が１０００℃以上１３００℃以下の状態で行う。
次に、第１のマスク材３１及び第２のマスク材３２を除去する。第１のマスク材３１及び第２のマスク材３２は、例えば、ウェットエッチングにより除去する。
次に、熱処理を行う（図４６）。熱処理は、例えば、１６００℃以上２０００℃以下で行う。熱処理は、非酸化性雰囲気で行う。熱処理は、例えば、不活性ガス雰囲気で行う。熱処理は、例えば、アルゴンガス雰囲気で行う。
熱処理により、炭化珪素層１０ａの中にイオン注入されたアルミニウムが活性化される。熱処理は、アルミニウムの活性化アニールである。また、熱処理により、炭化珪素層１０ａへの炭素イオン注入により形成された格子間炭素が、炭化珪素層１０ａの中の炭素空孔を埋める。また、熱処理により、イオン注入により炭化珪素層１０ａに形成された欠陥が修復される。なお、熱処理の前に炭化珪素層１０ａの上に炭素層を形成することで、熱処理の際の炭化珪素層１０ａの表面荒れを抑制できる。炭素層は熱処理の後にアッシングにより除去する。
次に、炭化珪素層１０ａの上に、ｎ型の第１の炭化珪素膜１０ｂを形成する（図４７）。第１の炭化珪素膜１０ｂは、エピタキシャル成長法を用いて形成する。
次に、第１の炭化珪素膜１０ｂの表面に第３の開口部３３ａを有する第３のマスク材３３を形成する（図４８）。第３のマスク材３３は、例えば、絶縁体である。第３のマスク材３３は、例えば、酸化シリコンである。
次に、第３のマスク材３３をイオン注入マスクとして用いて、炭素（Ｃ）を第１の炭化珪素膜１０ｂに注入する第３のイオン注入を行う（図４９）。第３のイオン注入により第２の炭素領域１９ｂが形成される。
第３のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第３のイオン注入は、例えば、第１の炭化珪素膜１０ｂの温度が１０００℃以上１３００℃以下の状態で行う。
次に、第１の炭化珪素膜１０ｂの表面に第４の開口部３４ａを有する第４のマスク材３４を形成する（図５０）。第４のマスク材３４は、例えば、絶縁体である。第４のマスク材３４は、例えば、酸化シリコンである。
第４のマスク材３４の形成は、図５０に示すように、第３のマスク材３３の第３の開口部３３ａの側壁に側壁材を形成することにより行う。側壁材は、例えば、側壁材となる絶縁膜の堆積と、異方性エッチングにより形成できる。第３のマスク材３３の第３の開口部３３ａの側壁に形成される側壁材は、第２の側壁材の一例である。
側壁材が第４のマスク材３４となる。側壁材により形成される開口部が第４の開口部３４ａとなる。第４の開口部３４ａの第１の方向の両端部（図５０中のＥ１）は、第２の炭素領域１９ｂの第１の方向の両端部（図５０中のＥ２）より内側に位置する。
次に、第３のマスク材３３及び第４のマスク材３４をイオン注入マスクとして用いて、アルミニウムを第１の炭化珪素膜１０ｂに注入する第４のイオン注入を行う（図５１）。第４のイオン注入により第２のｐ型領域５３ｂが形成される。第２のｐ型領域５３ｂは、第１のｐ型領域５３ａに接する。第４のイオン注入により注入されるアルミニウムは、第２の不純物の一例である。第１の不純物と第２の不純物は同一導電形である。第２のｐ型領域５３ｂは、第２の不純物領域の一例である。
第４のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第４のイオン注入は、例えば、第１の炭化珪素膜１０ｂの温度が１０００℃以上１３００℃以下の状態で行う。
次に、第３のマスク材３３及び第４のマスク材３４を除去する。第３のマスク材３３及び第４のマスク材３４は、例えば、ウェットエッチングにより除去する。
次に、熱処理を行う（図５２）。熱処理は、例えば、１６００℃以上２０００℃以下で行う。熱処理は、非酸化性雰囲気で行う。熱処理は、例えば、不活性ガス雰囲気で行う。熱処理は、例えば、アルゴンガス雰囲気で行う。
熱処理により、第１の炭化珪素膜１０ｂの中にイオン注入されたアルミニウムが活性化される。熱処理は、アルミニウムの活性化アニールである。また、熱処理により、第１の炭化珪素膜１０ｂへの炭素イオン注入により形成された格子間炭素が、第１の炭化珪素膜１０ｂの中の炭素空孔を埋める。また、熱処理により、イオン注入により第１の炭化珪素膜１０ｂに形成された欠陥が修復される。なお、熱処理の前に第１の炭化珪素膜１０ｂの上に炭素層を形成することで、熱処理の際の第１の炭化珪素膜１０ｂの表面荒れを抑制できる。炭素層は熱処理の後にアッシングにより除去する。
次に、第１の炭化珪素膜１０ｂの上に、ｎ型の第２の炭化珪素膜１０ｃを形成する（図５３）。第２の炭化珪素膜１０ｃは、エピタキシャル成長法を用いて形成する。
次に、第２の炭化珪素膜１０ｃの表面に第５の開口部３５ａを有する第５のマスク材３５を形成する（図５４）。第５のマスク材３５は、例えば、絶縁体である。第５のマスク材３５は、例えば、酸化シリコンである。
次に、第５のマスク材３５をイオン注入マスクとして用いて、炭素（Ｃ）を第２の炭化珪素膜１０ｃに注入する第５のイオン注入を行う（図５５）。第５のイオン注入により第３の炭素領域１９ｃが形成される。
第５のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第５のイオン注入は、例えば、第２の炭化珪素膜１０ｃの温度が１０００℃以上１３００℃以下の状態で行う。
次に、第２の炭化珪素膜１０ｃの表面に第６の開口部３６ａを有する第６のマスク材３６を形成する（図５６）。第６のマスク材３６は、例えば、絶縁体である。第６のマスク材３６は、例えば、酸化シリコンである。
第６のマスク材３６の形成は、図５６に示すように、第５のマスク材３５の第５の開口部３５ａの側壁に側壁材を形成することにより行う。側壁材は、例えば、側壁材となる絶縁膜の堆積と、異方性エッチングにより形成できる。
側壁材が第６のマスク材３６となる。側壁材により形成される開口部が第６の開口部３６ａとなる。第６の開口部３６ａの第１の方向の両端部（図５６中のＥ１）は、第３の炭素領域１９ｃの第１の方向の両端部（図５６中のＥ２）より内側に位置する。
次に、第５のマスク材３５及び第６のマスク材３６をイオン注入マスクとして用いて、アルミニウムを第２の炭化珪素膜１０ｃに注入する第６のイオン注入を行う（図５７）。第６のイオン注入により第３のｐ型領域５３ｃが形成される。第３のｐ型領域５３ｃは、第２のｐ型領域５３ｂに接する。
第６のイオン注入は、例えば、１０００℃以上１３００℃以下の温度で行う。第６のイオン注入は、例えば、第２の炭化珪素膜１０ｃの温度が１０００℃以上１３００℃以下の状態で行う。
次に、第５のマスク材３５及び第６のマスク材３６を除去する。第５のマスク材３５及び第６のマスク材３６は、例えば、ウェットエッチングにより除去する。
次に、熱処理を行う（図５８）。熱処理は、例えば、１６００℃以上２０００℃以下で行う。熱処理は、非酸化性雰囲気で行う。熱処理は、例えば、不活性ガス雰囲気で行う。熱処理は、例えば、アルゴンガス雰囲気で行う。
熱処理により、第２の炭化珪素膜１０ｃの中にイオン注入されたアルミニウムが活性化される。熱処理は、アルミニウムの活性化アニールである。また、熱処理により、第２の炭化珪素膜１０ｃへの炭素イオン注入により形成された格子間炭素が、第２の炭化珪素膜１０ｃの中の炭素空孔を埋める。また、熱処理により、イオン注入により第２の炭化珪素膜１０ｃに形成された欠陥が修復される。なお、熱処理の前に第２の炭化珪素膜１０ｃの上に炭素層を形成することで、熱処理の際の第２の炭化珪素膜１０ｃの表面荒れを抑制できる。炭素層は熱処理の後にアッシングにより除去する。
次に、第２の炭化珪素膜１０ｃの上に、ｎ型の第３の炭化珪素膜１０ｄを形成する（図５９）。第３の炭化珪素膜１０ｄは、エピタキシャル成長法を用いて形成する。
次に、例えば、第２の実施形態の製造方法と同様の製造方法を用いて、ｐ型のウェル領域５４、ｎ＋型のソース領域５６、ｐ＋型のウェルコンタクト領域５８を第３の炭化珪素膜１０ｄに形成する。
その後、公知のプロセス技術を用いて、炭化珪素層１０の表面に、ゲート絶縁層４０、ゲート電極４２、層間絶縁膜４４、ソース電極４６を形成する。また、炭化珪素層１０の裏面にドレイン電極４８を形成する。
以上の製造方法により、図４０に示すＭＯＳＦＥＴ４００が製造される。
第４の実施形態の半導体装置の製造方法は、第１ないし第３の実施形態の半導体装置の製造方法と同様、不純物がイオン注入される範囲よりも広い範囲に炭素（Ｃ）をイオン注入により導入する。上記方法により、炭化珪素層中の炭素空孔密度が低減し、炭化珪素中にイオン注入した不純物の熱処理による拡散が抑制できる。
例えば、ＭＯＳＦＥＴ４００では、ピラー領域５３のｐ型不純物の横方向（第１の方向）の拡散が大きくなると、隣り合うピラー領域５３との間のドリフト領域５２の第１の方向の幅が小さくなる。ドリフト領域５２の第１の方向の幅が小さくなるとＭＯＳＦＥＴ４００のオン抵抗が増加する。このため、ＭＯＳＦＥＴ４００の微細化が困難となる。
第４の実施形態の半導体装置の製造方法によれば、ピラー領域５３のｐ型不純物の横方向（第１の方向）の拡散が抑制される。したがって、ＭＯＳＦＥＴ４００のドリフト領域５２の第１の方向の幅が小さくなることを抑制できる。よって、ＭＯＳＦＥＴ４００の微細化が実現できる。
以上、第４の実施形態の半導体装置の製造方法によれば、炭素のイオン注入により、不純物の熱処理による拡散を抑制できる。
なお、第１ないし第４の実施形態において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１ないし第４の実施形態において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
以上、第１ないし第４の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣなど、その他の結晶構造の炭化珪素に適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１０ｂ 第１の炭化珪素膜
１０ｃ 第２の炭化珪素膜
１１ トレンチ
１９ 炭素領域（第1の炭素領域）
１９ａ 第1の炭素領域
１９ｂ 第２の炭素領域
２０ アノード領域（第１の不純物領域）
２２ キャリア拡散領域（第１の不純物領域）
３１ 第１のマスク材
３１ａ 第１の開口部
３２ 第２のマスク材
３２ａ 第２の開口部
３３ 第３のマスク材
３３ａ 第３の開口部
３４ 第４のマスク材
３４ａ 第４の開口部
５４ ウェル領域（第１の不純物領域）
５３ａ 第１のｐ型領域（第１の不純物領域）
５３ｂ 第２のｐ型領域（第２の不純物領域）
５６ ソース領域（第１の不純物領域）
５８ ウェルコンタクト領域（第１の不純物領域）
１００ ＭＰＳダイオード（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）

Claims (15)

  1. 炭化珪素層の表面に第１の開口部を有する第１のマスク材を形成し、
    前記第１のマスク材をマスクに炭素（Ｃ）を前記炭化珪素層に注入して第１の炭素領域を形成する第１のイオン注入を行い、
    前記炭化珪素層の前記表面に、前記表面に平行な第１の方向の両端部が、前記第１の炭素領域の前記第１の方向の両端部より内側に位置する第２の開口部を有する第２のマスク材を形成し、
    前記第２のマスク材をマスクに第１の不純物を前記炭化珪素層に注入して第１の不純物領域を形成する第２のイオン注入を行い、
    １６００℃以上の熱処理を行う、半導体装置の製造方法。
  2. 前記第１の炭素領域の深さは、前記第１の不純物領域の深さより深い、請求項１記載の半導体装置の製造方法。
  3. 前記第１のイオン注入は１０００℃以上の温度で行う、請求項１又は請求項２記載の半導体装置の製造方法。
  4. 前記第２のイオン注入は１０００℃以上の温度で行う、請求項１又は請求項２いずれか一項記載の半導体装置の製造方法。
  5. 前記第１のイオン注入で注入される前記炭素の前記炭化珪素層の中の最大濃度は、前記第２のイオン注入で注入される前記第１の不純物の前記炭化珪素層の中の最大濃度よりも高い、請求項１又は請求項２記載の半導体装置の製造方法。
  6. 前記第１のイオン注入で注入される前記炭素のドーズ量は、前記第２のイオン注入で注入される前記第１の不純物のドーズ量の１０倍以上である、請求項１又は請求項２記載の半導体装置の製造方法。
  7. 前記第１のイオン注入で注入される前記炭素の前記炭化珪素層の表面の濃度は、１×１０１５ｃｍ－３以上である、請求項１又は請求項２記載の半導体装置の製造方法。
  8. 前記熱処理の温度は１８５０℃以上である、請求項１又は請求項２記載の半導体装置の製造方法。
  9. 前記第２のマスク材の形成は、前記第１の開口部の側壁に第１の側壁材を形成することにより行う請求項１記載の半導体装置の製造方法。
  10. 前記第２のイオン注入の前に、前記第２のマスク材をマスクに炭素をイオン注入する第３のイオン注入を行う、請求項１又は請求項２記載の半導体装置の製造方法。
  11. 前記第１の不純物は、アルミニウム（Ａｌ）、窒素（Ｎ）、又はリン（Ｐ）である、請求項１又は請求項２記載の半導体装置の製造方法。
  12. 前記第２のイオン注入の後に、前記第２の開口部の側壁に第２の側壁材を形成することにより第３の開口部を有する第３のマスク材を形成し、
    前記第３のマスク材をマスクに、前記炭化珪素層にトレンチを形成する、請求項９記載の半導体装置の製造方法。
  13. 前記第１の不純物は、窒素（Ｎ）又はリン（Ｐ）である、請求項１２記載の半導体装置の製造方法。
  14. 前記第２のイオン注入の後に、前記第２のマスク材を除去し、
    前記炭化珪素層の上にエピタキシャル成長法を用いて第１の炭化珪素膜を形成し、
    前記第１の炭化珪素膜の上に第３の開口部を有する第３のマスク材を形成し、
    前記第３のマスク材をマスクに、炭素（Ｃ）を前記第１の炭化珪素膜に注入して第２の炭素領域を形成する第３のイオン注入を行い、
    前記第３のイオン注入の後に、前記第３の開口部の側壁に第２の側壁材を形成することにより第４の開口部を有する第４のマスク材を形成し、
    前記第４のマスク材をマスクに、前記第１の不純物と同一導電形の第２の不純物を前記第１の炭化珪素膜に注入して前記第１の不純物領域に接する第２の不純物領域を形成する第４のイオン注入を行い、
    前記炭化珪素層の上にエピタキシャル成長法を用いて第２の炭化珪素膜を形成する、請求項９記載の半導体装置の製造方法。
  15. 前記第１の不純物及び前記第２の不純物は、アルミニウム（Ａｌ）である請求項１４記載の半導体装置の製造方法。
JP2022107884A 2022-03-22 2022-07-04 半導体装置の製造方法 Pending JP2023140254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/929,419 US20230307236A1 (en) 2022-03-22 2022-09-02 Method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022045395 2022-03-22
JP2022045395 2022-03-22

Publications (1)

Publication Number Publication Date
JP2023140254A true JP2023140254A (ja) 2023-10-04

Family

ID=88204976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022107884A Pending JP2023140254A (ja) 2022-03-22 2022-07-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2023140254A (ja)

Similar Documents

Publication Publication Date Title
US10217858B2 (en) Semiconductor device and method of manufacturing semiconductor device
US9059284B2 (en) Semiconductor device
US8624264B2 (en) Semiconductor device with low resistance SiC-metal contact
US8658503B2 (en) Semiconductor device and method of fabricating the same
US9673288B2 (en) Silicon carbide semiconductor device including conductivity layer in trench
US8436397B2 (en) Semiconductor device including normally-off type junction transistor and method of manufacturing the same
US11600701B2 (en) Semiconductor component having a SiC semiconductor body
JP5102411B2 (ja) 半導体装置およびその製造方法
US10418445B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
JP5628462B1 (ja) 半導体装置およびその製造方法
JP5995347B2 (ja) ＳｉＣ半導体装置及びその製造方法
JP6802454B2 (ja) 半導体装置およびその製造方法
US10707306B2 (en) Semiconductor device and method of manufacturing the same
JP2017152488A (ja) 化合物半導体装置の製造方法および化合物半導体装置
JPWO2017179102A1 (ja) 半導体装置
US20130065382A1 (en) Method of manufacturing silicon carbide semiconductor device
JP5646569B2 (ja) 半導体装置
JP2012064741A (ja) 半導体装置およびその製造方法
KR102100863B1 (ko) SiC MOSFET 전력 반도체 소자
JP4049095B2 (ja) 半導体装置及びその製造方法
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
JP5028749B2 (ja) 半導体装置の製造方法
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
JP2023140254A (ja) 半導体装置の製造方法
JP2017147471A (ja) 半導体装置