KR20180124459A - 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법 - Google Patents

반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법 Download PDF

Info

Publication number
KR20180124459A
KR20180124459A KR1020170058996A KR20170058996A KR20180124459A KR 20180124459 A KR20180124459 A KR 20180124459A KR 1020170058996 A KR1020170058996 A KR 1020170058996A KR 20170058996 A KR20170058996 A KR 20170058996A KR 20180124459 A KR20180124459 A KR 20180124459A
Authority
KR
South Korea
Prior art keywords
ohmic contact
nickel
silicon carbide
metal
titanium
Prior art date
Application number
KR1020170058996A
Other languages
English (en)
Inventor
나문경
강인호
김상철
문정현
방욱
석오균
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020170058996A priority Critical patent/KR20180124459A/ko
Priority to PCT/KR2018/005411 priority patent/WO2018208112A1/ko
Publication of KR20180124459A publication Critical patent/KR20180124459A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/043—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]

Abstract

본 발명은, 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법에 있어서, 탄화규소 기판 상부에 니켈층을 적층하는 단계와; 상기 니켈층의 상부에 티타늄층을 적층하는 단계와; 열처리를 통해 니켈/티타늄 오믹접촉을 형성하는 단계를 포함하는 것을 기술적 요지로 한다. 이에 의해 본 발명의 오믹접촉은 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지는 효과를 얻을 수 있다.

Description

반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법 {Ohmic contact and ohmic contact between semiconductor and metal and method for forming the same}
본 발명은 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법에 관한 것으로, 더욱 상세하게는 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지는 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법에 관한 것이다.
반도체 소자(semiconductor device)는 반도체-절연체, 반도체-금속 등과 같이 다양한 접촉을 가지고 있으며, 이때 각 성분들은 모두 접촉 저항을 가지고 있다. 특히 반도체-금속에서 반도체와 금속간의 접촉은 쇼트키접촉(schottky contact)과 오믹접촉(ohmic contact)으로 나누어진다. 여기서 오믹접촉이 형성되는 영역은 저항이 낮고, 전류의 손실이 최소화 되어야 하는 영역이며, 또한 접합계면의 안정성이 확보되어야 하는 영역이어야 한다. 오믹접촉 형성은 반도체의 도핑 농도, 금속 종류 및 열처리 공정 등 다양한 공정 조건에 따라 그 특성에 영향을 받게 된다. 그 중 탄화규소(silicon carbide, SiC)의 오믹접촉은 주로 니켈(Ni) 금속을 증착하여 고온 열처리를 통해 오믹접촉을 형성한다.
오믹접촉이 형성되는 곳은 반도체-금속 간의 접촉영역으로 접촉 저항이 낮아야 하는 곳이다. 탄화규소에서 오믹접촉이 형성되는 곳은 수직소자에서는 탄화규소의 기판 영역이 금속과 접촉하는 곳이다. 탄화규소의 기판은 농도가 높은 영역으로 접촉금속을 증착하여 열처리 후 오믹접촉을 형성한다. 수직소자의 에피택셜 층에 오믹접촉이 형성되는 곳은 도펀트를 주입하여 농도를 높인 영역이다. 탄화규소에 도펀트를 주입하기 위해서는 고에너지로 이온을 주입하게 되는데, 그 에너지에 따라 도펀트의 주입 깊이가 결정된다. 탄화규소의 높은 원자간 결합력으로 인해 도펀트를 깊게 주입하는 것은 다른 반도체에 비해 어렵다. 이온 주입 영역에 오믹 접촉을 형성하기 위하여 접촉 금속을 증착 후 열처리를 하게 되면 이온 주입이 된 탄화규소 영역이 소모되게 된다. 그러므로 오믹접촉은 균일하게 형성하되 최대한 얇게 형성하도록 하여 탄화규소의 소모량을 감소시켜야 한다.
니켈 금속으로 이루어진 오믹접촉의 경우 낮은 n-타입(n-type)의 접촉저항을 가질 뿐 아니라, n-타입과 p-타입의 오믹접촉을 동시에 형성할 수 있어 반도체 소자의 제조 공정을 단순화할 수 있는 장점을 가지고 있다. 이와 같은 니켈 금속을 포함하는 오믹접촉은 종래의 경우 탄화규소 기판의 상부에 니켈의 오믹접촉인 탄화규소(SiC)/니켈(Ni) 구조로 이루어져 있는데, 이와 같은 구조로 오믹접촉이 형성될 경우 오믹접촉의 저항을 감소시키는 주 구성인 니켈실리사이드(nickel silicide, NixSiy)가 형성된다. 하지만 니켈은 카본(C)가 반응하지 않고 실리콘(Si)과 반응하여 니켈실리사이드가 형성됨에 의해 카본이 잔존하게 되고, 카본은 서로 뭉쳐 카본 클러스터(carbon cluster)를 형성하게 된다. 즉 니켈이 탄화규소의 실리콘과 급격한 반응으로 인하여 카본 클러스터가 형성되고, 이러한 급격한 니켈실리사이드 형성 및 카본 클러스터 형성에 의해 불균일하며 불연속적인 계면을 형성하게 된다. 불균일 및 불연속적인 계면이 탄화규소 기판과 니켈 오믹접촉 사이에 형성될 경우 저항의 증가 요인이 될 뿐 아니라 장기적으로 반도체 소자의 성능을 저하시키는 원인이 되며, 제작된 소자를 패키지할 시 탈착되는 문제를 유발한다.
또한, 종래기술 '대한민국특허청 등록특허 제10-0650992호 니켈을 포함하는 금속층으로 n-형 오믹 전극을 형성한 질화물 발광 다이오드'의 실시예 1과 같이 탄화규소로 이루어진 기판의 상부에 티타늄(Ti)/니켈(Ni)/금(Au)의 순서로 오믹접촉이 형성되는 기술이 알려져 있다. 하지만 탄화규소는 니켈과 우수한 반응성을 보이기 때문에 오믹접촉이 용이하게 형성된다는 장점이 있는 반면에, 탄화규소에 먼저 티타늄을 적층시킬 경우 티타늄은 주로 니켈이 아닌 티타늄의 상부에 증착된 금속의 접착력을 향상시키는 용도로 증착이 된다. 티타늄은 주로 p-타입의 오믹접촉을 향상시키는 금속이다. 특히 탄화규소와 니켈 사이에 티타늄이 적층되면 티타늄을 뚫고 니켈이 탄화규소와 접촉하기는 하지만 티타늄의 두께에 따라 니켈실리사이드의 형성이 영향을 받게 된다. 티타늄이 얇을 시에는 그 증착 효과를 얻기 어려우며, 두꺼울 때는 니켈실리사이드 층이 효율적으로 형성되기 어렵다는 문제점이 있다. 이를 해결하기 위해 탄화규소의 오믹접촉에 대한 많은 연구가 진행되어 왔다. 즉 균일한 오믹접촉 계면 형성이 반도체 소자의 신뢰성 향상에 중요한 부분이다.
대한민국특허청 등록특허 제10-0650992호
따라서 본 발명의 목적은, 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지는 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법을 제공하는 것이다.
상기한 목적은, 탄화규소 기판 상부에 니켈층을 적층하는 단계와; 상기 니켈층의 상부에 티타늄층을 적층하는 단계와; 열처리를 통해 니켈/티타늄 오믹접촉을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉 형성방법에 의해서 달성된다.
여기서, 상기 니켈층은 상기 티타늄층의 2 내지 150배의 두께로 이루어지며, 상기 열처리는 900 내지 1100℃에서 이루어지는 것이 바람직하다.
상기한 목적은 또한, 탄화규소로 이루어진 상기 반도체의 상부에 적층되는 니켈층과; 상기 니켈층에 순차적으로 적층되는 티타늄층을 포함하며, 상기 티타늄층의 상부에 상기 금속이 적층되는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉에 의해서도 달성된다.
여기서, 상기 금속은 양극(anode), 음극(cathode), 드레인(drain) 또는 소스(source)인 것이 바람직하다.
상술한 본 발명의 구성에 따르면, 본 발명의 오믹접촉은 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지는 효과를 얻을 수 있다.
도 1은 종래기술 및 본 발명의 실시예에 따른 반도체와 금속 사이에 형성되는 오믹접촉의 단면도이고,
도 2는 오믹접촉이 형성되는 다양한 소자를 나타내는 단면도이고,
도 3은 종래기술에 따른 니켈 오믹접촉의 TEM 사진이고,
도 4는 본 발명의 실시예에 따른 오믹접촉 형성방법의 순서도이고,
도 5 및 도 6은 종래기술 및 본 발명의 실시예에 따른 오믹접촉의 TEM 사진이고,
도 7은 본 발명의 실시예에 따른 오믹접촉의 전압-전류를 나타낸 그래프이다.
이하 본 발명의 실시예에 따른 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법을 도면을 통해 상세히 설명한다.
종래의 오믹접촉은 도 1a에 도시된 바와 같이 탄화규소로 이루어진 반도체의 상부에 티타늄층과 니켈층이 순차적으로 적층되며, 니켈층 상부에 금속이 적층되는 구조로 이루어졌다. 이에 비해 본 발명의 경우 탄화규소로 이루어진 반도체의 상부에 니켈층과 티타늄층이 순차적으로 적층되며, 티타늄층 상부에 금속이 적층되는 구조로 이루어지게 된다.
도 2에 도시된 바와 같이 오믹접촉은 다양한 소자에 적용 가능한데, 각 소자 구조에서 검정과 흰색으로 패턴이 형성된 부분이 오믹접촉에 해당한다. 도 2a는 쇼트키 배리어 다이오드(schottky barrier diode, SBD)를 나타낸 것으로, 탄화규소와 탄화규소의 하부에 배치되는 음극(cathode) 사이에 오믹접촉이 형성된다. 도 2b는 핀 다이오드(PiN diode)를 나타낸 것으로, 탄화규소와 음극 사이 및 탄화규소와 양극(anode) 사이에 오믹접촉이 형성된다. 도 2c는 DMOSFET(double-implanted metal-oxide-semiconductor field effect transistor)를 나타낸 것이고 도 2d는 UMOSFET(U-shaped MOSFET 또는 trench MOSFET)를 나타낸 것으로, 탄화규소와 소스(source) 사이에 오믹접촉이 형성된다. 즉 금속은 양극(anode), 음극(cathode), 드레인(drain) 또는 소스(source)인 것이 바람직하다.
반도체 소자의 오믹접촉은 낮은 접촉 저항 뿐 아니라 안정한 구조로 형성되어야 한다. 탄화규소(SiC)의 오믹접촉은 주로 니켈(Ni) 금속으로 증착하여 고온 열처리를 통해 형성된다. 이러한 니켈 오믹접촉은 낮은 접촉 비저항을 가진다는 장점은 있으나, 불균일하며 비연속적인 계면을 형성한다는 단점이 있다. 또한 반응 부산물로 남게 되는 카본(carbon, C) 또는 카본 클러스터(carbon cluster)가 저항을 높이거나, 기계적 특성을 저하시키는 요인으로 보고되고 있다. 또한 니켈실리사이드(nickel silicide, NixSiy)의 장기신뢰성에 문제가 있다는 결과들이 보고되고 있다. 실제 니켈 금속만을 이용하여 탄화규소 상부에 오믹접촉을 형성한 경우는 도 3의 니켈 금속을 이용한 오믹접촉 후의 단면 TEM 사진을 통해 확인할 수 있다. 도 3에 도시된 바와 같이 형성된 오믹접촉이 계면이 불균일할 뿐 아니라 금속과 탄화규소가 직접 접촉한 곳도 있다. 이를 해결하기 위해 본 발명에서는 티타늄(Ti) 금속을 오믹접촉에 적용한다.
오믹접촉 형성 방법으로는 도 4에 도시된 바와 같이 먼저, 탄화규소의 상부에 니켈층을 적층한다(S1). 탄화규소 기판을 준비하고 탄화규소 상부에 니켈층을 스퍼터링을 통해 적층한다. 그 다음 니켈층의 상부에 티타늄층을 적층한다(S2). 다중층으로 이루어진 오믹접촉을 형성하기 위해 니켈층 상부에 티타늄층을 적층한다. 이때 티타늄층은 1nm 이상의 두께를 가지는 것이 바람직하며, 최대 두께는 니켈층보다 얇은 것이 바람직하다. 즉 니켈층은 티타늄층보다 두껍게 이루어지며, 이러한 니켈층은 티타늄층의 2 내지 150배의 두께로 이루어지는 것이 바람직하다. 그 다음 열처리를 통해 니켈/티타늄 오믹접촉을 형성한다(S3). 900 내지 1100℃에서 열처리를 통해 니켈/티타늄 오믹접촉을 형성하고, 최종적으로 탄화규소/니켈/티타늄 구조를 얻게 된다.
이와 같이 탄화규소 기판의 상부에 순차적으로 니켈층 및 티타늄층을 형성하게 되면, 니켈층이 탄화규소 기판과 원활하게 반응하여 오믹접촉을 형성하고, 반응 후의 잔여 카본은 티타늄층과 반응하게 된다. 니켈이 먼저 탄화규소에 증착된 니켈/티타늄이 탄화규소와 반응을 한 것은 형성된 니켈실리사이드를 통해 확인할 수 있다. 티타늄/니켈 오믹접촉에서는 니켈이 티타늄을 통해 탄화규소와 반응함에 따라 티타늄층 아래에 니켈실리사이드가 형성되고, 티타늄층 상부에도 일부 니켈실리사이드가 형성되어 두 층의 니켈실리사이드가 형성된다. 티타늄층의 경우 티타늄층을 통한 확산이나 티타늄층 하단에서의 균일한 니켈실리사이드 형성을 하며, 균일한 계면을 형성하도록 티타늄 금속이 배리어층 역할을 한다. 또한 오믹접촉은 패드 금속의 증착 시 접착력을 향상시키며, 니켈 금속만을 이용하여 형성한 오믹접촉과 접촉 비저항이 유사하거나 약간 더 낮은 값을 나타낼 수 있다.
이하에서는 본 발명의 실시예를 좀 더 상세하게 설명한다.
<실시예>
탄화규소와 금속 간에 오믹접촉 다이오드 제작을 위한 n-타입의 4H-탄화규소는 에피층의 농도가 1×1015cm-3이고, 두께가 10㎛인 에피 웨이퍼(epitaxial wafer)를 사용하였다. 고농도로 도핑된 n-타입 영역을 형성하기 전에 웨이퍼 전체에 알루미늄(Al) 이온을 주입하여 전체를 p-타입이 되도록 하였다. 그리고 질소(N) 이온을 주입하여 1.0×1020cm-3의 고농도 도핑 n-타입 영역을 형성하였다. 이온 주입은 탄화규소의 기판 온도 500℃에서 주입하였으며, 주입된 이온의 활성화를 위해 1700℃, 아르곤(Ar) 가스 분위기에서 1시간 동안 열처리를 하였다. 활성화 열처리 후 희생산화를 1175℃에서 2시간 동안 진행한 후, BOE(buffer oxide etchant)를 이용하여 산화막을 제거하였다. 오믹접촉 형성 전에 전기적 절연을 위하여 오믹접촉이 형성되는 부분을 제외한 탄화규소 영역을 약 1㎛ 깊이로 산화막 마스크를 이용하여 에칭을 하였다.
오믹접촉을 형성하기 위해 종래기술에 따른 오믹접촉인 티타늄(Ti, 10nm)/니켈(Ni, 20nm)을 탄화규소의 상부에 순차적으로 형성하여 탄화규소(SiC)/티타늄(Ti)/니켈(Ni)을 형성하였다. 또한 본 발명에 따른 오믹접촉인 니켈(Ni, 20nm)/티타늄(Ti, 10nm)을 탄화규소의 상부에 순차적으로 형성하여 탄화규소(SiC)/니켈(Ni)/티타늄(Ti)을 형성하였다. 이와 같이 탄화규소의 상부에 오믹접촉의 형성은 스퍼터 장비를 이용하여 증착하였다. 오믹접촉 금속 패턴 형성을 위해 포토레지스트로 패턴을 형성하여 습식 에칭을 하였다. 오믹접촉 형성을 위한 열처리는 RTA(rapid thermal annealing) 장비를 이용하여 950℃에서 90초간 열처리를 하였다. 그 다음 티타늄(Ti)/알루미늄(Al)을 전자빔증착기를 이용하여 증착하여 패드 금속을 형성하였다.
도 5 및 도 6은 열처리 후 오믹접촉의 TEM 사진이다. 도 5a 및 도 6a의 경우 종래기술에 따른 탄화규소/티타늄/니켈 순서로 오믹접촉이 형성된 것인데, 니켈이 티타늄을 뚫고 탄화규소와 만나 탄화규소와 티타늄 사이에 니켈실리사이드를 형성하며, 일부는 티타늄의 상부에 니켈 실리사이드 형성이 이루어지게 된다. 이에 비해 본 발명에 해당하는 도 5b 및 도 6b의 경우 탄화규소와 니켈이 직접적으로 접촉하고 있기 때문에 효율적으로 니켈실리사이드가 형성된다. 이는 도 6a와 도 6b의 니켈실리사이드 두께 비교를 통해 명확하게 확인가능하다. 특히 도 6a는 니켈실리사이드가 두 층으로 형성되는 데 비해 도 6b는 니켈실리사이드가 하나의 층으로 이루어져 있게 된다. 오믹접촉은 저항이 낮도록 얇은 층이 균일하게 형성되는 것이 유리한데, 니켈실리사이드가 두 층으로 이루어지게 되면 두 층 사이에 저항이 상대적으로 높은 티타늄카바이드가 형성되기 때문에 오믹접촉의 저항이 증가하게 된다는 단점이 있다.
또한 티타늄은 니켈실리사이드의 상부에서 남은 카본들과 반응하여 카본이 뭉쳐 카본 클러스터를 형성하는 것을 방지할 수 있으며, 이를 통해 종래기술과 같이 울퉁불퉁한 불균일 계면이 아닌 균일한 계면을 형성할 수 있다.
본 발명에 따른 탄화규소/니켈/티타늄 접촉의 전기적 특성을 확인해본 결과 도 7과 같이 오믹접촉이 형성된 것을 알 수 있다. 이를 종래기술과 비교해 볼 경우 종래기술에 따른 탄화규소/티타늄/니켈은 '대한민국특허청 등록특허 제10-0650992호'의 도 1 및 도 3에 도시된 전류-전압 특성 그래프에 도시된 바와 같이 직선이 아닌 곡선의 형태를 나타내는데, 이는 오믹접촉이 제대로 이루어지지 않았다는 것을 의미한다. 탄화규소는 니켈과 우수한 반응성을 보이기 때문에 오믹접촉이 용이하게 형성된다는 장점이 있는 반면에, 탄화규소에 티타늄을 먼저 적층시킬 경우 반응성이 우수하지 못하여 오믹접촉이 제대로 형성되지 않는다. 이에 비해 본 발명의 경우에는 오믹접촉의 전기적 특성 그래프가 직선으로 이루어져 있음을 확인할 수 있는데, 직선으로 이루어진다는 것은 전류를 걸었을 때 전압이 비례하게 나온다는 것을 말하며 이는 즉 오믹접촉 특성이 우수하다는 것을 의미한다.
이와 같은 본 발명의 오믹접촉은, 탄화규소와 우수한 반응성을 통해 니켈실리사이드의 형성이 용이하며, 카본 클러스터의 형성이 방지되어 균일한 계면을 가지며, 이를 통해 우수한 오믹접촉 특성을 나타내게 된다.

Claims (5)

  1. 반도체와 금속 사이에 형성되는 오믹접촉 형성방법에 있어서,
    탄화규소 기판 상부에 니켈층을 적층하는 단계와;
    상기 니켈층의 상부에 티타늄층을 적층하는 단계와;
    열처리를 통해 니켈/티타늄 오믹접촉을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉 형성방법.
  2. 제 1항에 있어서,
    상기 니켈층은 상기 티타늄층의 2 내지 150배의 두께로 이루어지는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉 형성방법.
  3. 제 1항에 있어서,
    상기 열처리는 900 내지 1100℃에서 이루어지는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉 형성방법.
  4. 반도체와 금속 사이에 형성되는 오믹접촉에 있어서,
    탄화규소로 이루어진 상기 반도체의 상부에 적층되는 니켈층과;
    상기 니켈층에 순차적으로 적층되는 티타늄층을 포함하며,
    상기 티타늄층의 상부에 상기 금속이 적층되는 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉.
  5. 제 4항에 있어서,
    상기 금속은 양극(anode), 음극(cathode), 드레인(drain) 또는 소스(source)인 것을 특징으로 하는 반도체와 금속 사이에 형성되는 오믹접촉.
KR1020170058996A 2017-05-12 2017-05-12 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법 KR20180124459A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170058996A KR20180124459A (ko) 2017-05-12 2017-05-12 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법
PCT/KR2018/005411 WO2018208112A1 (ko) 2017-05-12 2018-05-11 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170058996A KR20180124459A (ko) 2017-05-12 2017-05-12 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법

Publications (1)

Publication Number Publication Date
KR20180124459A true KR20180124459A (ko) 2018-11-21

Family

ID=64104848

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170058996A KR20180124459A (ko) 2017-05-12 2017-05-12 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법

Country Status (2)

Country Link
KR (1) KR20180124459A (ko)
WO (1) WO2018208112A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080777A1 (ko) 2018-10-18 2020-04-23 주식회사 엘지화학 배터리 셀 연결 구조 및 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501488B2 (ja) * 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
JP5458652B2 (ja) * 2008-06-02 2014-04-02 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6222771B2 (ja) * 2013-11-22 2017-11-01 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法
WO2015076128A1 (ja) * 2013-11-22 2015-05-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6160541B2 (ja) * 2014-03-31 2017-07-12 富士電機株式会社 炭化珪素半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020080777A1 (ko) 2018-10-18 2020-04-23 주식회사 엘지화학 배터리 셀 연결 구조 및 방법

Also Published As

Publication number Publication date
WO2018208112A1 (ko) 2018-11-15

Similar Documents

Publication Publication Date Title
US8487318B2 (en) Semiconductor device and manufacturing method thereof
JP6280796B2 (ja) ショットキーダイオードおよび高電子移動度トランジスタを備えた半導体デバイスの製造方法
US6531383B1 (en) Method for manufacturing a compound semiconductor device
US10103059B2 (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
US11063123B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
TWI521693B (zh) 蕭基能障二極體及其製造方法
US20130140630A1 (en) Trench schottky diode and manufacturing method thereof
JP2011192834A (ja) 半導体装置および半導体装置の製造方法
US20160276497A1 (en) Semiconductor device and manufacturing method thereof
JP5445899B2 (ja) ショットキーバリアダイオード
JP5526493B2 (ja) トレンチゲート型半導体装置およびその製造方法
TW200937631A (en) Semiconductor device and method for manufacturing semiconductor device
CN111081758B (zh) 降低导通电阻的SiC MPS结构及制备方法
US8802552B2 (en) Method for manufacturing semiconductor device
KR20180124459A (ko) 반도체와 금속 사이에 형성되는 오믹접촉 및 오믹접촉 형성방법
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US9653564B2 (en) Semiconductor device and method of manufacturing the same
JP5431756B2 (ja) Ｉｉｉ族窒化物半導体からなる半導体装置
US10734483B2 (en) Semiconductor device
JP7113985B2 (ja) 半導体素子及び半導体素子の製造方法
KR20200048785A (ko) 반도체와 금속 간의 박리 방지를 위한 열처리방법
KR101067938B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR20200016585A (ko) 실리콘카바이드 파워반도체 및 그 제조방법
CN117637810A (zh) 碳化硅基电子器件及其制造方法以及二极管
CN116544112A (zh) 晶体管制备方法及晶体管

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application