JP2018125520A - 炭化ケイ素上への金属接触層の形成及び金属接触構造を有する半導体デバイス - Google Patents

炭化ケイ素上への金属接触層の形成及び金属接触構造を有する半導体デバイス Download PDF

Info

Publication number
JP2018125520A
JP2018125520A JP2017241265A JP2017241265A JP2018125520A JP 2018125520 A JP2018125520 A JP 2018125520A JP 2017241265 A JP2017241265 A JP 2017241265A JP 2017241265 A JP2017241265 A JP 2017241265A JP 2018125520 A JP2018125520 A JP 2018125520A
Authority
JP
Japan
Prior art keywords
metal
layer
silicide
particles
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017241265A
Other languages
English (en)
Other versions
JP6571155B2 (ja
Inventor
ラヴィ ケシャブ ジョシ，
Keshav Joshi Ravi
ラヴィ ケシャブ ジョシ，
ロマン エステベ，
Esteve Romain
ロマン エステベ，
ローラント ラップ，
Rupp Roland
ローラント ラップ，
ロドリゲス， フランシスコ ハビエル サントス
javier santos rodriguez Francisco
ロドリゲス， フランシスコ ハビエル サントス
ゲラルト アネッグ，
Unegg Gerald
ゲラルト アネッグ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2018125520A publication Critical patent/JP2018125520A/ja
Application granted granted Critical
Publication of JP6571155B2 publication Critical patent/JP6571155B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】 炭化ケイ素上への金属接触層の形成及び金属接触構造を有する半導体デバイスを提供する。
【解決手段】 半導体デバイスは、炭化ケイ素をベースとする半導体ボディと、金属接触構造とを含む。シリサイド核と、シリサイド核の表面上の炭素被覆とを含む界面粒子は、半導体ボディと金属接触構造との間に直接形成される。界面粒子の隣接するものの間において、金属接触構造は、半導体ボディに直接隣接する。
【選択図】 図９

Description

炭化ケイ素（ＳｉＣ）をベースとする半導体デバイスは、炭化ケイ素の広いバンドギャップ、高い絶縁破壊電界、高い熱伝導率、化学的不活性、及び機械的硬度由来の利点を有する。ＳｉＣデバイスの大規模な導入をある程度妨げる障害の１つは、ＳｉＣと金属との間の金属界面であり、これは金属と他の半導体材料との間よりも複雑であり、これはＳｉＣへのオーミック接触の一部である。オーミック接触は、バイアス電圧がオーミック接触を横切るようにかけられる場合、半導体ボディ中のドープ領域への及びそれから金属端子への電荷キャリアのスムーズな流れを与える。オーミック接触は、典型的には少なくともその意図される用途の範囲内で直線的且つ対称的な電流電圧曲線を有する界面として定義される。炭化ケイ素中のドープされた領域へのオーミック接触は、典型的には金属シリサイドに基づく。シリサイド接触の質及び安定性は、シリサイド接触が形成されるプロセス条件、ドープされた炭化ケイ素領域中のドーピングレベル及びドーパントの種類、表面の粗さ、炭化ケイ素格子の多形、並びに炭化ケイ素領域の接触表面がケイ素原子（Ｓｉ面）及び炭素原子（Ｃ面）のいずれから形成されているかに大きく依存する。
コスト競争力があり、信頼性があり、容易に適用可能である、炭化ケイ素デバイスのためのオーミック接触が必要とされている。
本開示は、炭化ケイ素ボディの処理表面上に、シリサイド形成金属を含有する材料から開始層を形成することを含む、半導体デバイスを製造する方法に関する。開始層及び炭化ケイ素ボディの一部から界面粒子が形成され、これはシリサイド核と炭素被覆とを含む。界面粒子間では、処理表面の接触部分が露出される。金属接触層が処理表面の接触部分上に直接形成され、界面粒子は、金属接触層と炭化ケイ素ボディとの間に埋め込まれる。
本開示は、炭化ケイ素をベースとする半導体ボディと、金属接触構造とを含む半導体デバイスに更に関する。シリサイド核と、シリサイド核の表面上の炭素被覆とを含む界面粒子は、半導体ボディと金属接触構造との間に直接存在する。界面粒子の隣接するものの間において、金属接触構造は、半導体ボディに直接隣接している。
追加的な実施形態は従属項に記載されている。当業者であれば以降の詳細な説明を読み、添付の図面を見ることで、追加的な特徴及び利点を認識するであろう。
添付の図面は、本発明の更なる理解を提供するために含まれており、本明細書に組み込まれ、本明細書の一部を構成する。図面は本発明の実施形態を図示し、本明細書と共に本発明の原理を説明する役割を果たす。本発明の他の実施形態及び意図される利点は、以降の詳細な説明を参照することによってより理解されることから、容易に評価されるであろう。
炭化ケイ素ボディ上に不完全な開始層を形成した後の、ある実施形態によるシリサイド核を有する界面粒子を含む接触構造を有する半導体デバイスを製造する方法を図示するための、炭化ケイ素基材の一部の概略垂直断面図である。 界面粒子形成後の図１Ａの炭化ケイ素基材部分の概略垂直断面図である。 界面粒子を被覆し、界面粒子間で炭化ケイ素ボディに直接隣接する金属接触層を形成した後の図１Ｂの炭化ケイ素基材部分の概略垂直断面図である。 マトリックス金属及び金属粒子を含む前駆体構造を形成した後に金属粒子を埋め込んでいるマトリックス材料を除去することによる開始層の形成に関する実施形態の、界面粒子を含む接触構造を有する半導体デバイスを製造する方法を図示するための、炭化ケイ素基材の一部の概略垂直断面図である。 マトリックス材料を除去した後の、図２Ａの炭化ケイ素基材部分の概略垂直断面図である。 界面粒子を形成した後の、図２Ｂの炭化ケイ素基材部分の概略垂直断面図である。 溶液を塗布した後の溶液からの開始層の形成に関する実施形態による、界面粒子を含む接触構造を有する半導体デバイスを製造する方法を図示するための、炭化ケイ素基材の一部の概略垂直断面図である。 図３Ａの溶液の溶質から開始層を形成した後の、図３Ａの炭化ケイ素基材部分の概略垂直断面図である。 界面粒子を形成した後の、図３Ｂの炭化ケイ素基材部分の概略垂直断面図である。 ある実施形態による、複数の不規則に分布している孤立した部分を含む開始層で被覆されている炭化ケイ素ボディの表面処理の一部の概略平面図である。 別の実施形態による、複数の不規則に分布している孔を含む連続的な開始層で被覆されている炭化ケイ素ボディの処理表面の一部の概略平面図である。 追加的な実施形態による、複数の規則的に配置されている孤立した部分を含む開始層で被覆されている炭化ケイ素ボディの処理表面の一部の概略平面図である。 追加的な実施形態による、完全な開始層で被覆されている炭化ケイ素ボディの一部の概略断面図である。 不規則な形状の界面粒子に関する実施形態による半導体デバイスの一部の概略垂直平面図である。 球状の界面粒子関する実施形態による半導体デバイスの一部の概略垂直平面図である。 平らな界面粒子に関する実施形態による半導体デバイスの一部の概略垂直平面図である。 ある実施形態による、界面粒子を含む裏側がメタライゼーションされている半導体デバイスの概略垂直断面図である。 ある実施形態による、界面粒子を含む表側がメタライゼーションされている半導体デバイスの一部の概略垂直断面図である。 ある実施形態による、界面粒子を含む裏側がメタライゼーションされているパワー半導体ダイオードの概略垂直断面図である。 ある実施形態による、界面粒子を含む表側がメタライゼーションされているパワー半導体ダイオードの概略垂直断面図である。 ある実施形態による、界面粒子を含む裏側がメタライゼーションされているＩＧＦＥＴ（絶縁ゲート電界効果トランジスタ）の概略垂直断面図である。 非対称トランジスタセルに関するある実施形態による、界面粒子を含む裏側がメタライゼーションされているＩＧＦＥＴ（絶縁ゲート電界効果トランジスタ）の概略垂直断面図である。 追加的な実施形態による、界面粒子を含む裏側がメタライゼーションされているＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）の一部の概略垂直断面図である。 別の実施形態による、界面粒子を含むメタライゼーションされているＢＪＴ（バイポーラ接合トランジスタ）の一部の概略垂直断面図である。 別の実施形態による、界面粒子を含むメタライゼーションされているＪＦＥＴ（接合型電界効果トランジスタ）の一部の概略垂直断面図である。 デバイスの表側にキャリア箔を設けた後にニッケルオキシメート噴霧を使用する実施形態による、界面粒子を有する半導体デバイスを製造する方法を図示するための、炭化ケイ素ボディを含むウエハー複合体の一部の概略垂直断面図である。 デバイス裏側から炭化ケイ素ボディを凹ませた後の、図１３Ａのウエハー複合体の概略垂直断面図である。 デバイス裏側の処理表面上にニッケルオキシメートを塗布した後の、図１３Ｂのウエハー複合体の概略垂直断面図である。 キャリア箔を除去した後の、図１３Ｃのウエハー複合体の概略垂直断面図である。 ニッケルオキシメートを低温焼成した後の、図１３Ｄのウエハー複合体の概略垂直断面図である。 界面粒子をレーザーアニール形成した後の、図１３Ｅのウエハー複合体の概略垂直断面図である。 金属接触層の形成後の、図１３Ｆのウエハー複合体の概略垂直断面図である。
以降の詳細な説明では、添付の図面を参照する。これは、本明細書の一部を形成し、この中では本発明が実施され得る具体的な実施形態が図示の目的で示されている。他の実施形態も利用することができ、また本発明の範囲を逸脱することなく構造的又は論理的な変更形態がなされ得ることが理解されるべきである。例えば、ある実施形態のために図示又は説明されている特徴は、更に別の実施形態を得るために、別の実施形態で又は別の実施形態と組み合わせて使用することができる。本発明は、そのような修正形態及び変更形態を含むことが意図されている。実施例は特定の言葉を使用して説明されており、これは添付の請求項の範囲を限定するものとして解釈すべきではない。図面は縮尺通りではなく、例示の目的に過ぎない。特段の記載がない限り、対応する要素は異なる図面中で同じ参照符号によって示されている。
用語「有する」、「含有する」、「包含する」、「含む」等は開放的であり、用語は、述べられている構造、要素、又は特徴の存在を示すが、追加的な要素又は特徴を除外しない。文脈から明らかな別段の指示がない限り、冠詞「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」は、単数形だけでなく複数形も含むことが意図されている。
用語「電気的に接続された」は、例えば該当する要素間の直接的な接触などの電気的に接続されている要素間の永久的な低いオーミック接触、又は金属及び／若しくは高濃度にドープされた半導体材料による低いオーミック接触を表す。用語「電気的に連結された」には、信号の伝送に適した１つ以上の介在要素が、例えば第１の状態の低オーミック接触と第２の状態の高オーミック電気デカップリングとを一時的に与えるように制御可能な要素など、電気的に連結されている要素間にあり得ることが含まれる。
図は、ドーピングの型「ｎ」又は「ｐ」の次に「−」又は「＋」を示すことによって相対的なドーピング濃度を表している。例えば、「ｎ−」は、「ｎ」ドーピング領域のドーピング濃度よりも低いドーピング濃度を意味する一方、「ｎ＋」ドーピング領域は、「ｎ」ドーピング領域よりも高いドーピング濃度を有する。同じ相対ドーピング濃度のドーピング領域は、必ずしも同じ絶対ドーピング濃度を有さない。例えば、２つの異なる「ｎ」ドーピング領域は、同じ絶対ドーピング濃度を有していても異なる絶対ドーピング濃度を有し得る。
図１Ａ〜１Ｃは、単結晶炭化ケイ素ボディ７００中のドープされた接触領域７１０と、炭化ケイ素基材５９０のための金属接触層３４０との間にオーミック接触を形成する接触構造の形成に関する。
炭化ケイ素基材５９０は、例えば２Ｈ−ＳｉＣ（２Ｈ多形のＳｉＣ）、６Ｈ−ＳｉＣ、又は１５Ｒ−ＳｉＣなどに由来する、炭化ケイ素ボディ７００を有する予め前処理されたＳｉＣウエハーであり得る。ある実施形態によれば、炭化ケイ素は４Ｈ−多形（４Ｈ−ＳｉＣ）を有する。炭化ケイ素基材５９０は、炭化ケイ素ボディ７００の外側に又はその中に入り込んで追加的な導電構造及び／又は絶縁構造を含み得る。
炭化ケイ素ボディ７００は、第１の面の処理表面７０１と、反対側の第２の面の支持表面とを有する。図１Ａ及び全ての以降の図では、処理表面７０１は、平面であり得、又は第１の主結晶面によって形成される第１の表面区域と、第１の表面区域の方へ傾いており隣接する第１の表面区域と連結している第２の主結晶面によって形成される第２の表面区域とで互い違いであり得る。
平面状の処理表面７０１又は互い違いの処理表面７０１の平均平面の法線は垂直方向を定義し、平面状の処理表面７０１の平面方向又は互い違いの処理表面７０１の主面方向は水平方向である。
接触領域７１０は、処理表面７０１の一部に直接隣接し、炭化ケイ素ボディ７００中の逆にドープされた領域とｐｎ接合を形成し得、又は同じ導電型の追加的なドープされた領域と単極接合を形成し得る。接触領域７１０は、例えば１Ｅ１７ｃｍ−３〜１Ｅ２０ｃｍ−３の範囲などの少なくとも１Ｅ１７ｃｍ−３のドーパント濃度を有するｐ型又はｎ型であり得る。
シリサイド形成金属を含有する開始層３５０は、処理表面７０１上に形成される。開始層３５０の形成は、金属粒子を埋め込むマトリックス材料を含む前駆体構造を設けることと、その後、マトリックス材料を除去して金属粒子を開放することとを含み得、金属粒子は処理表面７０１の上に堆積される。別の実施形態によれば、開始層３５０の形成は、溶質として金属−有機化合物を含有する溶液を塗布し、その後、溶媒を少なくとも部分的に除去することを含み得る。
図１Ａは開始層３５０を示し、これは開始層３５０が完全に処理表面７０１を被覆するという意味で完全であり得、又はこれは開始層３５０が接触領域７１０によって形成される処理表面７０１区域を完全には被覆せずに未被覆の部分を露出したままにするという意味で不完全であり得る。
少なくとも完全な開始層３５０の場合、開始層３５０の材料及び構造は、例えば炭化ケイ素ボディ７００がシリサイドの形成のための熱処理を受ける場合などの追加的な処理中、開始層３５０が引き裂かれたり穴が開いたりしないように選択される。例えば、開始層３５０は、薄いアモルファス若しくはナノ結晶の層であり得、又は例えばナノロッド若しくはナノチューブなどのナノ粒子からの若しくはそれらを含有する薄層であり得る。熱処理は、熱処理中に処理表面７０１の接触部分７０６を露出させるように、開始層３５０の材料をある程度まで緻密化、凝集化、及び／又は再分配し得る。
不完全な開始層３５０の場合、１つ以上の開口７０５が開始層３５０に穴を開け、この場合、露出する処理表面７０１の少なくとも５％、例えば少なくとも１０％、又は２０％が残される。
不完全な開始層３５０は連続的であり得、この場合の開始層３５０は、開始層３５０に穴を開ける複数の開口７０５を有し、処理表面７０１の複数の別個の未被覆の部分を露出させる一続きの層である。開口７０５は、同じ断面領域を有していても異なる断面領域を有していてもよく、同じ形状を有していても異なる形状を有していてもよく、また規則的に配置されていても不規則に配置されていてもよい。
別の実施形態によれば、不完全な開始層３５０は、複数の孤立した区域３５６を含み得、この場合、ある１つの開口７０５は、処理表面７０１の連続的な未被覆の部分を露出させ、連続的な未被覆の部分は、開始層３５０の孤立した区域３５６を互いに分離する。孤立した区域３５６は、同じ断面領域を有していても異なる断面領域を有していてもよく、同じ形状を有していても異なる形状を有していてもよく、また規則的に配置されていても不規則に配置されていてもよい。
不完全な開始層３５０は、両方の実施形態の混成であり得、またそれぞれ複数の開口７０５を有する区域と、複数の孤立した区域３５６を有する区域との両方を含み得る。
開始層３５０中のシリサイド形成金属は、炭化ケイ素基材上にシリサイドを形成する、炭素溶解度が少ない任意の金属であり得る。例えば、シリサイド形成金属は、コバルト（Ｃｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、及びジルコニウム（Ｚｒ）の少なくとも１つであり得る。ある実施形態によれば、シリサイド形成金属はニッケル（Ｎｉ）であるか又はそれを含む。開始層３５０は、シリサイド形成金属を、単体形態で又は例えば金属酸化物としてなどの化合物の成分として含有し得る。
開始層３５０は、本質的にアモルファスであってもナノ結晶であってもよく、単粒又は粒のクラスターが孤立した区域３５６を形成し得る。別の実施形態によれば、開始層３５０は、例えばナノロッド又はナノチューブなどのナノ粒子から形成するか又はそれらを含有し得る。開始層３５０の最大の垂直方向の延びｄ０は、例えば５ｎｍ〜５００ｎｍの範囲などの２ｎｍ〜１μｍの範囲であり得る。
開始層３５０及び炭化ケイ素ボディ７００の隣接部分の熱処理は、炭化ケイ素格子からケイ素を放出させ、放出されたケイ素と開始層３５０のシリサイド形成金属とは、孤立したシリサイド核３０５を形成する。シリサイド核３０５中のケイ素原子の吸収によって炭化ケイ素格子から解放された残りの炭素は、ｓｐ２混成形態で析出し、シリサイド核３０５の表面に堆積する。シリサイド化及び炭素の析出は、開始層３５０の区域の直下及びそれに沿ってのみ生じる。
熱処理は、レーザー光線に露光された炭化ケイ素基材５９０の部分を選択的に５００℃〜１５００℃の範囲の温度まで加熱するレーザーアニールを含み得る。熱処理時間は加熱される温度次第であり、１５００℃での熱処理についての約１分から、５００℃での熱処理についての約６０分までの範囲であり得る。
図１Ｂは、シリサイド核３０５と過剰の炭素とから、処理表面７０１に沿って形成された界面粒子３００を示す。炭素はシリサイドの外に析出することから、シリサイド核３０５はほぼ完全に炭素を含まない。過剰の炭素は、シリサイド核３０５の露出表面上及び炭化ケイ素ボディ７００への界面で堆積し、完全に又は部分的にのみシリサイド核３０５を埋め込むシェルを形成し得る炭素被覆３０９を形成する。炭素被覆３０９は非連続的であっても連続的であってもよく、又はｓｐ２混成炭素の別々の凝集によって形成され得る。不完全な開始層３５０によって被覆されていないか、又は熱処理中に露出した処理表面７０１の区域では、シリサイド化は生じず、ＳｉＣ格子は無傷のままであり、炭素の析出は全く又はほとんど生じない。
界面粒子３００は接触領域７１０に部分的に埋め込まれ、部分的に処理表面７０１から突出し得る。界面粒子３００は、薄片状、粒状、平らな構造であり得、又は部分的又は完全に球状であり得る。
シリサイドは、Ｎｉ２Ｓｉ相を含有するニッケルシリサイド、コバルトジシリサイド（ＣｏＳｉ２）相を含有するコバルトシリサイド、タングステンジシリサイド（ＷＳｉ２）相を含有するタングステンシリサイド、タンタルジシリサイド（ＴａＳｉ２）相を含有するタンタルシリサイド、チタンジシリサイド（ＴｉＳｉ２）相を含有するチタンシリサイド、クロムジシリサイド（ＣｒＳｉ２）相を含有するクロムシリサイド、モリブデンジシリサイド（ＭｏＳｉ２）相を含有するモリブデンシリサイド、及び／又はジルコニウムジシリサイド（ＺｒＳｉ２）相を含有するジルコニウムシリサイドであり得る。
界面粒子３００及び／又は界面粒子３００の凝集体は、水平方向に互いに少なくとも部分的に離れており、その結果、界面粒子３００間又は界面粒子３００の凝集体間で処理表面７０１の連結部分７０６が露出している。連結部分７０６は、図１Ａに示されている開口７０５によって露出されている未被覆の部分に広く対応し得、又は界面粒子の形成中のみ露出され得る。対象の総面積に対する露出している連結部分７０６の面積割合は、少なくとも１０％、例えば少なくとも２０％であり得る。
界面粒子３００の炭素被覆３０９は、連続的又は不連続なグラファイト層としてｓｐ２混成形態の炭素を含み得、連続的な炭素被覆３０９はシリサイド核３０５を完全に又は一部のみを包み得る。
金属接触層３４０は、例えばスパッタリング、化学蒸着、又は電気めっきにより、処理表面７０１上に形成される。例えば、金属接触層３４０は、アルミニウム（Ａｌ）、銅（Ｃｕ）、アルミニウム銅合金（ＡｌＣｕ）、アルミニウムケイ素合金（ＡｌＳｉ）、アルミニウムケイ素銅合金（ＡｌＳｉＣｕ）、タングステン（Ｗ）、銀（Ａｇ）、チタン（Ｔｉ）、タンタル（Ｔａ）、及びバナジウム（Ｖ）の少なくとも１つから形成され得る。
図１Ｃは、金属接触層３４０が炭化ケイ素ボディ７００の接触領域７１０と界面粒子３００との両方と直接接触していることを示す。炭素被覆３０９は、金属接触層３４０とシリサイド核３０５との間、及び／又はシリサイド核３０５と炭化ケイ素ボディ７００との間のオーミック抵抗を低減する役割を果たし得る。他方で、金属接触層３４０と炭化ケイ素ボディ７００との間の炭素を含まない直接接合面は、金属接触層３４０と炭化ケイ素ボディ７００との間に安定且つ信頼性のある機械的な結合を付与する。
慣習的には、炭化ケイ素へのオーミック接触のための、炭化ケイ素表面を完全に被覆するスパッタリングされたニッケル層からの接触構造の形成は、典型的には炭化ケイ素格子から析出した過剰の炭素原子を、接触構造の完全に水平な断面に広がる平面状の金属界面に沿って、及び金属接触層の内部又は上に堆積させ、ここで、炭素原子が接合面上での金属の接着を低下させ、そのような接触構造の機械的安定性を弱める。金属の接着が低下すると、熱機械的な応力により、金属接触層は、下にある層から少なくとも部分的に剥離する場合がある。他方で、金属接触層の堆積前に析出炭素を除去することは複雑且つコストがかかる作業であり得る。
対照的に、本発明による接触構造では、金属接触層３４０は処理表面７０１の連結部分７０６に直接隣接し、これは完全に又は少なくとも高度に炭素堆積をなくす。連結部分７０６に炭素の堆積がないことにより、金属接触層３４０と炭化ケイ素ボディ７００との間に信頼性のある安定な機械的連結が生じる。更に、接触構造は、接触領域７１０と金属接触層３４０との間の全体のオーミック抵抗の低減に寄与し得る界面粒子３００の炭素被覆３０９からも利益を享受し得る。
図２Ａ〜図２Ｃは、主に物理的な処理であり得る処理によって非連続的な開始層３５０を形成するプロセスを表す。
マトリックス材料３８１と、マトリックス材料３８１に埋め込まれているか又は付着している金属粒子３８５とを含有する前駆体構造３８０は、例えば回転塗布法、噴霧コーティング、印刷、浸漬、ダンピング、又は接着結合などにより、処理表面７０１上に形成される。
図２Ａは、処理表面７０１上の前駆体構造３８０を示す。前駆体構造３８０は、懸濁液であってもスラリーであってもよく、この中のマトリックス材料３８１は、金属粒子３８５がその中に浮遊している液体である。別の実施形態によれば、マトリックス材料３８１は、例えば分解可能な及び気化可能な樹脂などの固体であり得る。追加的な実施形態によれば、前駆体構造３８０はキャリアテープを含み得、接着剤がキャリアテープの接着表面に金属粒子３８５を結合させ、接着表面は処理表面７０１上に接着結合される。
金属粒子３８５は、単体金属由来であっても、例えば金属酸化物などの金属化合物由来でもあってよい。金属粒子３８５は、例えば球状、粒状、及び／又は薄片状であり得る。金属粒子３８５の体積はほぼ同じであり得、又は少なくとも１桁だけ異なり得る。前駆体構造３８０の垂直方向の延びｖ１は、１００ｎｍ〜数百マイクロメートルの範囲であり得る。
固体のマトリックス材料３８１の場合、金属粒子３８５は前駆体構造３８０の完全な垂直方向の延びｖ１にわたって前駆体構造３８０中で不規則に分布し得、又は処理表面７０１と平行な前駆体構造３８０の接着表面に沿って所定のパターンで規則的に配置され得る。
マトリックス材料３８１は除去され得る。例えば、接着結合されたキャリアテープの場合、接着結合は、熱処理によって又は適切な照射（例えば、紫外光）への曝露によって部分的又は完全にゆるみ得、キャリアテープは剥がされる。別の実施形態によれば、熱処理によってマトリックス材料３８１が除去されて金属粒子３８５が開放される。
図２Ｂは、処理表面７０１上に堆積された金属粒子３８５を示す。同じ又は追加的な熱処理により金属粒子３８５がシリサイド化され、図２Ｃに示されている孤立した界面粒子３００が形成される。
熱処理は二段階熱処理であり得、その場合、最初の部分的な熱処理がマトリックス材料３８１を蒸発させるか、又は分解させてから分解生成物を気化する。２番目の部分的な熱処理は、第１の部分的な熱処理中に解放され処理表面７０１上に堆積された金属粒子３８５から孤立した界面粒子３００を形成する。別の実施形態によれば、同じ熱処理がマトリックス材料３８１を蒸発又は分解及び気化させ、堆積された金属粒子３８５をシリサイド化する。その後、金属層が堆積されることで、図１Ｃに関連して述べたような接触構造が形成され得る。
図３Ａ〜図３Ｃは、金属−有機前駆体材料から不完全な開始層３５０を形成するための化学的プロセスを含む方法に関する。
溶媒３９１と溶質３９５とを含有する溶液３９０は、処理表面７０１の上に堆積される。溶媒３９１は、例えば酸性水素原子がない有機極性非プロトン性溶媒又は有機非プロトン性溶媒などの有機溶媒であり得る。溶液３９０の沸点は、約５０℃〜２００℃、例えば６０℃〜１００℃の範囲である。溶媒は、例えばＤＭＦ（ジメチルホルムアミド）、ＤＭＳＯ（ジメチルスルホキシド）、メタノール、エタノール、２−メトキシエタノール、又はイソプロパノールであり得る。
溶質３９５は、中心金属原子又は金属イオンと、少なくとも１つの有機配位子とを含有する金属錯体であり得る。中心金属原子又はイオンは、タングステン、バナジウム、ニッケル、チタン、スズ、亜鉛、コバルト、又は鉄などのシリサイド形成金属由来である。
有機配位子は、例えば２−ヒドロキシイミノアルカノエート又は２−アルコキシイミノアルカノエートなどのオキシメート配位子であり得、この中のアルカノエートは、例えばエタノエート、プロパノエート、又はブタノエートなどのＣ２〜Ｃ８のアルカノエートであり得る。アルコキシ基は、例えばメチル又はエチルなどのＣ１〜Ｃ４アルコキシ基であり得る。ある実施形態によれば、オキシメート配位子は、式（１）で示される構造を有し得る。
式（１）中、Ｒ１は、水素及びＣ１〜Ｃ４アルキル（例えば、メチル及びエチル）からなる群から選択される。Ｒ２は、水素、Ｃ１〜Ｃ６アルキル、Ｃ６〜Ｃ１４アリール、及びＣ６〜Ｃ１４アルキルアリールからなる群から選択される。中心金属原子又はイオンは、窒素及び負にイオン化されている酸素イオンを介して結合／配位される。配位子の数は中心金属原子又はイオン次第であり、これは例えば２個又は３個であり得る。ある実施形態によれば、Ｒ２はメチル、エチル、フェニル、及びベンジルから選択され得る。別の実施形態によれば、配位子は（１）の配位子であり、式中のＲ１とＲ２との両方がメチルであり、例えばメトキシイミノプロパノエートである。溶液３９０の金属錯体部分は溶液の０．１重量％〜１０重量％の範囲であり得る。
溶液３９０は、例えばスピンコーティング、浸漬コーティング、噴霧コーティング、溶液コーティング、インクジェット印刷、スクリーン印刷、又はパッド印刷によって塗布され得る。
溶液３９０は、例えばそれを超えると金属錯体が分解する温度よりも低い温度で熱処理することにより、塗布後且つ金属錯体の分解前に焼かれ得る。
図３Ａは、オキシメート配位子を含有し、溶媒３９１中に溶解している、溶質３９５の一部として金属イオンを含有する溶液３９０を示す。
熱処理により、金属錯体が例えば金属酸化物などの金属化合物へ分解し、金属化合物が金属シリサイドへ変換される。例えば、１５０℃超且つ２５０℃未満の中程度の温度での第１の部分的な熱処理によって金属錯体が分解して、孤立した部分３５６を有する不完全な開始層３５０を形成し、第２の部分的な熱処理によって不完全な開始層３５０の孤立した部分３５６から孤立した界面粒子３００が形成される。
別の実施形態によれば、単一の熱処理により、液体の又は乾燥した前駆体溶液３９０から界面粒子３００が直接形成され得る。
ある実施形態によれば、溶液３９０は、アルコールをベースとする溶媒を含み、金属−有機前駆体はニッケルオキシメートを含む。前駆体溶液が処理表面７０１上にスピンコーティング又は噴霧され、不活性雰囲気中において約２５０℃で熱処理されることでニッケルオキシメートがニッケル酸化物の不完全な及び非連続的な開始層３５０へ分解される。有機物部分は気体の副生成物の形態で放出される。
図３Ｂは開始層３５０を示し、これは本質的にアモルファスであっても、非常に微細なナノ結晶であっても、又は両方の組み合わせであってもよい。ニッケル酸化物は１つの顆粒を形成し、これは対象の領域の処理表面７０１を完全に覆うことができるか、又は処理表面７０１の露出されている未被覆の部分を残すことができる孤立した部分３５６を形成する。
追加的な熱処理により、開始層３５０のニッケル酸化物及び炭化ケイ素ボディ７００の直接隣接する部分から、例えばニッケルシリサイドなどのシリサイドが形成される。
図３Ｃに示されているように、シリサイドは、処理表面７０１の開始層３５０が存在し、熱処理中に露出されなかった部分のみでシリサイド核３０５の形態をとる。
図４Ａ〜４Ｃは、上述の方法のいずれかによって形成された様々な開始層３５０の平面図を示す。
図４Ａでは、不完全な開始層３５０は、複数の孤立した部分３５６を含み、その形状はほぼ円形であり得る。開始層３５０の孤立した部分３５６は、処理表面７０１の連続的な１つの部分である未被覆の部分を露出したままにする。
図４Ｂでは、不完全な開始層３５０が、処理表面７０１の未被覆の部分を露出させる孤立した開口７０５を有する不規則な格子を形成している。
図４Ｃは、開始層３５０の規則的に配置されている孤立した部分３５６を示し、これは、例えば接着テープで金属粒子３８５を剥がすことによって形成され得、この中で金属粒子３８５は、例えば金属粒子３８５が充填されているマイクログルーブを有するモールド中など、適切な手段によって予め配置され得る。
図４Ｄは、目の粗い結晶又はナノ粒子を含む完全な開始層３５０を示し、この中の開始層３５０は処理表面７０１を完全に被覆し得る。開始層３５０の材料、構造、及び厚さは、例えばシリサイド化のための熱処理などの適切な処理中、開始層３５０の材料が緻密化及び／又は再配置され、処理表面７０１の連結部分７０６が露出するように選択される。
図５Ａ〜図５Ｃは、半導体デバイス５００の接触構造を示し、この中の接触構造は、金属接触構造３０２とドープされた領域１８０との間の界面に埋め込まれている界面粒子３００を含み、これは炭化ケイ素の半導体ボディ１００中に形成される。界面粒子３００は、半導体ボディ１００の第１の表面１０１から金属接触構造３０２中へ突出し得、及び／又は半導体ボディ１００中へ延び得る。
図５Ａでは、界面粒子３００は不規則な形状をしており、体積に関して大幅に異なる。炭素被覆３０９は、シリサイド核３０５を部分的にのみ包む。炭素被覆３０９は、金属接触構造３０２とシリサイド核３０５との間の界面に沿った部分及びシリサイド核３０５と半導体ボディ１００との間の界面に沿った部分に存在していなくてもよい。１つの界面粒子３００が隣接する界面粒子３００から完全に隔離され得、又は直接隣接する界面粒子３００のクラスター又は凝集体を形成し得る。
図５Ｂでは、界面粒子３００は主にほぼ球形を有しており、大きさが異なり得る。
図５Ｃは、異なる水平方向の延びを有しほぼ同じ垂直方向の延びを有する平らな界面粒子３００についての例を示す。
金属接触層３４０と上述したような界面粒子３００とから形成される接触構造は、例えばパワー半導体ダイオード及びパワー半導体スイッチなど（ＪＦＥＴ（接合型電界効果トランジスタ）、ＩＧＦＥＴ（絶縁ゲート電界効果トランジスタ）、ＢＪＴ（バイポーラ接合トランジスタ）、及びＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）など）の様々な半導体デバイス５００で実施することができる。
図６Ａ及び６Ｂは、単結晶炭化ケイ素由来の半導体ボディ１００に基づく半導体デバイス５００に関する。半導体デバイス５００は、第１の表面１０１から第２の表面１０２への垂直なオン電流又は順電流を有するか、又はその逆であるパワー半導体であり得る。例えば、半導体デバイス５００は、例えばＪＦＥＴ、ＩＧＦＥＴ、ＢＪＴ、ＩＧＢＴ、サイリスタ、又は縦型パワー半導体ダイオード又はパワー半導体スイッチを含むＨＶ（高電圧）部に加えてＬＶ（低電圧）回路（例えば、短絡検知回路又は温度制回路など）を含む半導体デバイスなどのパワー半導体ダイオード、パワー半導体スイッチ、又は増幅器である。
半導体ボディ１００は、表側の平ら又は互い違いの第１の表面と、裏側の第２の表面１０２とを有する。第１の表面１０１に平行な方向は水平方向であり、第１の表面の法線は垂直方向を規定する。側面１０３は第１の表面１０１と第２の表面１０２とを接続する。側面１０３は垂直であり得、又は第１の表面１０１に直接隣接する垂直な区域を少なくとも含み得る。
半導体ボディ１００の水平断面積は、０．５ｍｍ２〜２ｍｍ２の範囲、例えば１ｍｍ２〜１ｃｍ２の範囲である。半導体ボディ１００の垂直方向の延びは５μｍ〜５００μｍの範囲、例えば５０μｍ〜２００μｍの範囲であり得る。
半導体ボディ１００は、第２の主構造１２０と共に第１のｐｎ接合ｐｎ１を形成するドープされた第１の主構造１３０を含み、第２の主構造１２０は第１の表面１０１と第１の主構造１３０との間で形成される。
第１の主構造１３０は、第２の表面１０２に直接隣接する高濃度にドープされた接触層１３９と、高濃度にドープされた接触層１３９と第２の主構造１２０との間の低濃度にドープされたドリフト部１３１とを含む。
第２の主構造１２０は、例えばパワー半導体ダイオードのアノード領域を形成し得、又は平行に電気的に接続されている電界効果若しくは接合トランジスタセルのボディ領域を含み得、又はバイポーラトランジスタのベース領域を含み得る。後者の場合、第２の主構造１２０は、第１の表面１０１とボディ又はベース領域との間に形成されるソースゾーン又はエミッタゾーンを含み得る。
第２の主構造１２０は、表側で第１の負荷電極３１０と電気的に接続され得る。ドープされた接触層１３９は、裏側で第２の表面１０２に直接隣接する第２の負荷電極３２０とオーミック接触を形成する。表側と裏側のオーミック接触の少なくとも１つは、金属接触構造３０２と半導体ボディ１００との間に埋め込まれている界面粒子３００を含み得る。
図６Ａでは、表側で第２の主構造１２０と電気的に接続されている第１の負荷電極３１０が、上述したような金属接触構造３０２と界面粒子３００とを含む。
図６Ｂでは、裏側で第１の主構造１３０と電気的に接続されている第２の負荷電極３２０が、上述したような金属接触構造３０２と界面粒子３００とを含む。図６Ａと６Ｂの実施形態が組み合わされ得る。
図７Ａ及び７Ｂでは、半導体デバイス５００はパワー半導体ダイオードである。第２の主構造１２０は、ｐ型アノードを形成するアノードウェル１２１を含む。第１の主構造１３０の接触層１３９はｎ型カソードを形成する。バッファ層１３８がドリフト部１３１と高濃度にドープされた接触層１３９との間に直接存在し得る（挟まれ得る）。
半導体ダイオードの第１の負荷電極３１０は、第１の表面１０１に直接隣接し、アノード端子Ａを形成し得、又はアノード端子Ａと電気的に接続又は連結され得る。カソード端子Ｋを形成するか、又はカソード端子Ｋと電気的に接続又は連結されている第２の負荷電極３２０は、高濃度にドープされた接触層１３９に直接隣接する。
図７Ａでは、第２の負荷電極３２０は、第２の表面１０２に沿って金属接触構造３０２と界面粒子３００とを含む。
図７Ｂでは、第１の負荷電極３１０は、第１の表面１０１の一部に沿って金属接触構造３０２と、金属接触構造３０２と半導体ボディ１００との間の界面に埋め込まれている界面粒子３００とを有する接触構造を形成する。
図８では、半導体デバイス５００は、表側で平行に電気的に接続されているトランジスタセルＴＣを含むＩＧＦＥＴである。第２の主構造１２０はトランジスタセルＴＣのボディゾーンを含み、ボディゾーンは、第１の主構造１３０と共に第１のｐｎ接合を形成し、ソースゾーン（第１の表面１０１とボディゾーンとの間に形成され、ボディゾーンはソースゾーンを第１の主構造１３０から隔てる）と共に第２のｐｎ接合を形成する。
トランジスタセルＴＣは、第１の表面１０１と平行に形成されている制御可能なチャネルと、第１の表面１０１上に形成されているゲート電極とを有する平面形状のトランジスタセルであり得、又は第１の表面１０１に垂直に延びる制御可能なチャネルと、第１の表面から半導体ボディ１００中へ延びるトレンチゲート構造とを有する縦型トランジスタセルであり得る。
トランジスタセルＴＣのボディゾーン及びソースゾーンを含む第２の主構造は、第１の負荷電極３１０と電気的に接続されており、第１の負荷電極３１０はソース端子Ｓを形成し得、又はソース端子Ｓと電気的に接続又は連結され得る。トランジスタセルＴＣのゲート電極は、ゲート端子Ｇを形成しているか、又はゲート端子Ｇと電気的に接続又は連結され得る制御電極３３０と電気的に接続されている。裏面の第２の負荷電極３２０は、ドレイン端子Ｄを形成し得、又はドレイン端子Ｄと電気的に接続され得る。
第２の負荷電極３２０は、第２の表面１０２に沿って金属接触構造３０２と、金属接触構造３０２と半導体ボディ１００との間に埋め込まれている界面粒子３００とを含み得る。
図９は、炭化ケイ素、より詳しくは例えば２Ｈ−ＳｉＣ、６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ、又は４Ｈ−ＳｉＣ由来の半導体ボディ１００を有するＩＧＦＥＴを示す。半導体ボディ１００の表側は、同一平面上の表面区域を含み得る第１の表面１０１を有する。第１の表面１０１は主結晶面と一致し得、又は主結晶面に対してオフ角αだけ傾き得、その絶対値は少なくとも２°且つ最大１２°、例えば約４°であり得る。
例示的な実施形態では、＜０００１＞結晶軸は、法線にα＞０のオフ角で傾いており、＜１１−２０＞結晶軸は、水平面に対してオフ角αで傾いている。＜１−１００＞結晶軸は、横断面に対して直交している。
第１の表面１０１は、互いに切り替わり、水平面に対してオフ角αで傾いている平行な第１の表面区域と、第１の表面に対して傾斜しており第１の表面区域と連結する第２の表面区域とを有してギザギザであり得、その結果、ギザギザの第１の表面の断面ラインがほぼ鋸歯状のラインである。
半導体ボディ１００の裏面では、対向する第２の表面１０２が第１０１と平行に延び得る。表側の第１の表面１０１と裏側の第２の表面１０２との間の距離は、ＩＧＦＥＴの名目阻止容量と関係する。第１及び第２の表面１０１、１０２間の半導体ボディ１００の総厚さは、数百ｎｍから数百μｍの範囲であり得る。第１の表面１０１の平均面に対する法線は垂直方向を規定し、第１の表面１０１の平均面に対して平行な方向は水平方向である。
トランジスタセルＴＣは、第１の表面１０１に沿って表側に形成される。第１の主構造１３０は、トランジスタセルＴＣを裏面の第２の表面から離す。第１の主構造１３０は、第２の表面１０２に直接隣接する高濃度にドープされた接触層１３９と、トランジスタセルＴＣと高濃度にドープされた接触層１３９との間の低濃度にドープされたドリフト部１３１とを含み得る。
高濃度にドープされた接触層１３９は、結晶インゴットから得られた基板部分であるか又は基板部分を含み得、第２の表面１０２に直接隣接する第２の負荷電極３２０とオーミック接触を形成する。高濃度にドープされた接触層１３９中の平均ドーパント濃度は、第２の負荷電極３２０とのオーミック接触を確実にするほどに十分に高い。
ドリフト部１３１は、高濃度にドープされた接触層１３９を含む基材部分の上にエピタキシーによる層成長で形成され得る。ドリフト部１３１中の平均の正味のドーパント濃度は、１Ｅ１５ｃｍ−３〜５Ｅ１６ｃｍ−３の範囲であり得る。第１の主構造１３０は、例えばフィールドストップゾーン、バリアゾーン、及び／又はドリフト部１３１の導電型の電流拡散ゾーン、又はカウンタードープ領域などの追加的なドープされた領域を含み得る。
ドリフト部１３１は高濃度にドープされた接触層１３９に直接隣接し得、又はドリフト部１３１との単極接合を形成するバッファ層がドリフト部１３１と高濃度にドープされた接触層１３９との間に直接存在し得、例えば、その場合のバッファ層の垂直方向の延びは１μｍであり得、バッファ層中の平均ドーパント濃度は３Ｅ１７ｃｍ−３〜１Ｅ１８ｃｍ−３の範囲であり得る。バッファ層は、第１の主構造１３０中の電場勾配を形作ることに寄与し得る。
トランジスタセルＴＣは、第１の表面１０１から半導体ボディ１００中に延びているトレンチゲート構造１５０に沿って向き得、その結果、半導体ボディ１００のメサ部は隣接するトレンチゲート構造１５０を隔てる。
横断面に直交する第１の水平方向に沿ったトレンチゲート構造１５０の長手方向の延びは、第１の水平方向と直交する第２の水平方向に沿った横方向の延びよりも大きい。トレンチゲート構造１５０は、トランジスタセル領域の一方の側から反対側まで延びる長いストリップ状であり得、その場合のトレンチゲート構造１５０の長さは最大数ミリメートルであり得る。別の実施形態によれば、複数の隔てられているトレンチゲート構造１５０は、トランジスタセル領域の片側から反対側まで延びるラインに沿って形成され得、又はトレンチゲート構造１５０は、グリッドのメッシュ内に形成されているメサ部１９０と共にグリッドを形成し得る。底部では、トレンチゲート構造１５０は丸みを帯び得る。
トレンチゲート構造１５０は等間隔に配置され得、等しい幅を有し得、規則的なパターンを形成し得、この場合、トレンチゲート構造１５０のピッチ（中心間の距離）は、１μｍ〜１０μｍ、例えば２μｍ〜５μｍの範囲であり得る。トレンチゲート構造１５０の垂直方向の延びは、０．３μｍ〜５μｍの範囲、例えば０．５μｍ〜２μｍの範囲であり得る。
トレンチゲート構造１５０は、第１の表面１０１に垂直であり得、又は第１の表面１０１までの距離の増加に伴い次第に細くなり得る。例えば、垂直方向に対するトレンチゲート構造１５０のテーパ角は、オフ角と同じであり得、又は２つの対向する長手方向のメサ側壁１９１、１９２の少なくとも第１の活性なメサ側壁１９１が、高い電荷キャリア移動度を有する主結晶面（例えば、｛１１−２０｝結晶面）によって形成されるように、±１°以下の角度でオフ角から外れ得る。第１の活性なメサ側壁１９１と対向している第２の不活性なメサ側壁１９２は、例えば４°以上、例えば約８°以上など、主結晶面に対してオフ角αの２倍だけ傾き得る。第１の活性なメサ側壁１９１と第２の不活性なメサ側壁１９２とは、中間メサ部１９０の対向する長手方向の側面であり、２つの異なる隣接するトレンチゲート構造１５０に直接隣接する。
トレンチゲート構造１５０は、導電性のゲート電極１５５を含み、このゲート電極１５５は、高濃度にドープされた多結晶シリコン層及び／又は金属含有層を含むか又はそれらからなり得る。ゲート電極１５５は、ゲート端子を形成しているか、又はゲート端子と電気的に接続又は連結されているゲートメタライゼーションと電気的に接続され得る。ゲート誘電体１５９は、少なくとも第１の活性なメサ側壁１９１に沿って半導体ボディ１００からゲート電極を隔てる。ゲート誘電体１５９は、ケイ素酸化物層１５３を含み得、又はそれからなり得る。
第２の主構造１２０は、メサ部１９０に形成されており表側に向いているソースゾーン１１０を含む。ソースゾーン１１０は、第１の表面１０１に直接隣接し得、またそれぞれのメサ部１９０の少なくとも第１の活性なメサ側壁１９１に直接隣接し得る。
第２の主構造１２０は、メサ部１９０中に形成されているボディ領域１２２を更に含み、この場合、ボディ領域１２２は、例えばドリフト部１３１からなどの第１の主構造１３０からソースゾーン１１０を隔てる。ボディ領域１２２は、第１の主構造１３０と共に第１のｐｎ接合ｐｎ１を形成し、ソースゾーン１１０と共に第２のｐｎ接合ｐｎ２を形成する。ボディ領域１２２の第１の部分は、第１の活性なメサ側壁１９１に直接隣接し、ボディ領域１２２の第２の部分は、第２の不活性なメサ側壁１９２に直接隣接し、この場合、第２の部分中のドーパント濃度は、第１の部分のドーパント濃度よりも大きくてもよい。ボディ領域１２２は、ボディ領域１２２の垂直方向の延びを局所的に増加させ、第２の不活性なメサ側壁１９２の方へ向いているトレンチゲート構造１５０の一部と重なっている遮蔽領域１２５を含み得る。
活性なメサ側壁１９１に沿ったボディ領域１２２の最小の延びは、トランジスタセルＴＣのチャネル長に対応し、０．２μｍ〜１．５μｍの範囲であり得る。
酸化ケイ素、窒化ケイ素、酸窒化ケイ素、ドーピングされているか若しくはドーピングされていないケイ素ガラス（例えば、ＢＳＧ（ホウケイ酸ガラス）、ＰＳＧ（リンケイ酸ガラス）、又はＢＰＳＧ（ホウリンケイ酸ガラス）由来の１つ以上の誘電体層を含み得る中間層誘電体２１０は、第１の負荷電極３１０からゲート電極１５５を隔離する。接触構造３１５は中間層誘電体２１０を通って延在し、ボディ領域１２２及びソースゾーン１１０と共に第１の負荷電極３１０と電気的に接触する。
第１の負荷電極３１０は、ソース端子Ｓを形成し得、又はソース端子Ｓと電気的に接続され得る。第２の表面１０２に直接隣接する第２の負荷電極３２０は、ドレイン端子Ｄを形成し得、又はドレイン端子Ｄと電気的に接続又は連結され得る。
ある実施形態によれば、トランジスタセルＴＣは、ｐ型にドープされたボディ領域１２２と、ｎ型にドープされたソースゾーン１１０と、ｎ型にドープされたドリフト部１３１とを有するｎ−チャネルＦＥＴセルである。別の実施形態によれば、トランジスタセルＴＣは、ｎ型にドープされたボディ領域１２２と、ｐ型にドープされたソースゾーン１１０と、ｐ型にドープされたドリフト部１３１とを有するｐ−チャネルＦＥＴセルである。
ゲート誘電体１５９は、ゲート電極１５５を有するボディ領域１２２の部分と容量結合している。ゲート電極１５５での電位がＩＧＦＥＴの閾値電圧を超えるか又は下回ると、ボディ領域１２２中の少数電荷キャリアがゲート誘電体１５９に沿って反転チャネルを形成する電場効果が生じ、この際、反転チャネルはソースゾーン１１０をドリフト部１３１と結合させ、ＩＧＦＥＴがオンになる。オン状態では、負荷電流は、第１及び第２の負荷電極３１０、３２０間の第１の活性なメサ側壁１９１にほぼ沿って半導体ボディ１００を流れる。
第１及び第２の負荷電極３１０、３２０の少なくとも１つは、第２の表面１０２に沿って金属接触構造３０２と、半導体ボディ１００とそれぞれの金属接触構造３０２との間に埋め込まれている界面粒子３００とを含む。
図１０の半導体デバイス５００は、第１の主構造１３０がドリフト部１３１の導電型と相補的な導電型を有する高濃度にドープされた接触層１３９を含み、コレクタ端子Ｃを形成しているか、又はコレクタ端子Ｃと電気的に接続されている第２の負荷電極３２０に直接隣接するＩＧＢＴである。ソースゾーン及び第２の主構造１２０のボディ領域１２２は、エミッタ端子Ｅを形成しているかエミッタ端子Ｅと電気的に接続され得る。
第２の負荷電極３２０は、第２の表面１０２に沿って金属接触構造３０２と、金属接触構造３０２と半導体ボディ１００との間に埋め込まれている界面粒子３００とを含み得る。
図１１の半導体デバイス５００は、ドリフトコレクタを形成する第１の主構造１３０を有するＢＪＴである。第２の主構造１２０は、第１の主構造１３０と共に第１のｐｎ接合ｐｎ１を、エミッタゾーン１１３と共に第２のｐｎ接合を形成するベース領域１２３を含む。第１の負荷電極３１０は、エミッタゾーン１１３に直接隣接し、エミッタ端子Ｅを形成するか又はエミッタ端子Ｅと電気的に接続されている。第２の負荷電極３２０は、第１の主構造１３０の高濃度にドープされた接触層１３９に直接隣接し、コレクタ端子Ｃを形成するか又はコレクタ端子Ｃと電気的に接続されている。
第１及び第２の負荷電極３１０、３２０の少なくとも１つは、金属接触構造３０２と、半導体ボディ１００と金属接触構造３０２との間で界面に沿って埋め込まれている界面粒子３００とを含む。更に、ベース領域１２３に直接隣接する制御電極３３０は、金属接触構造３０２と、半導体ボディ１００と金属接触構造３０２との間で界面に沿って埋め込まれている界面粒子３００とを含み得る。
図１２の半導体デバイス５００は、例えば上述したような６Ｈ−ＳｉＣ、１５Ｒ−ＳｉＣ、４Ｈ−ＳｉＣ、又は３Ｃ−ＳｉＣなどに由来する半導体ボディ１００に基づくＳｉＣ−ＪＦＥＴである。半導体ボディ１００は、互いに平行に電気的に接続されている複数のジャンクショントランジスタセルＪＴＣを含む。
各ジャンクショントランジスタセルＪＴＣは、半導体ボディ１００の表側で第１の表面に直接隣接し得る高濃度にドープされたソースゾーン１１０を含む。第１の負荷電極３１０は、ジャンクショントランジスタセルＪＴＣのソースゾーン１１０に直接隣接し、ソース端子Ｓを形成し得、又はソース端子Ｓと電気的に接続され得る。
第１の主構造１３０は、半導体ボディ１００の裏面で第２の表面に直接隣接する。第２の表面１０２に直接隣接する第２の負荷電極３２０は、ＳｉＣ ＪＦＥＴのドレイン端子Ｄを形成し得、又はドレイン端子Ｄと電気的に接続され得る。
第１の主構造１３０は、第１の表面１０１と第２の主構造１２０との間に形成されている第２の主構造１２０と共に第１のｐｎ接合ｐｎ１を形成する。第１の主構造１３０は、低濃度にドープされたドリフト部１３１を含み得、これは、第２の表面１０２に直接隣接し、第２の負荷電極３２０とオーミック接触を形成する高濃度にドープされた接触層１３９と共に単極接合を形成し得る。
第１の主構造１３０は、ソースゾーン１１０とドリフト部１３１を接続するチャネル領域１３３を更に含み、この中のチャネル領域１３３はソースゾーン１１０及びドリフト部１３１と同じ導電型を有し、チャネル領域１３３中の平均の正味のドーパント濃度は、ソースゾーン１１０中の平均の正味のドーパント濃度の最大１０％である。
第２の主構造１２０は、第１の表面１０１から半導体ボディ１００中へ延び得る高濃度にドープされたゲート領域１２４を含み得、又はそれからなり得る。ゲート領域１２４は、チャネル領域１３３と反対の導電型を有する。チャネル及びゲート領域１３３、１２４は、縦方向及び／又は横方向に沿って延びる第１のｐｎ接合ｐｎ１の部分を形成する。ＳｉＣ ＪＦＥＴのゲート端子Ｇと電気的に接続又は連結されている制御電極３３０は、ゲート領域１２４に直接隣接し得る。
ゲート領域１２４にかけられる電圧は、ゲート及びチャネル領域１２４、１３３間の第１のｐｎ接合ｐｎ１の垂直部分に沿って形成される空乏ゾーンの横方向の広がり、及び／又は第１のｐｎ接合ｐｎ１の水平部分に沿って形成される空乏ゾーンの縦方向の広がりを調節する。あるゲート電圧では、空乏ゾーンはチャネル領域１３３の完全な横断面積全体に延在し、空乏ゾーンはソースゾーン１１０とドリフト部１３１との間の電流の流れをピンチオフして抑制する。ＳｉＣ ＪＦＥＴは、制御端子Ｇとソース端子Ｓとの間に電圧がかけられないときに、ソースゾーン１１０とドリフト部１３１との間に電流の流れを有するノーマリーオン型のＪＦＥＴであり得る。
第１の主構造１３０は遮蔽領域１３６を更に含み得、これはゲート領域１２４の導電型を有しており、これはゲート領域１２４とドリフト部１３１との間のゲート領域１２４の垂直投像の一部に少なくとも形成される。遮蔽領域１３６は、チャネル領域１３３と共に第１の補助的なｐｎ接合ｐｎ１１を、ドリフト部１３１と共に第２の補助的なｐｎ接合ｐｎ１２を形成し、第２の表面１０２と平行に延びる横方向部分１３６ａを含み得る。遮蔽領域１３６の横方向部分１３６ａの垂直投像は、ゲート領域１２４の少なくとも４０％と重なり得る。
遮蔽領域１３６は、横方向部分１３６ａ及び第１の表面１０１に直接隣接する縦方向部分１３６ｂを含んでいても含んでいなくてもよい。遮蔽電極３６０は、遮蔽領域１３６に直接隣接し得る。遮蔽電極３６０は、第１の負荷電極３１０、制御電極３３０、又はＳｉＣ ＪＦＥＴの補助端子と電気的に接続又は連結され得る。ソースゾーン１１０の導電型の分離領域１３５は、ゲート領域１２４と遮蔽領域１３６を隔てる。
図１２に示されている実施形態によれば、隣接するジャンクショントランジスタセルＪＴＣは、これらの間の垂直な分離面ＶＳＰに対してこれらが対称であるように互いに直接隣接し得る。別の実施形態によれば、隣接するジャンクショントランジスタセルＪＴＣは、これらが同じ方向を向くように互いに直接隣接し得る。
第１及び第２の負荷電極３１０、３２０の少なくとも１つは、金属接触構造３０２と、半導体ボディ１００と金属接触構造３０２との間の界面に沿って埋め込まれている界面粒子３００とを含む。更に、制御電極３３０及び／又は遮蔽電極３６０は、金属接触構造３０２と、半導体ボディ１００と金属接触構造３０２との間の界面に沿って埋め込まれている界面粒子３００とを含み得る。
図１３Ａ〜１３Ｇは、デバイス裏側への上述した界面粒子３００を含む接触構造の形成に関する。
図１３Ａは、前処理された炭化ケイ素ウエハーである炭化ケイ素ボディ７００含むウエハー複合体９００を示す。炭化ケイ素ボディ７００のデバイス領域では、パワー半導体ダイオード、ＩＧＦＥＴ、ＪＦＥＴ、ＢＪＴ、又はＩＧＢＴなどのパワー半導体デバイスの表側の面に、例えば半導体ダイオード又はＪＦＥＴ、ＢＪＴ、ＩＧＦＥＴ、及びＩＧＢＴのトランジスタセルのアノード領域などの機能素子が形成される。炭化ケイ素ボディ７００のデバイス領域は、対応する数の半導体デバイスについての複数の半導体ボディ１００を形成する。各半導体ボディ１００の第１の表面１０１には、少なくとも第１の負荷電極３１０を含む第１のメタライゼーションが形成される。キャリア箔４００は、例えば第１の負荷電極３１０を含む第１のメタライゼーション上に接着結合などにより可逆的に取り付けられる。
図示の実施形態は、半導体ボディ１００の垂直方向の延びがその最終的な値まで減らされる前に半導体ボディ１００がエッチング工程によって分離される、ＤＢＧ（研削前ダイシング）プロセスに関する。ＤＢＧプロセスは、例えば、デバイス領域を分離する格子状のダイシング溝を形成するエッチング工程と、少なくとも部分的にダイシング溝を充填する分離構造４５０を形成するために補助的な材料でダイシング溝を少なくとも部分的に充填する充填工程とを含み得る。別の実施形態によれば、隣接する半導体ボディ１００は互いに直接隣接し得る。
炭化ケイ素ボディ７００は、その後、デバイス裏面から薄化される。例えば、研削工程、研磨工程、又は研削と研磨との組み合わせの工程により、炭化ケイ素ボディ７００の一部が取り除かれる。
図１３Ｂは、薄化された炭化ケイ素ボディ７００を示す。ウエハー複合体９００は、その後、裏返しにされ、炭化ケイ素ボディ７００の処理表面７０１上にニッケルオキシメートが噴霧され得、その場合、処理表面７０１は半導体ボディ１００の裏側で第２の表面１０２の一部（例えば、ＤＢＧ手法の場合、分離構造４５０の露出部分）を露出させる。例えば、約１０ｍｇのニッケルオキシメートが１０ｍｌのイソプロパノール中に溶解している溶液３９０の０．５ｍｌ〜５ｍｌが複数回に分けて処理表面７０１上に噴霧される。
図１３Ｃは、ニッケルオキシメート溶液３９０を含む前駆体構造３８０を示す。ニッケルオキシメート溶液３９０は、２５℃の周囲温度及び周囲圧力で固体であるか又は高粘度であり得る。キャリア箔４００は取り除かれ得る。
図１３Ｄは、キャリア箔４００を取り除いた後のウエハー複合体９００を示す。キャリア箔４００を取り除く前又は後に、ニッケルオキシメート溶液３９０を含有する前駆体構造３８０を焼成するために、ウエハー複合体９００に対して１５０℃〜２５０℃の範囲の温度で熱処理を行い得る。熱処理によって溶媒が気体状の分解生成物へ分解する。ニッケルオキシメートは、孤立した部分３５６を含む完全な又は不完全な及び非連続的な開始層３５０を形成し得る。
図１３Ｅは、処理表面７０１上の不完全な開始層３５０を示す。３．８Ｊｃｍ−２〜４．５Ｊｃｍ−２のエネルギー密度でのレーザーアニールにより、処理表面７０１に沿った炭化ケイ素ボディ７００の一部が加熱される。
図１３Ｆに示されているように、レーザーアニールにより、図１３Ｅの開始層３５０の孤立した部分３５６のニッケル酸化物が、シリサイド核３０５と炭素被覆３０９と含む界面粒子３００へ変換される。界面粒子３００は、半導体ボディ１００の第２の表面１０２に形成される。金属が堆積され得る。
図１３Ｇは、金属接触構造３０２と半導体ボディ１００との間に界面粒子３００を埋め込んでおり、炭化ケイ素ボディ７００の処理表面７０１上に連続的な金属層３１１を形成している金属接触構造３０２を示す。その後、例えばピックアップテープ上にウエハー複合体９００が接着され、その後、分離構造４５０が選択的に取り除かれることにより、半導体ボディ１００がシンギュレーションされ得る。
本明細書では、特定の実施形態を図示及び説明してきたが、本発明の範囲から逸脱することなく、図示及び説明されている特定の実施形態を様々な代替の及び／又は均等な実装形態によって置き換え得ることは当業者に理解されるであろう。本出願は、本明細書で論じられている特定の実施形態のあらゆる適合形態又は変形形態を網羅することが意図されている。したがって、本発明は請求項及びその均等物によってのみ限定されることが意図されている。
１００ 半導体ボディ
１０１ 第１の表面
１０２ 第２の表面
１０３ 側面
１１０ ソースゾーン
１１３ エミッタゾーン
１２０ 第２の主構造
１２１ アノードウェル
１２２ ボディ領域
１２３ ベース領域
１２４ ゲート領域
１２５ 遮蔽領域
１３０ 第１の主構造
１３１ ドリフト部
１３３ チャネル領域
１３５ 分離領域
１３６ 遮蔽領域
１３８ バッファ層
１３９ 接触層
１５０ トレンチゲート構造
１５３ ケイ素酸化物層
１５５ ゲート電極
１５９ ゲート誘電体
１８０ 領域
１９０ メサ部
１９１ メサ側壁
１９２ メサ側壁
２１０ 中間層誘電体
３００ 界面粒子
３０２ 金属接触構造
３０５ シリサイド核
３０９ 炭素被覆
３１０ 第１の負荷電極
３１１ 金属層
３１５ 接触構造
３２０ 第２の負荷電極
３３０ 制御電極
３４０ 金属接触層
３５０ 開始層
３５６ 区域
３６０ 遮蔽電極
３８０ 前駆体構造
３８１ マトリックス材料
３８５ 金属粒子
３９０ 溶液
３９１ 溶媒
３９５ 溶質
４００ キャリア箔
４５０ 分離構造
５００ 半導体デバイス
５９０ 炭化ケイ素基材
７００ 炭化ケイ素ボディ
７０１ 処理表面
７０５ 開口
７０６ 連結部分
７１０ 接触領域
９００ ウエハー複合体

Claims (22)

  1. 炭化ケイ素ボディの処理表面上に、シリサイド形成金属を含有する材料から開始層を形成すること；及び
    前記開始層及び前記炭化ケイ素ボディの一部から、シリサイド核と炭素被覆とを含む孤立した界面粒子を形成することであって、前記孤立した界面粒子間の前記処理表面の連結部分は露出される、形成すること
    を含む、半導体デバイスを製造する方法。
  2. 金属接触層を前記処理表面の前記連結部分上に直接形成することであって、前記界面粒子は、前記金属接触層と前記炭化ケイ素ボディとの間に埋め込まれる、形成することを更に含む、請求項１に記載の方法。
  3. 前記開始層は、前記処理表面の未被覆の部分を露出する少なくとも１つの開口を含む、請求項１又は２に記載の方法。
  4. 前記開始層は、前記処理表面を完全に被覆し、前記開始層の材料、構造、及び厚さは、前記界面粒子の前記形成中に前記連結部分を露出させるように選択される、請求項１〜３のいずれか一項に記載の方法。
  5. 前記シリサイド形成金属は、ニッケル、タングステン、バナジウム、チタン、コバルト、及び鉄の１つである、請求項１〜３のいずれか一項に記載の方法。
  6. 前記開始層は、金属、金属酸化物、及び金属−有機材料の少なくとも１つを含む、請求項１〜５のいずれか一項に記載の方法。
  7. 前記開始層は、前記シリサイド形成金属を含有する溶質を含む溶液の熱処理によって形成される、請求項１〜６のいずれか一項に記載の方法。
  8. 前記溶質は、中心金属原子と、少なくとも１つの有機配位子とを有する金属錯体を含有する金属化合物を含む、請求項７に記載の方法。
  9. 前記溶液は、ニッケルオキシメートを含有し、及び前記開始層は、ニッケル酸化物層である、請求項７又は８に記載の方法。
  10. 前記開始層は、金属粒子を含む、請求項１〜５のいずれか一項に記載の方法。
  11. 前記開始層は、前記金属粒子を含有するマトリックス材料を除去することによって形成される、請求項１０に記載の方法。
  12. 前記マトリックス材料は、液体であって、その中に前記金属粒子が分散されている液体であり、前記熱処理は、前記マトリックス材料を蒸発又は気化させる、請求項１１に記載の方法。
  13. 前記開始層の厚さは、５ｎｍ〜５００ｎｍの範囲である、請求項１〜１２のいずれか一項に記載の方法。
  14. 前記開始層は、アモルファス及びナノ結晶の少なくとも１つであるか、又はナノ粒子を含む、請求項１〜１３のいずれか一項に記載の方法。
  15. 前記界面粒子を形成することは、レーザーアニールを含む、請求項１〜１４のいずれか一項に記載の方法。
  16. 炭化ケイ素をベースとする半導体ボディ；
    金属接触構造；及び
    シリサイド核と、前記シリサイド核の表面上の炭素被覆とを含む界面粒子
    を含む半導体デバイスであって、前記界面粒子は、前記半導体ボディと前記金属接触構造との間に直接存在し、前記界面粒子の隣接するものの間において、前記金属接触構造は、前記半導体ボディに直接隣接している、半導体デバイス。
  17. シリサイドは、ニッケルシリサイド、タングステンシリサイド、バナジウムシリサイド、チタンシリサイド、コバルトシリサイド、及び鉄シリサイドの少なくとも１つである、請求項１６に記載の半導体デバイス。
  18. 前記界面粒子の平均粒径は、最大５００ｎｍである、請求項１６又は１７に記載の半導体デバイス。
  19. 前記炭素被覆は、グラファイトを含む、請求項１６〜１８のいずれか一項に記載の半導体デバイス。
  20. ドリフト部を含む第１の主構造であって、前記半導体ボディの第１の表面と前記第１の主構造との間の第２の主構造と共に第１のｐｎ接合を形成する第１の主構造を更に含む、請求項１６〜１９のいずれか一項に記載の半導体デバイス。
  21. 前記界面粒子は、前記第１の表面と対向する前記半導体ボディの第２の表面に沿って形成される、請求項２０に記載の半導体デバイス。
  22. 前記界面粒子は、前記第１の表面に沿って形成される、請求項２０又は２１に記載の半導体デバイス。
JP2017241265A 2016-12-20 2017-12-18 炭化ケイ素上への金属接触層の形成及び金属接触構造を有する半導体デバイス Expired - Fee Related JP6571155B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016125030.9 2016-12-20
DE102016125030.9A DE102016125030A1 (de) 2016-12-20 2016-12-20 Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur

Publications (2)

Publication Number Publication Date
JP2018125520A true JP2018125520A (ja) 2018-08-09
JP6571155B2 JP6571155B2 (ja) 2019-09-04

Family

ID=62250795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017241265A Expired - Fee Related JP6571155B2 (ja) 2016-12-20 2017-12-18 炭化ケイ素上への金属接触層の形成及び金属接触構造を有する半導体デバイス

Country Status (3)

Country Link
US (1) US10256097B2 (ja)
JP (1) JP6571155B2 (ja)
DE (1) DE102016125030A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020036048A (ja) * 2019-12-06 2020-03-05 ローム株式会社 ＳｉＣ半導体装置
JP2021064672A (ja) * 2019-10-11 2021-04-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP7505278B2 (ja) 2020-06-11 2024-06-25 富士電機株式会社 炭化珪素半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018115110B3 (de) 2018-06-22 2019-09-26 Infineon Technologies Ag Siliziumcarbid-halbleitervorrichtung
JP7155759B2 (ja) * 2018-08-27 2022-10-19 富士電機株式会社 半導体装置及び半導体装置の製造方法
US11282927B2 (en) * 2020-06-02 2022-03-22 Cree, Inc. Contact structures for semiconductor devices
JP2022125387A (ja) * 2021-02-17 2022-08-29 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211896A (ja) * 1994-01-19 1995-08-11 Sony Corp 下地との間の仕事関数が制御された複合膜及びその形成方法、並びにかかる複合膜を用いたｍｏｓ型トランジスタ及び配線構造
JP2010056437A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2013021786A1 (ja) * 2011-08-10 2013-02-14 三菱電機株式会社 半導体装置の製造方法
WO2015076128A1 (ja) * 2013-11-22 2015-05-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016009695A (ja) * 2014-06-23 2016-01-18 三菱電機株式会社 半導体装置の製造方法およびレーザーアニール装置
JP2016058657A (ja) * 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006050360B4 (de) * 2006-10-25 2014-05-15 Infineon Technologies Austria Ag Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
JP2014003253A (ja) * 2012-06-21 2014-01-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
US9190322B2 (en) * 2014-01-24 2015-11-17 Infineon Technologies Ag Method for producing a copper layer on a semiconductor body using a printing process
US9899325B2 (en) * 2014-08-07 2018-02-20 Infineon Technologies Ag Device and method for manufacturing a device with a barrier layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211896A (ja) * 1994-01-19 1995-08-11 Sony Corp 下地との間の仕事関数が制御された複合膜及びその形成方法、並びにかかる複合膜を用いたｍｏｓ型トランジスタ及び配線構造
JP2010056437A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2011054698A (ja) * 2009-09-01 2011-03-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2013021786A1 (ja) * 2011-08-10 2013-02-14 三菱電機株式会社 半導体装置の製造方法
WO2015076128A1 (ja) * 2013-11-22 2015-05-28 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016009695A (ja) * 2014-06-23 2016-01-18 三菱電機株式会社 半導体装置の製造方法およびレーザーアニール装置
JP2016058657A (ja) * 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021064672A (ja) * 2019-10-11 2021-04-22 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP7314758B2 (ja) 2019-10-11 2023-07-26 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2020036048A (ja) * 2019-12-06 2020-03-05 ローム株式会社 ＳｉＣ半導体装置
JP7129397B2 (ja) 2019-12-06 2022-09-01 ローム株式会社 ＳｉＣ半導体装置
JP7505278B2 (ja) 2020-06-11 2024-06-25 富士電機株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20180174840A1 (en) 2018-06-21
DE102016125030A1 (de) 2018-06-21
US10256097B2 (en) 2019-04-09
JP6571155B2 (ja) 2019-09-04

Similar Documents

Publication Publication Date Title
JP6571155B2 (ja) 炭化ケイ素上への金属接触層の形成及び金属接触構造を有する半導体デバイス
KR101054057B1 (ko) 니켈 게르마노실리사이드 게이트를 구비한 ｍｏｓｆｅｔ과 그 형성 방법
US6190985B1 (en) Practical way to remove heat from SOI devices
CN104247024B (zh) 碳化硅半导体器件
US9711599B2 (en) Wide bandgap high-density semiconductor switching device and manufacturing process thereof
US8766334B2 (en) Semiconductor device with low resistance gate electrode and method of manufacturing the same
JP4994261B2 (ja) 低減されたオン抵抗を有するダイオード、および関連する製造方法
US9129804B2 (en) Silicon carbide semiconductor device and method for manufacturing same
TW201044576A (en) Enhancement mode GaN HEMT device and method for fabricating the same
CN101548387A (zh) 碳化硅半导体元件及其制造方法
CA2829245C (en) Systems and methods for ohmic contacts in silicon carbide devices
CN104126219B (zh) SiC半导体器件及其制造方法
JP2009194127A (ja) 半導体装置およびその製造方法
CN104425599B (zh) 鳍式场效应晶体管及其形成方法
TW535293B (en) Structure of and method for producing double vertical channel thin film transistor (DVC TFT) CMOS
US11881512B2 (en) Method of manufacturing semiconductor device with silicon carbide body
CN104465765A (zh) 半导体装置及其制造方法
TW202044581A (zh) 形成單晶六方氮化硼層以及電晶體的方法
CN107919390A (zh) 基于wo3栅介质的金刚石场效应晶体管及制作方法
JPH0799169A (ja) 炭化けい素電子デバイスの製造方法
JP2015103630A (ja) 炭化珪素半導体装置の製造方法
JP2004288890A (ja) 炭化珪素半導体素子
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2017168673A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
US20220231148A1 (en) Method for manufacturing a power transistor, and power transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190807

R150 Certificate of patent or registration of utility model

Ref document number: 6571155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees