JP2004288890A - 炭化珪素半導体素子 - Google Patents
炭化珪素半導体素子 Download PDFInfo
- Publication number
- JP2004288890A JP2004288890A JP2003079371A JP2003079371A JP2004288890A JP 2004288890 A JP2004288890 A JP 2004288890A JP 2003079371 A JP2003079371 A JP 2003079371A JP 2003079371 A JP2003079371 A JP 2003079371A JP 2004288890 A JP2004288890 A JP 2004288890A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electrode
- film
- silicon carbide
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 64
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 46
- 239000002184 metal Substances 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 19
- 239000010410 layer Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000000137 annealing Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000002542 deteriorative effect Effects 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910000765 intermetallic Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000002244 precipitate Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- -1 Phospho Silicate Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/0485—Ohmic electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】コンタクト・アニールや熱負荷によって電極と接触するコンタクトメタル原子が熱拡散し、絶縁膜の絶縁耐圧を劣化させることを防止し、高い歩留まりで形成できる炭化珪素半導体素子を提供する。
【解決手段】ＳｉＣ基板１とエピタキシャル層２上にゲート絶縁膜７ｂを介して設けたゲート電極８ｂが、ゲート絶縁膜７ｂよりも厚い絶縁膜６上まで延在して形成され、厚い絶縁膜６上に延在されたゲート電極８ｂの一部上に開口されたコンタクトホール１０ｂと、コンタクトホール１０ｂ内に形成され、熱処理によりゲート電極８ｂとオーミック・コンタクトを形成する電極膜１１とを有し、電極膜１１とゲート絶縁膜７ｂとを、熱処理によるゲート電極８ｂ中の、電極膜１１を構成する金属原子の拡散長より長い距離だけ離間させた構成。
【選択図】 図１
【解決手段】ＳｉＣ基板１とエピタキシャル層２上にゲート絶縁膜７ｂを介して設けたゲート電極８ｂが、ゲート絶縁膜７ｂよりも厚い絶縁膜６上まで延在して形成され、厚い絶縁膜６上に延在されたゲート電極８ｂの一部上に開口されたコンタクトホール１０ｂと、コンタクトホール１０ｂ内に形成され、熱処理によりゲート電極８ｂとオーミック・コンタクトを形成する電極膜１１とを有し、電極膜１１とゲート絶縁膜７ｂとを、熱処理によるゲート電極８ｂ中の、電極膜１１を構成する金属原子の拡散長より長い距離だけ離間させた構成。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体素子に関する。
【０００２】
【従来の技術】
【非特許文献】「Ｒ． Ｓｃｈｏｒｎｅｒ ｅｔ ａｌ．， Ａｐｐ１ｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌｕｍｅ ８０， Ｎｕｍｂｅｒ ２２，２００２」。
【０００３】
近年、炭化珪素（以下ＳｉＣと記す）の熱的、化学的に安定な性質を利用した半導体素子の研究が盛んに行われている。炭化珪素半導体の結晶は六方晶のα型と、立方晶のβ型に大別され、２Ｈ、３Ｃ、４Ｈ、６Ｈ、１５Ｒ等多くの多形が存在する。また、ＳｉＣはワイドバンドギャップ半導体のひとつであり、４Ｈタイプでは禁制帯幅が３．２６ｅＶであり、シリコンの約３倍大きく、このため電気的な耐圧特性に優れ、電力制御用素子等への応用が期待されている。
一方でエネルギーバンドギャップが大きいために生じる製造プロセス上の課題がある。その一つにオーミック・コンタクトの形成がある。現在、良好なオーミック・コンタクト形成プロセスは、コンタクトメタルをＳｉＣ基体表面に蒸着してそのままオーミック・コンタクトを得る所謂室温コンタクトと、蒸着後に熱処理を施してＳｉＣ基体との界面反応層を形成する方法（ポスト デポジション アニーリング（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ）法、以下ＰＤＡ法と記す）に大別されている。
ＳｉＣデバイスの特徴である高温環境下での安定動作や、素子の微細化を進めるにあたって、コンタクトホールの開口にドライエッチングによる加工技術を活用すること、現在のところ熱処理を用いない室温コンタクト法ではｐ型ＳｉＣに対して良好なオーミック特性が得られないことなどを考慮すると、デバイスプロセスにおけるオーミック・コンタクト形成にはＰＤＡ法を用いる方法が設計・製造マージンを広げることができるという利点がある。
ＰＤＡ法によるコンタクト形成で用いられる金属材料として代表的なものとしては、Ｎｉ、Ｔｉ、Ｐｄなどがある。Ｎｉは９００〜１０００℃の熱処理でＳｉＣとの金属間化合物（シリサイド）を形成してｎ型ＳｉＣに対して良好なオーミック・コンタクトが得られるだけでなく、ｐ型に対してもオーミック性を示すので、ＳｉＣで作られるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの素子形成に広く用いられている。
超低損失スイッチングデバイスとして期待されるＳｉＣ縦型ＭＯＳＦＥＴに適用した例としては、例えば上記非特許文献があり、ソース、ｐウエルコンタクト用材料としてＮｉを用い、コンタクト・アニール温度９００℃で熱処理することによってオーミック・コンタクトを形成する方法が示されている。ゲート酸化膜（例えばＳｉＯ２膜）は、一酸化窒素ガス（ＮＯガス）を用いて形成し、反転型チャネルで高い電子移動度を得ている。ゲート電極には、シリコン半導体の製造プロセスでも広く用いられているリンを高濃度にドープしたＰｏｌｙＳｉ（多結晶シリコン）が用いられている。これにより良好なＭＯＳＦＥＴの静特性が得られることが示されている。
【０００４】
【発明が解決しようとする課題】
シリコン半導体素子の製造プロセスでは、ゲート電極にＰｏｌｙＳｉを用い、Ａｌなどの金属材料との接触で、室温で容易にオーミック・コンタクトを形成できることは良く知られている。ＰｏｌｙＳｉへのオーミック・コンタクトだけを考慮するならば高温の熱処理は必要ないが、実際のＳｉＣ素子へのオーミック・コンタクト形成においては、高温の熱処理により金属とＳｉＣとの反応層を形成するＰＤＡ法を用いることが望ましく、ましてＭＯＳＦＥＴのようにｐ型領域への良好なオーミック・コンタクト形成も必要な場合であれば尚更である。
ＳｉＣ縦型ＭＯＳＦＥＴの製造にあっては、少なくともＳｉＣ基板の片側の面に高濃度ｎ型ソース領域であるｎ＋ＳｉＣ、ｐウエルコンタクト領域であるｐ＋ＳｉＣ、ゲート電極であるＰｏｌｙＳｉが形成され、夫々に対して良好なオーミック・コンタクトを形成することが必要である。そのため単純に上記３箇所に対して個別にコンタクトホールを開口し、夫々に最適な金属材料、熱処理の有無を含む製造方法を採用することも可能であるが、その場合、フォトリソグラフィ／エッチング工程、金属の蒸着工程あるいはこれに加わる熱処理工程などが増加し、製造コストの著しい増加とパターン設計上の制約を生じさせてしまう。
このような理由から、ＰｏｌｙＳｉ膜上のオーミック・コンタクト形成もｎ＋、ｐ＋ＳｉＣ上と同一の金属材料、同一のコンタクトホール形成プロセスで形成することが、フォトリソグラフィ／エッチング工程の回数を減らすことができ、製造コストの大幅な削減ができ、パターンレイアウト上の設計自由度も向上するので産業的に非常に有益であると考えられる。
【０００５】
しかしながら、このようなＭＯＳＦＥＴ製造プロセスを用いるにあたって、以下のような問題が発生することを本発明者は見出した。
従来のＳｉＣ−ＭＯＳキャパシタにおいては、ＰｏｌｙＳｉからなる電極とその引き出し配線とを例えばＮｉを用いてコンタクトを取る際、そのコンタクトホールをゲート酸化膜上に設けていた。このＭＯＳキャパシタのＣ−Ｖ或いはＩ−Ｖ特性を調べたところ、ゲート電極と基板との間で大きなリーク電流が観測され、ショートモードでのゲート酸化膜の絶縁耐圧不良が発生した。
【０００６】
この現象は次のように説明できる。
例えば厚さ約３５０ｎｍのＰｏｌｙＳｉ膜上に蒸着形成されたオーミック・コンタクト用メタルであるＮｉは、１０００℃、２分のコンタクト・アニールによってＰｏｌｙＳｉ膜中を熱拡散する。１０００℃におけるＳｉ中のＮｉの拡散定数：Ｄを２×１０−９ｃｍ２／秒とすると、２分間の熱処理でＳｉ中を拡散する拡散長（Ｄｔ）１／２は約４．９μｍとなるので、ＰｏＩｙＳｉ表面に蒸着されていたＮｉは容易にＰｏｌｙＳｉ／ＳｉＯ２界面に到達する。ＰｏｌｙＳｉ／ＳｉＯ２界面に到達したＮｉは熱処理の冷却過程で金属間化合物（シリサイド）を形成して析出する。このとき、析出物は酸化膜に食い込んで局所的に酸化膜を薄膜化するため、薄膜化した部分の酸化膜の実効的な電界が増大して酸化膜耐圧が低下すると考えられる。析出物が酸化膜を突き破るほど析出が激しい場合にはピンホールによるリーク電流不良となる。このような金属によるＭＯＳ構造の絶縁耐圧不良メカニズムについてはシリコン半導体製造プロセスで詳細に論じられている。
【０００７】
このように、ＳｉＣ半導体材料を用いたＭＯＳ構造を有するデバイス製造において、ＭＯＳ構造形成後にソース、ドレインあるいはｐウエルコンタクト形成のための高温熱処理を伴う電極形成を行うプロセスにあっては、コンタクト・アニールによる金属不純物の拡散によりゲート酸化膜絶縁耐圧劣化が起こることが明らかとなった。
【０００８】
以上のように、従来、ＳｉＣ半導体と金属配線とをオーム性接触させるために、金属配線とのコンタクト部分にＮｉなどの金属を蒸着した後で、熱処理する工程を採用している。Ｎｉなどの金属が熱処理されると、ＳｉＣ半導体と反応してシリサイド化されるが、ＰｏｌｙＳｉ部分ではＰｏｌｙＳｉ中を拡散して行って、絶縁膜に対して影響を与える問題があった。この問題点自体も従来知られておらず、本発明者が初めて見出したものである。
【０００９】
本発明は、このような問題点に鑑みてなされたもので、コンタクト・アニールや熱負荷によって電極と接触するコンタクトメタル原子が熱拡散し、絶縁膜の絶縁耐圧を劣化させることを防止し、高い歩留まりで形成できるＳｉＣＭＯＳデバイス等の炭化珪素半導体素子を提供するものである。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明は、炭化珪素半導体基体上に絶縁膜を介して設けた電極と金属配線とのコンタクト部と、絶縁膜との距離が、熱処理による電極中の、コンタクト部構成金属原子の拡散長より長い構成になっている。
【００１１】
【発明の効果】
本発明によれば、金属原子の熱拡散による絶縁膜の耐圧劣化を防止し、信頼性の高い炭化珪素半導体素子を提供することができる。
【００１２】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本発明の実施の形態を図１、図２を使って説明する。図１では、本発明をＳｉＣ縦型ＭＯＳＦＥＴに適用した例である。
高濃度ｎ型ＳｉＣ基板１上に低濃度ｎ型エピタキシャル層２（ドレイン領域として機能する）が形成されている。ＳｉＣ結晶は多くの多形があるが、２Ｈ、４Ｈ、６Ｈ、３Ｃ、１５Ｒなどいずれの多形を用いても構わない。また、基板表面の面方位についても、例えば４Ｈタイプで多くの研究がなされており、（０００１）、（０００−１）、（１１−２０）、（０３−３８）など何れを用いても以下同様の構成により製造が可能である。
【００１３】
図２は、図１のＳｉＣ−ＭＯＳＦＥＴと同一基板１上に形成したＭＯＳキャパシタの断面構造を示している。
ＭＯＳキャパシタの構造及び製造について先に説明する。
図２に示すように、高濃度ｎ型ＳｉＣ基板１上に１×１０１６ｃｍ−３程度の不純物濃度を持つｎ型エピタキシャル層２が約１０μｍ形成されている。このｎ型エピタキシャル層２の表面には、ゲート絶縁膜７ｃである厚さ約５０ｎｍのシリコン酸化膜と、シリコン酸化膜からなる厚さ約６００ｎｍのフィールド酸化膜である厚い絶縁膜６がそれぞれ所定の位置に形成されている。ゲート絶縁膜７ｃからフィールド酸化膜である厚い絶縁膜６にかけては、ゲート電位を制御するための高濃度ｎ型ＰｏｌｙＳｉ膜が厚さ約３５０ｎｍ、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって蒸着され、フォトリソグラフィ／エッチングによりパターニングされて、ゲート電極８ｃを形成している。更にゲート電極８ｃを厚い層間絶縁膜９で覆っている。
ＰｏｌｙＳｉからなるゲート電極８ｃの配線引出しのためのゲート電極８ｃへのオーミック・コンタクト形成は、ゲート絶縁膜７ｃ直上の厚さ約３５０ｎｍのゲート電極８ｃに対して層間絶縁膜のコンタクトホール１０ｃをソース領域及びｐウエル領域（図１を用いて後述）のコンタクトと同時に開口し、ソース領域及びｐウエル領域のコンタクトと同じコンタクトメタル材、例えばＮｉを蒸着形成してＡｒ雰囲気中で１０００℃、２分の熱処理を加え、ＮｉとＰｏｌｙＳｉとの反応層を形成した。この時、同一基板１上に形成されたＭＯＳＦＥＴ（図１を用いて後述）のソース領域、ｐウエル領域のコンタクト上にはＮｉとＳｉＣとの反応層が形成されている。最後に、ＮｉとＰｏｌｙＳｉとの反応層を介してから引き出し電極であるキャパシタ電極パッド１２ｃをＡｌで形成し、ＭＯＳキャパシタが完成する。なお、本実施の形態においては、ゲート電極８ｃ上のコンタクトホール１０ｃをゲート絶縁膜７ｃの直上ではなく、フィールド酸化膜である厚い絶縁膜６上に延在して形成されたゲート電極８ｃ上に開口している（詳細については図１を用いて後述）。
【００１４】
次に、ＭＯＳＦＥＴの構造及び製造について説明する。
【００１５】
ｎ型エピタキシャル層２上にはリン、窒素などのイオン注入によって形成した高濃度ｎ型領域であるソース領域５と、Ａｌ、ボロンなどのイオン注入によって形成されるｐ型領域であるｐウエル領域３と、ｐウエル領域３の表面濃度を高くし、オーミック・コンタクトを得られやすくするための高濃度ｐ型領域（ｐウエルコンタクト領域）４がそれぞれ形成されている。
【００１６】
ソース領域５とｐウエル領域３との間隔で決まるチャネル領域上にはゲート絶縁膜７ａ、７ｂと、更にゲート絶縁膜７ａ、７ｂを介してゲート電極８ａ、８ｂが形成され、ＭＯＳ構造を構成している。ゲート絶縁膜７ａ、７ｂは、ＳｉＣエピタキシャル層表面の熱酸化やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によるシリコン酸化膜形成が多くの場合とられているが、ＳｉＯＮ膜や他のＣＶＤ、スパッタ法による絶縁膜形成によっても形成できることは言うまでもない。図中では、ゲート絶縁膜７ａ、ゲート絶縁膜７ｂ、ゲート電極８ａ、ゲート電極８ｂは別々に書かれているが、あくまで断面図であるためであり、例えばチャネル領域の形状を円形、六角形、四角形などの多角形として電気的に繋がった一体のゲート絶縁膜、ゲート電極膜としている。
【００１７】
ＳｉＣは熱酸化による酸化速度がシリコンに比べて非常に小さいので、フィールド酸化膜である厚い絶縁膜６は、例えば常圧ＣＶＤ法などによりシリコン酸化膜を蒸着形成してフォトリソグラフィ／エッチング工程を経て形成されている。この厚い絶縁膜６上にはゲート電極８ｂが乗り上げるように形成される。ＳｉＣデバイスでは、その材料特性からドレイン電圧は一般に数百Ｖ以上の電圧が印加されるので、ゲートとドレイン間が定格電圧以下で容易に短絡しないように厚い絶縁膜６の膜厚が決定される。厚い絶縁膜６がシリコン酸化膜の場合、膜厚は１μｍ前後が適当であるが、当然のことながらこれらの値は周辺の構造にも強く依存するので一義に決められるものではない。
また、厚い絶縁膜６がゲート絶縁膜７ａ、７ｂと同質の材料である場合、本発明が従来技術の問題点とする金属原子の拡散に起因するゲート絶縁膜７ａ、７ｂの絶縁耐圧不良が起きないようにするためには、厚い絶縁膜６はゲート絶縁膜７ａ、７ｂの膜厚以上の膜厚が必要であることは言うまでもなく、厚い絶縁膜６をシリコン酸化膜で形成する場合、概ね０．３〜１．０μｍ厚程度の膜厚が用いられる。
【００１８】
ゲート電極８ａ、８ｂは常圧ＣＶＤ法など３００〜４００℃程度の比較的低温で成膜可能な方法によって層間絶縁膜９によって覆われている。層間絶縁膜９としては、例えば厚さ１μｍ程度のＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇ１ａｓｓ）膜が用いられる。これによりゲート電極８ａ、８ｂとソース電極（ソース電極パッド１２ａ）とを電気的に絶縁分離できる。
【００１９】
次に、層間絶縁膜９はソース領域５及びｐウエルコンタクト領域４の上と、厚い絶縁膜６上でかつゲート電極８ａ、８ｂ上の一部がフォトリソグラフィ／エッチングにより開口され、これを夫々コンタクトホール１０ａ、コンタクトホール１０ｂとする。
【００２０】
ゲート絶縁膜７ｂと厚い絶縁膜６との境界をＡ点とし、ゲート電極８ｂが厚い絶縁膜６上まで延在して形成され、厚い絶縁膜６上に開口されたコンタクトホール１０ｂの縁部をＡ′点とし、Ａ点からＡ′点までの距離ｄは以下のように決定する。
これまで述べてきたように、ゲート絶縁膜７ｂの耐圧劣化を引き起こす原因の一つは、コンタクトホール１０ｂ内に蒸着形成されたオーミック・コンタクトを形成する金属膜１５の金属原子の熱によるシリコン中の拡散であるので、厳密にはこの電極膜１１のパターンの縁からゲート絶縁膜７ｂまでの距離として規定するべきであるが、一般的に一つのコンタクトホール内部に金属膜をスパッタ法やＥＢ蒸着法、抵抗加熱法などの方法によって蒸着する場合には、コンタクトホール底部に一様に当該金属膜が形成されると考えてよい。従って、ここではゲート絶縁膜７ｂとコンタクトホール１０ｂのパターン外周までの最短距離として考えるものとする。
また、厳密にはＭＯＳＦＥＴ積層構造における厚さ方向の距離についても当該電極膜１１が接するゲート電極８ｂの表面からゲート絶縁膜７ｂ／ゲート電極８ｂ界面までの距離も含めて考慮するのが望ましく、フィールド酸化膜である厚い絶縁膜６とゲート絶縁膜７との厚さの差によって生じる段差、及び、ゲート電極８ｂとするＰｏｌｙＳｉ膜の膜厚も加えて同様の計算方法によりゲート絶縁膜７ｂとコンタクトホール１０ｂのパターン外周までの最短距離を決定してもよい。
【００２１】
ＰｏｌｙＳｉからなるゲート電極８ａ、８ｂへのコンタクトメタルとしては、Ｔｉ、Ａｌ、Ｎｉ、Ｗ、Ｍｏ、Ｐｄ、Ｃｒ、Ｐｔ、Ｆｅ、Ｃｕ、Ｔａなどの材料から適宜選択してよい。また、必ずしもＳｉＣ基体上に形成されているソース領域５、ｐウエルコンタクト領域４上へのオーミック・コンタクトに用いるコンタクト材と同一材料でなくてもよい。更にはシリサイド膜など上記金属を含む合金なども用いる事ができる。
ここではＮｉをコンタクト材として用いる場合を一例として説明する。
厚さ約３５０ｎｍのＰｏｌｙＳｉからなるゲート電極８ｂ上に蒸着形成されたオーミック・コンタクト用メタルであるＮｉは、高温のコンタクト・アニールによってＰｏｌｙＳｉ膜中を熱拡散する。コンタクト・アニールの熱処理条件については、所望のコンタクト抵抗が得られる条件を選べばよいが、Ｎｉを厚さ約５０〜１００ｎｍ程度蒸着する場合、本発明者らの実験結果によれば、概ね９００〜１０００℃の温度での５分以内の処理により良好なオーミック・コンタクトが形成できることがわかっている。ここでは計算の為にアニール条件を１０００℃、２分としておく。
シリコン中の種々の金属の拡散係数については例えば図３（出典：柏木／服部著「シリコンウエーハ表面のクリーン化技術」１６８頁）に示す温度依存性のグラフを参考にできる。このグラフから読取った１０００℃におけるＳｉ中のＮｉの拡散係数：Ｄを２×１０−９ｃｍ２／秒とすると、２分間の熱処理でＳｉ中を拡散する拡散長（Ｄｔ）１／２は約４．９μｍとなる。従って、計算上は、ゲート絶縁膜７ｂと厚い絶縁膜６との境界Ａ点と、ゲート電極８ｂ上に開口されたコンタクトホール１０ｂ内に蒸着形成されたオーミック・コンタクトを形成する電極膜１１のパターンの縁Ａ′点との距離ｄを、少なくとも４．９μｍ以上となるようにレイアウト設計すれば耐圧劣化は防止可能である。
【００２２】
また、コンタクト・アニール以外の製造プロセスによる熱負荷を考慮することも重要である。例えばオーミック・コンタクト形成のための金属膜（ソース電極パッド１２ａ、ゲート電極パッド１２ｂ）蒸着、縦型ＭＯＳＦＥＴのドレイン・コンタクトとなる基板１裏面への金属膜（ドレイン電極１３）蒸着を、基板加熱を伴う高温蒸着や、最終保護膜となるポリイミド膜（図示省略）形成時のアニールの温度、時間も考慮してゲート電極８ｂへのオーミック・コンタクト用電極膜１１の金属原子の熱による拡散長以上に前記距離ｄを設定すれば一層ゲート絶縁膜７ｂの耐圧劣化防止に効果がある。
【００２３】
以上のように、例えば少なくとも４．９μｍ以上の距離ｄを開けるようにコンタクトホール１０ｂのレイアウトを設計しておき、フォトリソグラフィを行う。続いて、層間絶縁膜９を選択的にエッチングするドライエッチングやウエットエッチングなどの手法によりコンタクトホール１０ｂを開口する。
このとき最終的に開口されたコンタクトホール１０ｂの底部の位置と直近のゲート絶縁膜７ｂとの間隔が、ゲート絶縁膜７ｂ耐圧劣化を引き起こさないために重要であるから、先に求めた距離ｄにこれらの製造ばらつき分を加えた設計をしておくことが必要である。なお、図２のＭＯＳキャパシタにおいても、コンタクトホール１０ｃとゲート絶縁膜７ｂとの距離も同様に設定されていることは言うまでもない。
【００２４】
次に、ソース領域５、ｐウエル領域３、ゲート電極８ｂに対するオーミック・コンタクト材となる金属材料を蒸着形成する。コンタクトホール１０ａ、１０ｂのエッチング直後にフォトレジスト膜をつけたまま、Ｎｉを厚さ約５０〜１００ｎｍ蒸着し、アセトンなどの溶剤中に浸してリフトオフし、コンタクトホール１０ａ、１０ｂ底部のみにＮｉを残す方法がある。その後、１０００℃、２分の熱処理（ＰＤＡ）を行い、ＮｉとＳｉＣ或いはＰｏｌｙＳｉとの金属間化合物からなる電極膜１１が形成される。
【００２５】
次に、引き出し電極となるＡ１などの金属材料をコンタクトホール１０ａ、１０ｂ内部にも埋め込まれるように蒸着形成し、パターニングしてゲート電極パンド１２ｂ、ソース電極パッド１２ａに分離形成する。
【００２６】
次に、製造工程途中で形成された余分な酸化膜、ＣＶＤ膜などをエッチング或いは研削処理などによって適宜除去した後に、高濃度ｎ型ＳｉＣ基板１に良好なオーミック・コンタクトを形成できる金属膜を蒸着形成して、基板１裏面へのドレイン電極１３を形成し、縦型ＭＯＳＦＥＴが完成する。素子の種類によりｐ型基板を用いる場合には勿論ｐ型ＳｉＣにオーミック・コンタクトを形成するのに適当な金属材料、工法が用いられるのは言うまでもない。
【００２７】
上記のように、本実施の形態では、ＳｉＣ基板１の上にゲート絶縁膜７ｂを介して設けたゲート電極８ｂを有し、ゲート電極８ｂとゲート電極パッド１２ｂとのコンタクト部と、ゲート絶縁膜７ｂとを、熱処理によるゲート電極８ｂ中の、コンタクト部を構成する金属原子の拡散長より長い距離だけ離間させた構成になっている。なお、図１のＳｉＣ基板１が、特許請求の範囲の請求項１の炭化珪素半導体基体に、ゲート電極８ｂが電極に、ゲート絶縁膜７ｂが絶縁膜に、ゲート電極パッド１２ｂが金属配線に、電極膜１１がコンタクト部に相当する。また、図２のゲート電極８ｃが電極に、ゲート絶縁膜７ｃが絶縁膜に相当する。このような構成により、コンタクト部の金属原子の熱拡散によるゲート絶縁膜７ｂの耐圧低下の問題を解決することができ、ＭＯＳデバイスを高い歩留りで製造することができ、信頼性の高いＭＯＳデバイスを提供することができる。
【００２８】
また、前記コンタクト部が、ゲート絶縁膜７ｂの上以外の場所、例えば、フィールド酸化膜である厚い絶縁膜６上に配置されている構成になっている。このような構成により、同様にコンタクト部の金属原子の熱拡散によるゲート絶縁膜７ｂの耐圧低下の問題を解決することができる。
【００２９】
また、例えばＭＯＳ等の半導体−絶縁膜−金属構造のゲート絶縁膜７ｂ上に設けたゲート電極８ｂが、ゲート絶縁膜７ｂよりも厚い絶縁膜６上まで延在して形成され、厚い絶縁膜６上に延在されたゲート電極８ｂの一部上に開口されたコンタクトホール１０ｂと、コンタクトホール１０ｂ内に形成され、熱処理によりゲート電極８ｂとオーミック・コンタクトを形成するゲート電極パッド１２ｂ配線用の電極膜１１とを有し、炭化珪素半導体を基体とする炭化珪素半導体素子において、電極膜１１とゲート絶縁膜７ｂとを、熱処理による或いは半導体−絶縁膜−半導体構造形成後の製造工程における熱負荷によるゲート電極８ｂ中の、電極膜１１を構成する金属原子の拡散長より長い距離だけ離間させた構成になっている。なお、図１の厚い絶縁膜６が、請求項４、５の第２の絶縁膜に、ＳｉＣ基板１とエピタキシャル層２が基体に相当する。このような構成により、同様にコンタクト部の金属原子の熱拡散によるゲート絶縁膜７ｂの耐圧低下の問題を解決することができる。
【００３０】
また、コンタクト部または電極膜１１が、Ｎｉ、Ｔｉ、Ｃｒ、Ｐｔ、Ａｌ、Ｐｄ、Ｆｅ、Ｃｕ、Ｍｏ、Ｗ、Ｔａのいずれかの原子を含む構成になっている。このような構成により、同様にコンタクト部のこれらの金属原子の熱拡散によるゲート絶縁膜７ｂの耐圧低下の問題を解決することができる。
【００３１】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば本実施の形態においては縦型ＭＯＳＦＥＴを例に説明したが、ＭＯＳＦＥＴのドレインをソース、ゲートと同一の基板表面に形成する横型のＭＯＳＦＥＴにも勿論適用できる。また、所謂パワー素子だけでなくＭＯＳ構造を有する素子であれば、センサー素子などであっても、いずれも本発明の手法を適用できることはいうまでもない。
【図面の簡単な説明】
【図１】本発明の実施の形態のＭＯＳＦＥＴを示す断面図である。
【図２】本発明の実施の形態のＭＯＳキャパシタを示す断面図である。
【図３】本発明に関わるシリコン中の金属の拡散係数を示す図である。
【符号の説明】
１…高濃度ｎ型ＳｉＣ基板
２…低濃度ｎ型エピタキシャル層
３…Ｐウエル領域
４…高濃度ｐ型領域（ｐウエルコンタクト領域）
５…ソース領域
６…厚い絶縁膜（フィールド酸化膜）
７ａ、７ｂ、７ｃ…ゲート絶縁膜
８ａ、８ｂ、８ｃ…ゲート電極
９…層間絶縁膜
１０ａ、１０ｂ、１０ｃ…コンタクトホール
１１…電極膜
１２ａ…ソース電極パッド
１２ｂ…ゲート電極パッド
１３…ドレイン電極
【発明の属する技術分野】
本発明は、炭化珪素半導体素子に関する。
【０００２】
【従来の技術】
【非特許文献】「Ｒ． Ｓｃｈｏｒｎｅｒ ｅｔ ａｌ．， Ａｐｐ１ｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， Ｖｏｌｕｍｅ ８０， Ｎｕｍｂｅｒ ２２，２００２」。
【０００３】
近年、炭化珪素（以下ＳｉＣと記す）の熱的、化学的に安定な性質を利用した半導体素子の研究が盛んに行われている。炭化珪素半導体の結晶は六方晶のα型と、立方晶のβ型に大別され、２Ｈ、３Ｃ、４Ｈ、６Ｈ、１５Ｒ等多くの多形が存在する。また、ＳｉＣはワイドバンドギャップ半導体のひとつであり、４Ｈタイプでは禁制帯幅が３．２６ｅＶであり、シリコンの約３倍大きく、このため電気的な耐圧特性に優れ、電力制御用素子等への応用が期待されている。
一方でエネルギーバンドギャップが大きいために生じる製造プロセス上の課題がある。その一つにオーミック・コンタクトの形成がある。現在、良好なオーミック・コンタクト形成プロセスは、コンタクトメタルをＳｉＣ基体表面に蒸着してそのままオーミック・コンタクトを得る所謂室温コンタクトと、蒸着後に熱処理を施してＳｉＣ基体との界面反応層を形成する方法（ポスト デポジション アニーリング（Ｐｏｓｔ Ｄｅｐｏｓｉｔｉｏｎ Ａｎｎｅａｌｉｎｇ）法、以下ＰＤＡ法と記す）に大別されている。
ＳｉＣデバイスの特徴である高温環境下での安定動作や、素子の微細化を進めるにあたって、コンタクトホールの開口にドライエッチングによる加工技術を活用すること、現在のところ熱処理を用いない室温コンタクト法ではｐ型ＳｉＣに対して良好なオーミック特性が得られないことなどを考慮すると、デバイスプロセスにおけるオーミック・コンタクト形成にはＰＤＡ法を用いる方法が設計・製造マージンを広げることができるという利点がある。
ＰＤＡ法によるコンタクト形成で用いられる金属材料として代表的なものとしては、Ｎｉ、Ｔｉ、Ｐｄなどがある。Ｎｉは９００〜１０００℃の熱処理でＳｉＣとの金属間化合物（シリサイド）を形成してｎ型ＳｉＣに対して良好なオーミック・コンタクトが得られるだけでなく、ｐ型に対してもオーミック性を示すので、ＳｉＣで作られるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＭＥＳＦＥＴ（Ｍｅｔａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などの素子形成に広く用いられている。
超低損失スイッチングデバイスとして期待されるＳｉＣ縦型ＭＯＳＦＥＴに適用した例としては、例えば上記非特許文献があり、ソース、ｐウエルコンタクト用材料としてＮｉを用い、コンタクト・アニール温度９００℃で熱処理することによってオーミック・コンタクトを形成する方法が示されている。ゲート酸化膜（例えばＳｉＯ２膜）は、一酸化窒素ガス（ＮＯガス）を用いて形成し、反転型チャネルで高い電子移動度を得ている。ゲート電極には、シリコン半導体の製造プロセスでも広く用いられているリンを高濃度にドープしたＰｏｌｙＳｉ（多結晶シリコン）が用いられている。これにより良好なＭＯＳＦＥＴの静特性が得られることが示されている。
【０００４】
【発明が解決しようとする課題】
シリコン半導体素子の製造プロセスでは、ゲート電極にＰｏｌｙＳｉを用い、Ａｌなどの金属材料との接触で、室温で容易にオーミック・コンタクトを形成できることは良く知られている。ＰｏｌｙＳｉへのオーミック・コンタクトだけを考慮するならば高温の熱処理は必要ないが、実際のＳｉＣ素子へのオーミック・コンタクト形成においては、高温の熱処理により金属とＳｉＣとの反応層を形成するＰＤＡ法を用いることが望ましく、ましてＭＯＳＦＥＴのようにｐ型領域への良好なオーミック・コンタクト形成も必要な場合であれば尚更である。
ＳｉＣ縦型ＭＯＳＦＥＴの製造にあっては、少なくともＳｉＣ基板の片側の面に高濃度ｎ型ソース領域であるｎ＋ＳｉＣ、ｐウエルコンタクト領域であるｐ＋ＳｉＣ、ゲート電極であるＰｏｌｙＳｉが形成され、夫々に対して良好なオーミック・コンタクトを形成することが必要である。そのため単純に上記３箇所に対して個別にコンタクトホールを開口し、夫々に最適な金属材料、熱処理の有無を含む製造方法を採用することも可能であるが、その場合、フォトリソグラフィ／エッチング工程、金属の蒸着工程あるいはこれに加わる熱処理工程などが増加し、製造コストの著しい増加とパターン設計上の制約を生じさせてしまう。
このような理由から、ＰｏｌｙＳｉ膜上のオーミック・コンタクト形成もｎ＋、ｐ＋ＳｉＣ上と同一の金属材料、同一のコンタクトホール形成プロセスで形成することが、フォトリソグラフィ／エッチング工程の回数を減らすことができ、製造コストの大幅な削減ができ、パターンレイアウト上の設計自由度も向上するので産業的に非常に有益であると考えられる。
【０００５】
しかしながら、このようなＭＯＳＦＥＴ製造プロセスを用いるにあたって、以下のような問題が発生することを本発明者は見出した。
従来のＳｉＣ−ＭＯＳキャパシタにおいては、ＰｏｌｙＳｉからなる電極とその引き出し配線とを例えばＮｉを用いてコンタクトを取る際、そのコンタクトホールをゲート酸化膜上に設けていた。このＭＯＳキャパシタのＣ−Ｖ或いはＩ−Ｖ特性を調べたところ、ゲート電極と基板との間で大きなリーク電流が観測され、ショートモードでのゲート酸化膜の絶縁耐圧不良が発生した。
【０００６】
この現象は次のように説明できる。
例えば厚さ約３５０ｎｍのＰｏｌｙＳｉ膜上に蒸着形成されたオーミック・コンタクト用メタルであるＮｉは、１０００℃、２分のコンタクト・アニールによってＰｏｌｙＳｉ膜中を熱拡散する。１０００℃におけるＳｉ中のＮｉの拡散定数：Ｄを２×１０−９ｃｍ２／秒とすると、２分間の熱処理でＳｉ中を拡散する拡散長（Ｄｔ）１／２は約４．９μｍとなるので、ＰｏＩｙＳｉ表面に蒸着されていたＮｉは容易にＰｏｌｙＳｉ／ＳｉＯ２界面に到達する。ＰｏｌｙＳｉ／ＳｉＯ２界面に到達したＮｉは熱処理の冷却過程で金属間化合物（シリサイド）を形成して析出する。このとき、析出物は酸化膜に食い込んで局所的に酸化膜を薄膜化するため、薄膜化した部分の酸化膜の実効的な電界が増大して酸化膜耐圧が低下すると考えられる。析出物が酸化膜を突き破るほど析出が激しい場合にはピンホールによるリーク電流不良となる。このような金属によるＭＯＳ構造の絶縁耐圧不良メカニズムについてはシリコン半導体製造プロセスで詳細に論じられている。
【０００７】
このように、ＳｉＣ半導体材料を用いたＭＯＳ構造を有するデバイス製造において、ＭＯＳ構造形成後にソース、ドレインあるいはｐウエルコンタクト形成のための高温熱処理を伴う電極形成を行うプロセスにあっては、コンタクト・アニールによる金属不純物の拡散によりゲート酸化膜絶縁耐圧劣化が起こることが明らかとなった。
【０００８】
以上のように、従来、ＳｉＣ半導体と金属配線とをオーム性接触させるために、金属配線とのコンタクト部分にＮｉなどの金属を蒸着した後で、熱処理する工程を採用している。Ｎｉなどの金属が熱処理されると、ＳｉＣ半導体と反応してシリサイド化されるが、ＰｏｌｙＳｉ部分ではＰｏｌｙＳｉ中を拡散して行って、絶縁膜に対して影響を与える問題があった。この問題点自体も従来知られておらず、本発明者が初めて見出したものである。
【０００９】
本発明は、このような問題点に鑑みてなされたもので、コンタクト・アニールや熱負荷によって電極と接触するコンタクトメタル原子が熱拡散し、絶縁膜の絶縁耐圧を劣化させることを防止し、高い歩留まりで形成できるＳｉＣＭＯＳデバイス等の炭化珪素半導体素子を提供するものである。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明は、炭化珪素半導体基体上に絶縁膜を介して設けた電極と金属配線とのコンタクト部と、絶縁膜との距離が、熱処理による電極中の、コンタクト部構成金属原子の拡散長より長い構成になっている。
【００１１】
【発明の効果】
本発明によれば、金属原子の熱拡散による絶縁膜の耐圧劣化を防止し、信頼性の高い炭化珪素半導体素子を提供することができる。
【００１２】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本発明の実施の形態を図１、図２を使って説明する。図１では、本発明をＳｉＣ縦型ＭＯＳＦＥＴに適用した例である。
高濃度ｎ型ＳｉＣ基板１上に低濃度ｎ型エピタキシャル層２（ドレイン領域として機能する）が形成されている。ＳｉＣ結晶は多くの多形があるが、２Ｈ、４Ｈ、６Ｈ、３Ｃ、１５Ｒなどいずれの多形を用いても構わない。また、基板表面の面方位についても、例えば４Ｈタイプで多くの研究がなされており、（０００１）、（０００−１）、（１１−２０）、（０３−３８）など何れを用いても以下同様の構成により製造が可能である。
【００１３】
図２は、図１のＳｉＣ−ＭＯＳＦＥＴと同一基板１上に形成したＭＯＳキャパシタの断面構造を示している。
ＭＯＳキャパシタの構造及び製造について先に説明する。
図２に示すように、高濃度ｎ型ＳｉＣ基板１上に１×１０１６ｃｍ−３程度の不純物濃度を持つｎ型エピタキシャル層２が約１０μｍ形成されている。このｎ型エピタキシャル層２の表面には、ゲート絶縁膜７ｃである厚さ約５０ｎｍのシリコン酸化膜と、シリコン酸化膜からなる厚さ約６００ｎｍのフィールド酸化膜である厚い絶縁膜６がそれぞれ所定の位置に形成されている。ゲート絶縁膜７ｃからフィールド酸化膜である厚い絶縁膜６にかけては、ゲート電位を制御するための高濃度ｎ型ＰｏｌｙＳｉ膜が厚さ約３５０ｎｍ、ＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって蒸着され、フォトリソグラフィ／エッチングによりパターニングされて、ゲート電極８ｃを形成している。更にゲート電極８ｃを厚い層間絶縁膜９で覆っている。
ＰｏｌｙＳｉからなるゲート電極８ｃの配線引出しのためのゲート電極８ｃへのオーミック・コンタクト形成は、ゲート絶縁膜７ｃ直上の厚さ約３５０ｎｍのゲート電極８ｃに対して層間絶縁膜のコンタクトホール１０ｃをソース領域及びｐウエル領域（図１を用いて後述）のコンタクトと同時に開口し、ソース領域及びｐウエル領域のコンタクトと同じコンタクトメタル材、例えばＮｉを蒸着形成してＡｒ雰囲気中で１０００℃、２分の熱処理を加え、ＮｉとＰｏｌｙＳｉとの反応層を形成した。この時、同一基板１上に形成されたＭＯＳＦＥＴ（図１を用いて後述）のソース領域、ｐウエル領域のコンタクト上にはＮｉとＳｉＣとの反応層が形成されている。最後に、ＮｉとＰｏｌｙＳｉとの反応層を介してから引き出し電極であるキャパシタ電極パッド１２ｃをＡｌで形成し、ＭＯＳキャパシタが完成する。なお、本実施の形態においては、ゲート電極８ｃ上のコンタクトホール１０ｃをゲート絶縁膜７ｃの直上ではなく、フィールド酸化膜である厚い絶縁膜６上に延在して形成されたゲート電極８ｃ上に開口している（詳細については図１を用いて後述）。
【００１４】
次に、ＭＯＳＦＥＴの構造及び製造について説明する。
【００１５】
ｎ型エピタキシャル層２上にはリン、窒素などのイオン注入によって形成した高濃度ｎ型領域であるソース領域５と、Ａｌ、ボロンなどのイオン注入によって形成されるｐ型領域であるｐウエル領域３と、ｐウエル領域３の表面濃度を高くし、オーミック・コンタクトを得られやすくするための高濃度ｐ型領域（ｐウエルコンタクト領域）４がそれぞれ形成されている。
【００１６】
ソース領域５とｐウエル領域３との間隔で決まるチャネル領域上にはゲート絶縁膜７ａ、７ｂと、更にゲート絶縁膜７ａ、７ｂを介してゲート電極８ａ、８ｂが形成され、ＭＯＳ構造を構成している。ゲート絶縁膜７ａ、７ｂは、ＳｉＣエピタキシャル層表面の熱酸化やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によるシリコン酸化膜形成が多くの場合とられているが、ＳｉＯＮ膜や他のＣＶＤ、スパッタ法による絶縁膜形成によっても形成できることは言うまでもない。図中では、ゲート絶縁膜７ａ、ゲート絶縁膜７ｂ、ゲート電極８ａ、ゲート電極８ｂは別々に書かれているが、あくまで断面図であるためであり、例えばチャネル領域の形状を円形、六角形、四角形などの多角形として電気的に繋がった一体のゲート絶縁膜、ゲート電極膜としている。
【００１７】
ＳｉＣは熱酸化による酸化速度がシリコンに比べて非常に小さいので、フィールド酸化膜である厚い絶縁膜６は、例えば常圧ＣＶＤ法などによりシリコン酸化膜を蒸着形成してフォトリソグラフィ／エッチング工程を経て形成されている。この厚い絶縁膜６上にはゲート電極８ｂが乗り上げるように形成される。ＳｉＣデバイスでは、その材料特性からドレイン電圧は一般に数百Ｖ以上の電圧が印加されるので、ゲートとドレイン間が定格電圧以下で容易に短絡しないように厚い絶縁膜６の膜厚が決定される。厚い絶縁膜６がシリコン酸化膜の場合、膜厚は１μｍ前後が適当であるが、当然のことながらこれらの値は周辺の構造にも強く依存するので一義に決められるものではない。
また、厚い絶縁膜６がゲート絶縁膜７ａ、７ｂと同質の材料である場合、本発明が従来技術の問題点とする金属原子の拡散に起因するゲート絶縁膜７ａ、７ｂの絶縁耐圧不良が起きないようにするためには、厚い絶縁膜６はゲート絶縁膜７ａ、７ｂの膜厚以上の膜厚が必要であることは言うまでもなく、厚い絶縁膜６をシリコン酸化膜で形成する場合、概ね０．３〜１．０μｍ厚程度の膜厚が用いられる。
【００１８】
ゲート電極８ａ、８ｂは常圧ＣＶＤ法など３００〜４００℃程度の比較的低温で成膜可能な方法によって層間絶縁膜９によって覆われている。層間絶縁膜９としては、例えば厚さ１μｍ程度のＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇ１ａｓｓ）膜が用いられる。これによりゲート電極８ａ、８ｂとソース電極（ソース電極パッド１２ａ）とを電気的に絶縁分離できる。
【００１９】
次に、層間絶縁膜９はソース領域５及びｐウエルコンタクト領域４の上と、厚い絶縁膜６上でかつゲート電極８ａ、８ｂ上の一部がフォトリソグラフィ／エッチングにより開口され、これを夫々コンタクトホール１０ａ、コンタクトホール１０ｂとする。
【００２０】
ゲート絶縁膜７ｂと厚い絶縁膜６との境界をＡ点とし、ゲート電極８ｂが厚い絶縁膜６上まで延在して形成され、厚い絶縁膜６上に開口されたコンタクトホール１０ｂの縁部をＡ′点とし、Ａ点からＡ′点までの距離ｄは以下のように決定する。
これまで述べてきたように、ゲート絶縁膜７ｂの耐圧劣化を引き起こす原因の一つは、コンタクトホール１０ｂ内に蒸着形成されたオーミック・コンタクトを形成する金属膜１５の金属原子の熱によるシリコン中の拡散であるので、厳密にはこの電極膜１１のパターンの縁からゲート絶縁膜７ｂまでの距離として規定するべきであるが、一般的に一つのコンタクトホール内部に金属膜をスパッタ法やＥＢ蒸着法、抵抗加熱法などの方法によって蒸着する場合には、コンタクトホール底部に一様に当該金属膜が形成されると考えてよい。従って、ここではゲート絶縁膜７ｂとコンタクトホール１０ｂのパターン外周までの最短距離として考えるものとする。
また、厳密にはＭＯＳＦＥＴ積層構造における厚さ方向の距離についても当該電極膜１１が接するゲート電極８ｂの表面からゲート絶縁膜７ｂ／ゲート電極８ｂ界面までの距離も含めて考慮するのが望ましく、フィールド酸化膜である厚い絶縁膜６とゲート絶縁膜７との厚さの差によって生じる段差、及び、ゲート電極８ｂとするＰｏｌｙＳｉ膜の膜厚も加えて同様の計算方法によりゲート絶縁膜７ｂとコンタクトホール１０ｂのパターン外周までの最短距離を決定してもよい。
【００２１】
ＰｏｌｙＳｉからなるゲート電極８ａ、８ｂへのコンタクトメタルとしては、Ｔｉ、Ａｌ、Ｎｉ、Ｗ、Ｍｏ、Ｐｄ、Ｃｒ、Ｐｔ、Ｆｅ、Ｃｕ、Ｔａなどの材料から適宜選択してよい。また、必ずしもＳｉＣ基体上に形成されているソース領域５、ｐウエルコンタクト領域４上へのオーミック・コンタクトに用いるコンタクト材と同一材料でなくてもよい。更にはシリサイド膜など上記金属を含む合金なども用いる事ができる。
ここではＮｉをコンタクト材として用いる場合を一例として説明する。
厚さ約３５０ｎｍのＰｏｌｙＳｉからなるゲート電極８ｂ上に蒸着形成されたオーミック・コンタクト用メタルであるＮｉは、高温のコンタクト・アニールによってＰｏｌｙＳｉ膜中を熱拡散する。コンタクト・アニールの熱処理条件については、所望のコンタクト抵抗が得られる条件を選べばよいが、Ｎｉを厚さ約５０〜１００ｎｍ程度蒸着する場合、本発明者らの実験結果によれば、概ね９００〜１０００℃の温度での５分以内の処理により良好なオーミック・コンタクトが形成できることがわかっている。ここでは計算の為にアニール条件を１０００℃、２分としておく。
シリコン中の種々の金属の拡散係数については例えば図３（出典：柏木／服部著「シリコンウエーハ表面のクリーン化技術」１６８頁）に示す温度依存性のグラフを参考にできる。このグラフから読取った１０００℃におけるＳｉ中のＮｉの拡散係数：Ｄを２×１０−９ｃｍ２／秒とすると、２分間の熱処理でＳｉ中を拡散する拡散長（Ｄｔ）１／２は約４．９μｍとなる。従って、計算上は、ゲート絶縁膜７ｂと厚い絶縁膜６との境界Ａ点と、ゲート電極８ｂ上に開口されたコンタクトホール１０ｂ内に蒸着形成されたオーミック・コンタクトを形成する電極膜１１のパターンの縁Ａ′点との距離ｄを、少なくとも４．９μｍ以上となるようにレイアウト設計すれば耐圧劣化は防止可能である。
【００２２】
また、コンタクト・アニール以外の製造プロセスによる熱負荷を考慮することも重要である。例えばオーミック・コンタクト形成のための金属膜（ソース電極パッド１２ａ、ゲート電極パッド１２ｂ）蒸着、縦型ＭＯＳＦＥＴのドレイン・コンタクトとなる基板１裏面への金属膜（ドレイン電極１３）蒸着を、基板加熱を伴う高温蒸着や、最終保護膜となるポリイミド膜（図示省略）形成時のアニールの温度、時間も考慮してゲート電極８ｂへのオーミック・コンタクト用電極膜１１の金属原子の熱による拡散長以上に前記距離ｄを設定すれば一層ゲート絶縁膜７ｂの耐圧劣化防止に効果がある。
【００２３】
以上のように、例えば少なくとも４．９μｍ以上の距離ｄを開けるようにコンタクトホール１０ｂのレイアウトを設計しておき、フォトリソグラフィを行う。続いて、層間絶縁膜９を選択的にエッチングするドライエッチングやウエットエッチングなどの手法によりコンタクトホール１０ｂを開口する。
このとき最終的に開口されたコンタクトホール１０ｂの底部の位置と直近のゲート絶縁膜７ｂとの間隔が、ゲート絶縁膜７ｂ耐圧劣化を引き起こさないために重要であるから、先に求めた距離ｄにこれらの製造ばらつき分を加えた設計をしておくことが必要である。なお、図２のＭＯＳキャパシタにおいても、コンタクトホール１０ｃとゲート絶縁膜７ｂとの距離も同様に設定されていることは言うまでもない。
【００２４】
次に、ソース領域５、ｐウエル領域３、ゲート電極８ｂに対するオーミック・コンタクト材となる金属材料を蒸着形成する。コンタクトホール１０ａ、１０ｂのエッチング直後にフォトレジスト膜をつけたまま、Ｎｉを厚さ約５０〜１００ｎｍ蒸着し、アセトンなどの溶剤中に浸してリフトオフし、コンタクトホール１０ａ、１０ｂ底部のみにＮｉを残す方法がある。その後、１０００℃、２分の熱処理（ＰＤＡ）を行い、ＮｉとＳｉＣ或いはＰｏｌｙＳｉとの金属間化合物からなる電極膜１１が形成される。
【００２５】
次に、引き出し電極となるＡ１などの金属材料をコンタクトホール１０ａ、１０ｂ内部にも埋め込まれるように蒸着形成し、パターニングしてゲート電極パンド１２ｂ、ソース電極パッド１２ａに分離形成する。
【００２６】
次に、製造工程途中で形成された余分な酸化膜、ＣＶＤ膜などをエッチング或いは研削処理などによって適宜除去した後に、高濃度ｎ型ＳｉＣ基板１に良好なオーミック・コンタクトを形成できる金属膜を蒸着形成して、基板１裏面へのドレイン電極１３を形成し、縦型ＭＯＳＦＥＴが完成する。素子の種類によりｐ型基板を用いる場合には勿論ｐ型ＳｉＣにオーミック・コンタクトを形成するのに適当な金属材料、工法が用いられるのは言うまでもない。
【００２７】
上記のように、本実施の形態では、ＳｉＣ基板１の上にゲート絶縁膜７ｂを介して設けたゲート電極８ｂを有し、ゲート電極８ｂとゲート電極パッド１２ｂとのコンタクト部と、ゲート絶縁膜７ｂとを、熱処理によるゲート電極８ｂ中の、コンタクト部を構成する金属原子の拡散長より長い距離だけ離間させた構成になっている。なお、図１のＳｉＣ基板１が、特許請求の範囲の請求項１の炭化珪素半導体基体に、ゲート電極８ｂが電極に、ゲート絶縁膜７ｂが絶縁膜に、ゲート電極パッド１２ｂが金属配線に、電極膜１１がコンタクト部に相当する。また、図２のゲート電極８ｃが電極に、ゲート絶縁膜７ｃが絶縁膜に相当する。このような構成により、コンタクト部の金属原子の熱拡散によるゲート絶縁膜７ｂの耐圧低下の問題を解決することができ、ＭＯＳデバイスを高い歩留りで製造することができ、信頼性の高いＭＯＳデバイスを提供することができる。
【００２８】
また、前記コンタクト部が、ゲート絶縁膜７ｂの上以外の場所、例えば、フィールド酸化膜である厚い絶縁膜６上に配置されている構成になっている。このような構成により、同様にコンタクト部の金属原子の熱拡散によるゲート絶縁膜７ｂの耐圧低下の問題を解決することができる。
【００２９】
また、例えばＭＯＳ等の半導体−絶縁膜−金属構造のゲート絶縁膜７ｂ上に設けたゲート電極８ｂが、ゲート絶縁膜７ｂよりも厚い絶縁膜６上まで延在して形成され、厚い絶縁膜６上に延在されたゲート電極８ｂの一部上に開口されたコンタクトホール１０ｂと、コンタクトホール１０ｂ内に形成され、熱処理によりゲート電極８ｂとオーミック・コンタクトを形成するゲート電極パッド１２ｂ配線用の電極膜１１とを有し、炭化珪素半導体を基体とする炭化珪素半導体素子において、電極膜１１とゲート絶縁膜７ｂとを、熱処理による或いは半導体−絶縁膜−半導体構造形成後の製造工程における熱負荷によるゲート電極８ｂ中の、電極膜１１を構成する金属原子の拡散長より長い距離だけ離間させた構成になっている。なお、図１の厚い絶縁膜６が、請求項４、５の第２の絶縁膜に、ＳｉＣ基板１とエピタキシャル層２が基体に相当する。このような構成により、同様にコンタクト部の金属原子の熱拡散によるゲート絶縁膜７ｂの耐圧低下の問題を解決することができる。
【００３０】
また、コンタクト部または電極膜１１が、Ｎｉ、Ｔｉ、Ｃｒ、Ｐｔ、Ａｌ、Ｐｄ、Ｆｅ、Ｃｕ、Ｍｏ、Ｗ、Ｔａのいずれかの原子を含む構成になっている。このような構成により、同様にコンタクト部のこれらの金属原子の熱拡散によるゲート絶縁膜７ｂの耐圧低下の問題を解決することができる。
【００３１】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。例えば本実施の形態においては縦型ＭＯＳＦＥＴを例に説明したが、ＭＯＳＦＥＴのドレインをソース、ゲートと同一の基板表面に形成する横型のＭＯＳＦＥＴにも勿論適用できる。また、所謂パワー素子だけでなくＭＯＳ構造を有する素子であれば、センサー素子などであっても、いずれも本発明の手法を適用できることはいうまでもない。
【図面の簡単な説明】
【図１】本発明の実施の形態のＭＯＳＦＥＴを示す断面図である。
【図２】本発明の実施の形態のＭＯＳキャパシタを示す断面図である。
【図３】本発明に関わるシリコン中の金属の拡散係数を示す図である。
【符号の説明】
１…高濃度ｎ型ＳｉＣ基板
２…低濃度ｎ型エピタキシャル層
３…Ｐウエル領域
４…高濃度ｐ型領域（ｐウエルコンタクト領域）
５…ソース領域
６…厚い絶縁膜（フィールド酸化膜）
７ａ、７ｂ、７ｃ…ゲート絶縁膜
８ａ、８ｂ、８ｃ…ゲート電極
９…層間絶縁膜
１０ａ、１０ｂ、１０ｃ…コンタクトホール
１１…電極膜
１２ａ…ソース電極パッド
１２ｂ…ゲート電極パッド
１３…ドレイン電極
Claims (6)
- 炭化珪素半導体基体の上に絶縁膜を介して設けた電極を有する炭化珪素半導体素子において、
前記電極と金属配線とのコンタクト部と、前記絶縁膜とを、熱処理による前記電極中の、前記コンタクト部を構成する金属原子の拡散長より長い距離だけ離間させたことを特徴とする炭化珪素半導体素子。 - 炭化珪素半導体基体の上にゲート絶縁膜を介して設けたゲート電極を有する炭化珪素半導体素子において、
前記ゲート電極と金属配線とのコンタクト部が、前記ゲート絶縁膜の上以外の場所に配置されていることを特徴とする炭化珪素半導体素子。 - 炭化珪素半導体基体の上にゲート絶縁膜を介して設けたゲート電極を有する炭化珪素半導体素子において、
前記ゲート電極と金属配線とのコンタクト部が、前記ゲート絶縁膜の上以外のフィールド酸化膜上に配置されていることを特徴とする炭化珪素半導体素子。 - 半導体−絶縁膜−金属構造のゲート絶縁膜上に設けたゲート電極が、前記ゲート絶縁膜よりも厚い第２の絶縁膜上まで延在して形成され、
前記第２の絶縁膜上に延在された前記ゲート電極の一部上に開口されたコンタクトホールと、
前記コンタクトホール内に形成され、熱処理により前記ゲート電極とオーミック・コンタクトを形成する前記ゲート電極引き出し配線用の電極膜とを有し、
炭化珪素半導体を基体とする炭化珪素半導体素子において、
前記電極膜と前記ゲート絶縁膜とを、前記熱処理による前記ゲート電極中の、前記電極膜を構成する金属原子の拡散長より長い距離だけ離間させたことを特徴とする炭化珪素半導体素子。 - 半導体−絶縁膜−金属構造のゲート絶縁膜上に設けたゲート電極が、前記ゲート絶縁膜よりも厚い第２の絶縁膜上まで延在して形成され、
前記第２の絶縁膜上に延在された前記ゲート電極の一部上に開口されたコンタクトホールと、
前記コンタクトホール内に形成され、熱処理により前記ゲート電極とオーミック・コンタクトを形成する前記ゲート電極引き出し配線用の電極膜とを有し、
炭化珪素半導体を基体とする炭化珪素半導体素子において、
前記電極膜と前記ゲート絶縁膜とを、半導体−絶縁膜−半導体構造形成後の製造工程における熱負荷による前記ゲート電極中の、前記電極膜を構成する金属原子の拡散長より長い距離だけ離間させたことを特徴とする炭化珪素半導体素子。 - 前記コンタクト部または前記電極膜が、Ｎｉ、Ｔｉ、Ｃｒ、Ｐｔ、Ａｌ、Ｐｄ、Ｆｅ、Ｃｕ、Ｍｏ、Ｗ、Ｔａのいずれかの原子を含むことを特徴とする請求項１、２、３、４または５記載の炭化珪素半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003079371A JP3952978B2 (ja) | 2003-03-24 | 2003-03-24 | 炭化珪素半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003079371A JP3952978B2 (ja) | 2003-03-24 | 2003-03-24 | 炭化珪素半導体素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007045082A Division JP2007180577A (ja) | 2007-02-26 | 2007-02-26 | 炭化珪素半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004288890A true JP2004288890A (ja) | 2004-10-14 |
| JP3952978B2 JP3952978B2 (ja) | 2007-08-01 |
Family
ID=33293496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003079371A Expired - Lifetime JP3952978B2 (ja) | 2003-03-24 | 2003-03-24 | 炭化珪素半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3952978B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009019837A1 (ja) * | 2007-08-07 | 2009-02-12 | Panasonic Corporation | 炭化珪素半導体素子およびその製造方法 |
| JP2010062402A (ja) * | 2008-09-05 | 2010-03-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| WO2011043120A1 (ja) * | 2009-10-05 | 2011-04-14 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| US8125005B2 (en) | 2006-05-18 | 2012-02-28 | Panasonic Corporation | Semiconductor element and method for manufacturing same |
| US8129758B2 (en) | 2008-07-09 | 2012-03-06 | Panasonic Corporation | Semiconductor element and manufacturing method therefor |
| WO2012093544A1 (ja) * | 2011-01-06 | 2012-07-12 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| EP2487720A1 (en) * | 2009-10-05 | 2012-08-15 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
| WO2012137914A1 (ja) * | 2011-04-08 | 2012-10-11 | 独立行政法人産業技術総合研究所 | 炭化珪素縦型電界効果トランジスタ |
| JP2017005278A (ja) * | 2010-04-06 | 2017-01-05 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2020113712A (ja) * | 2019-01-16 | 2020-07-27 | トヨタ自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| CN113328013A (zh) * | 2020-02-28 | 2021-08-31 | 山东浪潮华光光电子股份有限公司 | 一种高亮度红外光发光二极管管芯的制备方法及二极管管芯 |
-
2003
- 2003-03-24 JP JP2003079371A patent/JP3952978B2/ja not_active Expired - Lifetime
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8125005B2 (en) | 2006-05-18 | 2012-02-28 | Panasonic Corporation | Semiconductor element and method for manufacturing same |
| US7829416B2 (en) | 2007-08-07 | 2010-11-09 | Panasonic Corporation | Silicon carbide semiconductor device and method for producing the same |
| WO2009019837A1 (ja) * | 2007-08-07 | 2009-02-12 | Panasonic Corporation | 炭化珪素半導体素子およびその製造方法 |
| US8129758B2 (en) | 2008-07-09 | 2012-03-06 | Panasonic Corporation | Semiconductor element and manufacturing method therefor |
| JP2010062402A (ja) * | 2008-09-05 | 2010-03-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| EP2487720A1 (en) * | 2009-10-05 | 2012-08-15 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
| CN102549728B (zh) * | 2009-10-05 | 2015-06-03 | 住友电气工业株式会社 | 制造半导体器件的方法 |
| CN102549728A (zh) * | 2009-10-05 | 2012-07-04 | 住友电气工业株式会社 | 制造半导体器件的方法 |
| WO2011043120A1 (ja) * | 2009-10-05 | 2011-04-14 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| EP2487720A4 (en) * | 2009-10-05 | 2014-01-01 | Sumitomo Electric Industries | SEMICONDUCTOR COMPONENT |
| JP2011082254A (ja) * | 2009-10-05 | 2011-04-21 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| US8846531B2 (en) | 2009-10-05 | 2014-09-30 | Sumitomo Electric Industries, Ltd. | Method of manufacturing an ohmic electrode containing titanium, aluminum and silicon on a silicon carbide surface |
| US8963163B2 (en) | 2009-10-05 | 2015-02-24 | Sumitomo Electric Industries, Ltd. | Semiconductor device |
| JP2017005278A (ja) * | 2010-04-06 | 2017-01-05 | 三菱電機株式会社 | 電力用半導体装置 |
| WO2012093544A1 (ja) * | 2011-01-06 | 2012-07-12 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP2012142522A (ja) * | 2011-01-06 | 2012-07-26 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法 |
| US8772139B2 (en) | 2011-01-06 | 2014-07-08 | Sumitomo Electric Industries, Ltd. | Method of manufacturing semiconductor device |
| JPWO2012137914A1 (ja) * | 2011-04-08 | 2014-07-28 | 富士電機株式会社 | 炭化珪素縦型電界効果トランジスタ |
| US9184230B2 (en) | 2011-04-08 | 2015-11-10 | Fuji Electric Co., Ltd. | Silicon carbide vertical field effect transistor |
| WO2012137914A1 (ja) * | 2011-04-08 | 2012-10-11 | 独立行政法人産業技術総合研究所 | 炭化珪素縦型電界効果トランジスタ |
| JP2020113712A (ja) * | 2019-01-16 | 2020-07-27 | トヨタ自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| JP7176417B2 (ja) | 2019-01-16 | 2022-11-22 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| CN113328013A (zh) * | 2020-02-28 | 2021-08-31 | 山东浪潮华光光电子股份有限公司 | 一种高亮度红外光发光二极管管芯的制备方法及二极管管芯 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3952978B2 (ja) | 2007-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4858791B2 (ja) | 半導体装置およびその製造方法 | |
| US7829416B2 (en) | Silicon carbide semiconductor device and method for producing the same | |
| JP4291875B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP4788390B2 (ja) | 半導体装置の製造方法 | |
| WO2010116575A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4965576B2 (ja) | 半導体装置及びその製造方法 | |
| JP5883563B2 (ja) | 半導体装置の製造方法 | |
| JP7103444B2 (ja) | 炭化珪素半導体素子 | |
| JP2003086792A (ja) | 半導体装置の作製法 | |
| JP5889171B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| WO2008018342A1 (fr) | Dispositif semi-conducteur au carbure de silicium et son procédé de fabrication | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| JP3952978B2 (ja) | 炭化珪素半導体素子 | |
| WO2015033740A1 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP2009043880A (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| WO2015001863A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4013842B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US10032894B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| CN113178384B (zh) | SiC基欧姆接触结构及其制造方法 | |
| JP6686581B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP6690333B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP2007180577A (ja) | 炭化珪素半導体素子 | |
| JP6724444B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP5602256B2 (ja) | 半導体装置の製造方法 | |
| JP2017168681A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3952978 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |