CN102549728A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN102549728A
CN102549728A CN2010800402194A CN201080040219A CN102549728A CN 102549728 A CN102549728 A CN 102549728A CN 2010800402194 A CN2010800402194 A CN 2010800402194A CN 201080040219 A CN201080040219 A CN 201080040219A CN 102549728 A CN102549728 A CN 102549728A
Authority
CN
China
Prior art keywords
electrode
film
type surface
forms
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800402194A
Other languages
English (en)
Other versions
CN102549728B (zh
Inventor
玉祖秀人
和田圭司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102549728A publication Critical patent/CN102549728A/zh
Application granted granted Critical
Publication of CN102549728B publication Critical patent/CN102549728B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种制造半导体器件的方法，所述半导体器件能够与n型SiC区和p型SiC区这两者均形成接触并且可以抑制由于氧化导致的接触电阻增加，根据本发明的制造半导体器件的方法是包括如下步骤的制造半导体器件(1)的方法：准备由碳化硅构成的SiC层(12)；以及在SiC层(12)的主表面上形成欧姆电极(16)。形成欧姆电极(16)的步骤包括在SiC层(12)的主表面上形成将变成欧姆电极(16)的导体层(51，52，53)的步骤；以及执行热处理使得导体层(51，52，53)变成欧姆电极(16)的步骤。在执行热处理的步骤之后，将当欧姆电极(16)的表面暴露于含有氧的气氛中时欧姆电极(16)的温度设定为100℃或更低。

Description

制造半导体器件的方法
技术领域
本发明涉及一种制造半导体器件的方法，并且更具体来讲，涉及制造抑制电极的接触电阻增加的半导体器件的方法。
背景技术
在半导体器件中，在许多情况下，采用的是形成具有n导电类型的n型区和具有p导电类型的p型区并且电极连接到n型区和p型区的结构。随着近年来包括半导体器件的装置实现了更高效率，还要求半导体器件实现更高效率。为了实现半导体器件的更高效率，以上的电极应该不仅其阻抗(电阻)低，而且与以上n型区和p型区的接触电阻也低。
同时，为了实现半导体的更高耐压和更低损耗并且为了能够在高温环境下使用半导体器件，近来已采用碳化硅(SiC)作为形成半导体器件的材料。SiC是一种带隙比硅(Si)的带隙大的宽带隙半导体，传统上广泛使用Si作为形成半导体器件的材料。因此，通过采用SiC作为形成半导体器件的材料，可以实现半导体器件的更高耐压、较低的导通电阻等。另外，与采用硅作为材料的半导体器件相比，采用SiC作为材料的半导体器件的优点还在于，在高温环境下使用时，较少可能出现特性降低。
然而，在采用SiC作为半导体器件的材料时，与采用Si作为半导体器件的材料的示例相比，难以避免n型区、p型区和电极之间的肖特基势垒的增加。因此，出现了难以抑制n型区、p型区和电极之间的接触电阻增加的问题。
相比之下，已知的是，通过采用Ni(镍)作为接触含有n型杂质(具有n导电类型的杂质)的n型SiC区的电极的材料并且采用Ti(钛)/Al(铝)或AlSi合金作为接触含有p型杂质(具有p导电类型的杂质)的p型SiC区的电极的材料，可以降低接触电阻(参见，例如，非专利文献1)。
引用列表
NPL1：Satoshi TANIMOTO等人的“Practical Device-DirectedOhmic Contacts on 4H-SiC”，IEICE Transactions C，the Institute ofElectronics，Information and Communication Engineers(电子情报通信学会)，2003年4月，第J86-C卷，第4期，第359-367页)
发明内容
技术问题
如上所述，通过根据接触电极的区域是n型SiC区还是p型SiC区适当选择用于形成电极的材料，即使当采用SiC作为半导体器件的材料时，n型区、p型区和电极之间的接触电阻可以降低。然而，如果用于形成接触n型区的电极的材料不同于用于形成接触p型区的电极的材料，则需要多个步骤来形成这些电极，这会导致制造工艺中步骤数减少。因此，出现半导体器件的制造成本提高的问题。另外，用于形成接触n型区的电极的材料和用于形成接触p型区的电极的材料之间的差异会防止半导体器件集成度的提高。
然后，作为解决上述问题的手段，最近已研究使用含有Ti、Al和Si的欧姆接触电极作为用于形成电极的材料。含有Ti、Al和Si的欧姆接触电极可以接触n型SiC区和p型SiC区中的任一个，使接触电阻充分得以抑制。
然而，在上述含有钛、铝和硅的欧姆接触电极中，电极中所含的钛和铝成分非常容易被氧化。因此，如果电极留在具有高温的位置，则电极立即被氧化。具体来讲，在电极与n型SiC区/p型SiC区之间形成氧化物膜。由于氧化膜是电绝缘的，因此其用作电极与n型SiC区/p型SiC区之间的电阻。即，如果电极被氧化，电极立即造成与n型SiC区和p型SiC区的接触电阻的增加。
本发明是针对以上问题进行的，并且本发明的一个目的在于提供一种制造可以同时接触n型SiC区和p型SiC区并且可以抑制由于氧化导致的接触电阻增加的半导体器件的方法。
问题的解决方法
根据本发明的制造半导体器件的方法是一种制造半导体器件的方法，其包括如下步骤：准备由碳化硅构成的SiC层；以及在所述SiC层的主表面上形成欧姆电极。形成所述欧姆电极的步骤包括在所述SiC层的主表面上形成将变成所述欧姆电极的导体层的步骤，以及执行热处理使得所述导体层变成所述欧姆电极的步骤。在执行所述热处理的步骤之后，将当所述欧姆电极的表面暴露于含有氧的气氛中时所述欧姆电极的温度设置为100℃或更低。要注意，本文中的主表面是指具有最大表面面积的主表面。
当在由碳化硅构成的SiC层的主表面上形成欧姆电极时，例如，可料想到作为含有钛、铝和硅的合金的欧姆接触电极。作为认真研究的结果，本发明的发明者已发现，当在含有氧的气氛中将上述的合金化欧姆接触电极加热至超过100℃的温度时，欧姆接触电极的主表面附近的合金发生氧化。因此，在形成通过热处理而合金化的以上欧姆接触电极之后，将欧姆电极暴露于含有氧的气氛。在这种情况下，如果欧姆接触电极的主表面附近保持于100℃或更低，则可以抑制欧姆接触电极的主表面附近发生氧化以及在主表面附近最终形成具有高电阻的高电阻层。因此，可以抑制欧姆接触电极的主表面中接触电阻的增加。要注意，在形成合金化欧姆接触电极并且此后将欧姆接触电极暴露于不含氧气的气氛的情况下，即使气氛具有的温度超过100℃，也可以抑制欧姆接触电极的主表面附近发生氧化。
优选地，上述根据本发明的制造半导体器件的方法还包括在形成欧姆电极的步骤之后在欧姆电极的一个主表面上形成电极焊盘的步骤。如果以此方式，欧姆电极的主表面被由金属材料制成的前表面电极焊盘覆盖，则即使将欧姆电极置于超过100℃的含有氧的气氛中，也可以抑制欧姆电极的主表面附近发生氧化以及在主表面附近最终形成具有高电阻的高电阻层。因此，可以抑制欧姆接触电极的主表面中的接触电阻增加。另外，形成在衬底上的诸如多个MOSFET的半导体器件可以利用前表面电极焊盘来彼此电连接。
优选地，上述根据本发明的制造半导体器件的方法包括在形成欧姆的步骤之后且在形成所述电极焊盘的步骤之前去除欧姆电极的一个主表面中形成的高电阻层的步骤。
如上所述，如果通过利用热处理进行合金化并且此后在含有氧的气氛中将欧姆电极保持于100℃或更低来形成欧姆电极，则可以抑制在欧姆电极的主表面附近发生氧化并且最终形成高电阻层。然而，从那时起直到形成电极焊盘的步骤，制造方法包括例如形成后表面电极焊盘的步骤、清洁衬底的步骤等。如果在执行这些步骤时将欧姆电极的主表面暴露于超过100℃的含有氧的气氛，则存在在欧姆电极的主表面附近发生氧化并且形成高电阻层的可能性。因此，优选地，在执行形成电极焊盘的步骤之前，执行去除在欧姆电极的一个主表面上形成的高电阻层的步骤。如果在以此方式去除高电阻层之后形成电极焊盘，则这使得欧姆电极不包括高电阻层。因此，可以抑制欧姆接触电极的主表面中接触电阻的增加。要注意，为了使去除高电阻层的效果最大化，更优选地，紧接在形成电极焊盘的步骤之前，进行去除高电阻层的步骤。
上述根据本发明的制造半导体器件的方法可以包括在形成欧姆电极的步骤之后且在形成电极焊盘的步骤之前在含有氧的气氛中将欧姆电极的一个主表面保持在100℃或更低的步骤。
如上所述，在形成电极焊盘的步骤之前形成欧姆电极之后，制造方法包括例如形成后表面电极焊盘的步骤、清洁衬底的步骤等。如果在执行这些步骤时将欧姆电极的主表面暴露于超过100℃的含有氧的气氛，则存在欧姆电极的主表面发生氧化并且形成高电阻层的可能性。因此，在执行形成电极焊盘的步骤之前进行形成欧姆电极的步骤(合金化)之后，防止欧姆电极的主表面暴露于超过100℃的含有氧的气氛。即，如果欧姆电极所处的气氛是含有氧的气氛，则气氛的温度保持在100℃或更低。因此，即使在抑制了欧姆电极的主表面发生氧化的情况下，可以保持欧姆电极的主表面不发生氧化，直到在这之后立即执行在欧姆电极的主表面上形成电极焊盘的步骤。因此，可以抑制欧姆接触电极的主表面中接触电阻的增加。要注意，为了更可靠地抑制欧姆电极的主表面发生氧化，更优选地，在执行形成电极焊盘的步骤之前进行形成欧姆电极的步骤(合金化)之后，将温度保持在60℃或更低。
上述根据本发明的制造半导体器件的方法可以包括在形成欧姆电极的步骤之后且在形成电极焊盘的步骤之前在欧姆电极的一个主表面上形成保护膜的步骤。
如上所述，在执行形成电极焊盘的步骤之前形成欧姆电极之后，存在欧姆电极的主表面附近发生氧化的可能性。为了抑制发生这样的现象，优选地，在形成欧姆电极的步骤之后且在形成电极焊盘的步骤之前，执行在欧姆电极的一个主表面上形成保护膜的步骤。因此，通过保护膜的作用，可以抑制欧姆电极的主表面附近发生氧化。要注意，优选地，在形成通过热处理而合金化的欧姆电极之后，立即进行形成保护膜的步骤。另外，保护膜不是根据本发明的半导体器件的组件。因此，优选地，紧接在形成电极焊盘的步骤之前，去除保护膜。
本发明的有益效果
根据依照本发明的制造方法，可以提供可以同时接触n型SiC区和p型SiC区并且可以抑制由于氧化而导致的接触电阻增加的半导体器件。
附图说明
图1是示出根据本发明的作为半导体器件的MOSFET的主要组件的示意性横截面图。
图2是示出第一实施例中的制造MOSFET的方法的概况的流程图。
图3是示出图2中的欧姆电极材料形成步骤的细节的流程图。
图4是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图5是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图6是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图7是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图8是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图9是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图10是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图11是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图12是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图13是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图14是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图15是示出第一实施例中的制造MOSFET的方法的示意性横截面图。
图16是示出第一实施例中的MOSFET的完成状态的示意性横截面图。
图17是示出第二实施例中的制造MOSFET的方法的概况的流程图。
图18是示出第二实施例中的制造MOSFET的方法的示意性横截面图。
图19是示出第二实施例中的制造MOSFET的方法的示意性横截面图。
图20是示出第二实施例中的制造MOSFET的方法的示意性横截面图。
图21是示出第二实施例中的制造MOSFET的方法的示意性横截面图。
图22是示出第二实施例中的制造MOSFET的方法的示意性横截面图。
图23是示出第二实施例中的MOSFET的完成状态的示意性横截面图。
图24是示出第三实施例中的制造MOSFET的方法的概况的流程图。
图25是示出第三实施例中的制造MOSFET的方法的示意性横截面图。
图26是示出第三实施例中的制造MOSFET的方法的示意性横截面图。
图27是示出第三实施例中的制造MOSFET的方法的示意性横截面图。
图28是示出第四实施例中的制造MOSFET的方法的概况的流程图。
具体实施方式
下文中，将参照附图来描述本发明的实施例。在以下的附图中，相同或相应的元件具有分配的相同的附图标记并且将不再重复对其的描述。
(第一实施例)
最开始，将描述第一实施例中的MOSFET。参照图1，第一实施例中的MOSFET 1包括：n+SiC衬底11，其作为由碳化硅SiC构成的衬底并且具有n导电类型(第一导电类型)；n-SiC层12，其作为由SiC构成的半导体层并且具有n导电类型(第一导电类型)；一对p主体13，其作为第二导电类型区域，具有p导电类型(第二导电类型)；n+源区14，作为高浓度的第一导电类型区域，具有n导电类型(第一导电类型)；以及p+区18，其作为高浓度的第二导电类型区域，具有p导电类型(第二导电类型)。n+SiC衬底11含有n型杂质(具有n导电类型的杂质)，诸如，高浓度的N(氮)。多个MOSFET 1以周期性重复的方式在n+SiC衬底上对齐，在整体上形成一个器件。
n-SiC层形成在n+SiC衬底11的一个主表面11A上，例如，厚度为大致10μm，并且其通过含有n型杂质而具有n导电类型。n-SiC层12中所含的n型杂质的示例包括N(氮)和P(磷)，并且所含杂质的浓度低于n+SiC衬底11中所含n型杂质的浓度，例如，浓度为1×1016cm-3。要注意，本文中的主表面是指具有最大表面面积的主表面。
形成一对p主体13，使得p主体彼此分开，以便包括n-SiC层12的第二主表面12B，第二主表面12B是与作为n+SiC衬底11侧的主表面的第一主表面12A相反的主表面，并且所述一对p主体通过含有p型杂质(具有p导电类型的杂质)而具有p导电类型(第二导电类型)。例如，采用Al、B(硼)等作为p主体13中将包含的p型杂质，并且所含浓度低于n+SiC衬底11中所含的n型杂质的浓度，例如，浓度为1×1017cm-3。
一对n+源区14形成在一对p主体13中的每个内，以便包括第二主表面12B并且被p主体13围绕。n+源区14包含诸如P(磷)的n型杂质，其浓度高于n-SiC层12中所含的n型杂质的浓度，例如，浓度为1×1020cm-3。
p+区18被形成为包括第二主表面12B，处于一对p主体13中的每个内的一对n+源区14所夹的区域中。p+区18含有诸如Al或B的p型杂质，其浓度高于p主体13中所含的p型杂质的浓度，例如，浓度为1×1020cm-3。要注意，关于图1中的第二主表面12B延伸的方向，p主体13内的p+区18和一对n+源区14被布置成彼此接触。
进一步参照图1，MOSFET 1包括作为栅绝缘膜的栅氧化物膜15、栅电极17和一对源接触电极16。
栅氧化物膜15形成在n-SiC层12的第二主表面12B上，以便接触第二主表面12B，并且从一个p主体13内形成的n+源区14延伸到另一个p主体13内形成的n+源区14的上表面，布置在相对于第二主表面12B延伸的方向、与p主体13上方相邻的位置处。栅氧化物膜15由例如二氧化硅(SiO2)构成。
栅电极17被布置成接触栅氧化物膜15，以便从一个p主体13内形成的n+源区14之一延伸到另一个p主体13内形成的n+源区14之一的上表面，布置在相对于第二主表面12B延伸的方向、与p主体13上方相邻的位置处。另外，栅电极17由诸如多晶硅、Al等的导体制成。
源接触电极16以与这些区域接触的方式从一对p主体13中的每个主体内布置的一对n+源区14之一延伸到被布置成与其接触的p+区18和另一个n+源区14。源接触电极16还布置在第二主表面12B上，以便与第二主表面12B接触，如同栅氧化物膜15一样。换言之，源接触电极16布置在第二主表面12B上，处于没有形成栅氧化物膜15的区域中。另外，源接触电极16包含Ti、Al和Si。更具体来讲，源接触电极16包含Ti、Al、Si和C(碳)以及诸如O(氧)的剩余的杂质。
要注意，图1只示出对于MOSFET 1的操作原理而言重要的那些组件。因此，虽然在图1中未示出，但是MOSFET 1通常包括布置在其中的前表面电极焊盘、后表面电极焊盘、层间绝缘膜和钝化膜。前表面电极焊盘形成为接触源接触电极16，并且由诸如Ti、Al等的导体制成。前表面电极焊盘电连接到n+源区14，并且源接触电极16夹在其间。另外，就图1中的MOSFET 1而言，前表面电极焊盘被布置成将一个源接触电极16连接到布置在与之相邻的位置处的另一个源接触电极16。
在具有图1中的构造的MOSFET 1中，后表面电极焊盘具有作为漏电极的功能。后表面电极焊盘接触n+SiC衬底11的另一个主表面11B，并且形成为漏电极，所述主表面11B是与作为形成n-SiC层12侧上的主表面的一个主表面11A相反的主表面。例如，这个漏电极可以由含有Ti、Al和Si的材料制成，如同以上的源接触电极16一样，或者它可以由能够与n+SiC衬底11建立欧姆接触的、诸如Ni的另一种材料制成。因此，漏电极电连接到n+SiC衬底11。
层间绝缘膜具有用于例如将栅电极17和前表面电极焊盘与外部电隔离，在图1中，所述前表面电极焊盘被布置成将一个源接触电极16连接到另一个源接触电极16，层间绝缘膜还用于保护MOSFET 1。层间绝缘膜由例如SiO2构成。
钝化膜被形成为保护膜，在形成了MOSFET 1的所有组件之后，该保护膜最终保护MOSFET 1免受外部影响。钝化膜也由例如SiO2构成，如同层间绝缘膜一样。
即，本实施例中的MOSFET 1包括：n+SiC衬底11；n-SiC层12，其作为形成在n+SiC衬底11上并且由碳化硅构成的SiC层；源接触电极16，其被布置成接触n-SiC层12；以及前表面电极焊盘，其用于促使电信号输入到源接触电极16。因此，源接触电极16是通过与n-SiC层12建立欧姆接触而布置的欧姆接触电极。为了与n+源区14和p+区18这两者建立欧姆接触，源接触电极16用作含有Ti、Al和Si的欧姆接触电极。也就是说，源接触电极16被布置成从接触n+源区14的区域延伸到接触p+区18的区域。
在本实施例中的MOSFET 1中，被布置成接触n-SiC层12的源接触电极16含有Ti、Al和Si。这个源接触电极16可以接触p+区18使接触电阻与由Ti/Al构成的电极的接触电阻相当，并且接触n+源区14使接触电阻与由Ni构成的电极的接触电阻相当。这个源接触电极16被布置成从接触n+源区14的区域延伸到接触p+区18的区域。因此，本实施例中的MOSFET 1是能够实现制造工艺中的步骤数目减少和集成度提高的半导体器件。
更具体来讲，在具有DMOS结构的本实施例中的MOSFET 1中，必须将n+源区14和p主体13保持在相同的电势。因此，源接触电极16需要电连接到n+源区14和p主体13这两者并且降低接触电阻。另外，在MOSFET 1中，为了降低导通电阻，n+源区14和源接触电极16应该彼此电连接并且抑制接触电阻。在这种连接中，本实施例中的MOSFET 1中的源接触电极16通过含有Ti、Al和Si以低接触电阻来接触n+源区和p主体13(p+区18)这两者。因此，MOSFET 1是能够实现制造工艺中的步骤数目减少和集成度提高的半导体器件。
现在，将描述MOSFET 1的操作。参照图1，在不高于阈值的电压施加到位于图1中心的栅电极17的这种状态下，即，在截止状态下，设置在位于图1中心的栅氧化物膜15的正下方的p主体13和n-SiC层12之间的部分被反向偏置并且处于非导通状态。另一方面，当向位于图1中心的栅电极17施加正电压时，反转层形成在沟道区中，所述沟道区是p主体13位于图1左侧上、接触中心的栅氧化物膜15的部分周围的区域。因此，n+源区14和n-SiC层12彼此电连接，并且电流在源接触电极16(或连接到源接触电极16的前表面电极焊盘)和漏电极之间流动。
为了使电流在源接触电极16(或连接到源接触电极16的前表面电极焊盘)和漏电极之间流动，源接触电极16需要电连接到n+源区14和p主体13这两者，并且降低源接触电极16与n+源区14以及p主体13这两者之间的接触电阻。另外，在MOSFET 1中，为了降低导通电阻，n+源区14和源接触电极16应该彼此电连接，并且抑制接触电阻。为了满足这种要求，通过下述的制造方法来形成本实施例中的MOSFET 1。
现在，将描述制造第一实施例中代表半导体器件的MOSFET的方法作为根据本发明的制造半导体器件的方法的一个实施例。参照图2，在第一实施例中的制造MOSFET的方法中，最开始，执行SiC衬底准备步骤(S10)。在这个步骤(S10)中，准备第一导电类型的SiC衬底。具体来讲，参照图4，例如，准备由六方晶系的SiC构成并且通过含有n型杂质而具有n导电类型的n+SiC衬底11。
接着，参照图2，执行n型层形成步骤(S20)。在这个步骤(S20)中，在n+SiC衬底11上形成第一导电类型的半导体层。具体来讲，参照图4，通过外延生长，在n+SiC衬底11的一个主表面11A上形成由碳化硅构成的n-SiC层12。例如，采用SiH4(硅烷)和C3H8(丙烷)的气体混合物作为源气体来执行外延生长。在此，例如，优选地，引入N或P作为n型杂质。因此，可以形成的n-SiC层12中所含的n型杂质的浓度低于n+SiC衬底11中所含的n型杂质的浓度。具体来讲，例如，n-SiC层12中的n型杂质的浓度优选地不低于5×1015cm-3且不高于5×1016cm-3。
接着，参照图2，执行p主体形成步骤(S21)。在这个步骤(S21)中，参照图5，形成具有第二导电类型的第二导电类型区域，以便包括n-SiC层12的第二主表面12B，该第二主表面12B是与作为n+SiC衬底11侧上的主表面的第一主表面12A相反的主表面。具体来讲，最开始，例如，通过CVD(化学气相沉积)在第二主表面12B上形成由SiO2构成的氧化物膜。然后，在将抗蚀剂涂布到氧化物膜上之后，执行曝光和显影，以由此在与用作第二导电类型区域、与p主体13的所需形状相一致的区域中，形成具有开口的抗蚀剂膜。使用抗蚀剂膜作为掩模，例如，通过RIE(反应离子蚀刻)来部分地去除氧化物膜，并且在n-SiC层12上形成具有开口图案的由氧化物膜形成的掩模层。此后，去除以上的抗蚀剂膜。然后，使用这个掩模层作为掩模，执行到n-SiC层12中的诸如Al的p型杂质的离子注入，以由此在n-SiC层12中形成p主体13。要注意，图5中包括的多个向下箭头表示离子注入的方向。
接着，参照图2，执行n+区形成步骤(S22)。在这个步骤(S22)中，在p主体13内包括第二主表面12B的区域中，形成高浓度的第一导电类型区域，该高浓度的第一导电类型区域所含的具有第一导电类型的杂质的浓度高于n-SiC层12中的杂质浓度。具体来讲，参照图5，最开始，在去除以上步骤(S21)中用作掩模的氧化物膜之后，根据与步骤(S21)类似的工序，形成在与n+源区14的所需形状相一致的区域中具有开口的掩模层。然后，使用这个掩模层作为掩模，通过离子注入，将诸如P的n型杂质引入到n-SiC层12中，以由此形成n+源区14。
接着，参照图2，执行p+区形成步骤(S23)。在这个步骤(S23)中，参照图5，p+区被形成为在一对p主体内的每个主体内的一对n+源区14所夹的区域中包括第二主表面12B。具体来讲，参照图5，根据与步骤(S21)和(S22)类似的工序，形成在与p+区18的所需形状相一致的区域中具有开口的掩模层，并且使用这个掩模层作为掩模，通过离子注入，将诸如Al或B的p型杂质引入到n-SiC层12中，以由此形成p+区18。
接着，参照图2，执行激活退火步骤(S31)。在这个步骤(S31)中，通过在Ar(氩)气氛中将已注入离子的n-SiC层12加热至大致1700℃并且保持大致30分钟，来执行激活退火，所述激活退火是用于激活通过以上的离子注入引入的杂质的热处理。
接着，参照图2，执行热氧化步骤(S32)。在这个步骤(S32)中，参照图6，上面通过步骤(S10)至(S31)形成包括所需离子注入区的n-SiC层12的n+SiC衬底11经受热氧化。例如，通过在氧气氛中将n+SiC衬底11加热至大致1300℃并且保持大致10分钟，可以执行热氧化。因此，在第二主表面12B上，形成用作由二氧化硅(SiO2)构成的栅氧化物膜15(参见图1)的热氧化膜15A(例如，具有的厚度大致为30nm至50nm)。
在热氧化步骤(S32)中，可以如上所述地采用在氧气氛中执行的干法氧化，然而，例如，可以采用湿法氧化或高热氧化，在湿法氧化中，在含有蒸气的氧气氛中执行加热，在高热氧化中，混合并燃烧氢和氧以生成水。另外，通过热氧化步骤(S32)形成的热氧化膜15A可以经受退火作为附加的处理。在这种退火中，优选地，例如，在NO(一氧化氮)气氛、N2O(一氧化二氮)气氛、Ar气氛或H2(氢)气氛中，在不低于1000℃且不高于1300℃的温度下执行加热不少于3分钟且不大于3小时。
接着，参照图2，执行栅电极形成步骤(S40)。在这个步骤(S40)中，参照图7，例如，作为导体的由多晶硅、Al等构成的栅电极17被形成为接触热氧化膜15A，以便从一个p主体13内形成的n+源区14之一延伸到另一个p主体13内形成的n+源区14之一的上表面，布置在相对于第二主表面12B延伸的方向、与p主体13上方相邻的位置处。虽然以上的描述涉及位于图1中心的栅电极17，但是对于例如形成在图1左侧和右侧上的栅电极17，同样适用。如果采用多晶硅作为栅电极的材料，则多晶硅可以含有具有超过1×1020cm-3的高浓度的P。
通过使用例如CVD法来沉积由例如多晶硅构成的薄膜以使其接触热氧化膜15A(即，基本上不面对n+SiC衬底11的一侧上的热氧化膜15A的整个主表面上方)并且此后执行蚀刻来得到图7所示的图案，来形成栅电极17。在将抗蚀剂涂布到所形成的薄膜上之后，执行曝光和显影，以在与栅电极17的所需形状相一致的区域中形成具有开口的抗蚀剂膜。然后，使用抗蚀剂膜作为掩模，例如，通过RIE(反应离子蚀刻)来局部地去除薄膜，以由此形成在所需区域中具有开口图案的栅电极17。
可替选地，可以使用剥离方法，剥离方法包括如下步骤：在与栅电极17的形状相一致的区域中预先形成具有开口的掩模层；在掩模层上以及用作掩模中的开口的区域上方，沉积由上述多晶硅构成的薄膜；以及此后去除掩模层，以在所需区域中形成栅电极17的图案。
接着，参照图2，执行层间绝缘膜形成步骤(S50)。在这个步骤(S50)中，参照图8，例如，通过CVD(化学气相沉积)来形成由SiO2构成的氧化物膜。在此，具体通过使用等离子体CVD，来形成具有的厚度大致为1μm的层间绝缘膜21，以使其接触热氧化膜15A和栅电极17的表面。
接着，参照图2，执行源电极部分开口步骤(S60)。在这个步骤(S60)中，部分地去除在步骤(S50)中形成的层间绝缘膜21以及热氧化膜15A。即，在步骤(S60)中，去除将在随后步骤中形成源接触电极16的区域中形成的层间绝缘膜21。具体来讲，参照图9，优选地，去除热氧化膜15A的接触一对p主体13内形成的n+源区14和p+区18中的每个的部分以及接触上述热氧化膜15A的层间绝缘膜21。这是因为，源接触电极16被形成为以接触这些区域的方式从n+源区14延伸到被布置成与之接触的p+区18和另一个n+源区14，如图1中所示。
通过以下工序执行上述热处理。最开始，在将抗蚀剂涂布到层间绝缘膜21上之后，执行曝光和显影，以由此在与层间绝缘膜21的所需形状相一致的区域中，形成具有开口的抗蚀剂膜。然后，使用抗蚀剂膜作为掩模，例如，通过RIE(反应离子蚀刻)来部分地去除层间绝缘膜21，以由此形成在所需区域中具有开口图案的层间绝缘膜21。已被部分去除层间绝缘膜21的区域被形成为图9所示的接触孔22。在接触孔22中，暴露p+区18的主表面和n+源区14的主表面的部分区域。另外，通过RIE来部分地去除热氧化膜15A，以由此形成图9所示的栅氧化物膜15。
接着，参照图2，执行欧姆电极材料形成步骤(S70)。在这个步骤(S70)中，依次形成作为将变成欧姆电极，即源接触电极16(欧姆接触电极)的导体层的由Ti构成的Ti膜51、由Al构成的Al膜52和由Si构成的Si膜53。具体来讲，参照图10，例如，通过溅射，在第二主表面12B上，具体在接触孔22内(在被暴露的p+区18的主表面和n+源区14的主表面上)以及在层间绝缘膜21的上主表面上，依次形成上述的Ti膜51、Al膜52和Si膜53。参照图3，如步骤(S71)至(S73)，依次执行Ti膜形成步骤、Al膜形成步骤和Si膜形成步骤。
此后，将抗蚀剂涂布到接触孔22内的Si膜53和层间绝缘膜21上的Si膜53上。然后，对所涂布的抗蚀剂执行曝光和显影，以由此形成具有与Si膜53的所需形状相一致的开口的抗蚀剂膜。使用抗蚀剂膜作为掩模，例如，通过RIE(反应离子蚀刻)来部分地去除Si膜53，以由此形成在所需区域中具有开口图案的Si膜53。优选地，连同抗蚀剂一起去除层间绝缘膜21上的Si膜53，并且接触孔22内的Si膜53得以保持。要注意，在诸如层间绝缘膜21上被去除Si膜53的区域中，还去除Al膜52和Ti膜51。另外，在诸如接触孔22内保持Si膜53的区域中，Al膜52和Ti膜51也得以保持。因此，如图10中所示，只在暴露于接触孔22内的p+区18的主表面和n+源区14的主表面上，形成Ti膜51、Al膜52和Si膜53。
可替选地，可以使用剥离方法，所述剥离方法包括如下步骤：预先形成在与Ti膜51、Al膜52和Si膜53的形状相一致的区域中具有开口的掩模层；在掩模层上以及用作掩模层中的开口的区域上方，沉积上述的Si膜53、Al膜52和Ti膜51；以及此后去除掩模层，以在所需区域中(在被暴露的p+区18的主表面和n+源区14的主表面上)形成Si膜53、Al膜52和Ti膜51的图案。
在此，在步骤(S71)中，优选地形成具有的厚度不小于
Figure BDA0000142030860000171
且不大于
Figure BDA0000142030860000172
的Ti膜51。因此，可以形成以稳定方式具有低电阻的欧姆接触电极。另外，在步骤(S72)中，优选地形成厚度为步骤(S71)中形成的Ti膜51的至少1.5倍且至多6倍的Al膜52。因此，可以制造进一步可靠实现与n+源区14和p主体13的低接触电阻的源接触电极16。此外，在步骤(S73)中，优选地形成具有的厚度不小于
Figure BDA0000142030860000173
且不大于的Si膜53。因此，可以形成以稳定方式具有低电阻的欧姆接触电极。
另外，在欧姆电极材料形成步骤(S70)中，除了上述的Ti膜51、Al膜52和Si膜53之外，还优选地形成Ni膜54。参照图10，例如，通过溅射，在n-SiC层12相反侧上的n+SiC衬底11的主表面上，形成用于形成后表面电极(漏电极)的Ni膜54。可以在形成Ti膜51、Al膜52和Si膜53的步骤之前，或者在形成Ti膜51、Al膜52和Si膜53的步骤之后，执行形成Ni膜54的步骤。可替选地，例如，可以在形成Ti膜51之后且在形成Al膜52之前形成Ni膜。可以在形成Al膜52之后且在形成Si膜53之前形成Ni膜。
优选地，例如，Ni膜54具有的厚度不小于
Figure BDA0000142030860000181
且不大于
Figure BDA0000142030860000182
优选地不小于
Figure BDA0000142030860000183
且不大于
Figure BDA0000142030860000184
例如，
Figure BDA0000142030860000185
因此，可以形成以稳定方式具有低电阻的欧姆漏电极。
接着，参照图2，执行合金化处理步骤(S80)。具体来讲，参照图10和图11，在诸如Ar的惰性气体气氛中，将已完成以上工序的n+SiC衬底11加热至不低于550℃且不高于1200℃的温度、优选地不低于900℃且不高于1100℃的温度，例如1000℃，并保持不长于10分钟，例如2分钟的时间段。通过这种热处理，将Ti膜51中的Ti、Al膜52中的Al和Si膜53中的Si以及n-SiC层12或n+SiC衬底11中所含的C合金化。因此，如图11中所示，形成一对p主体13中的每个内的一对n+源区14中的一个延伸到与之接触布置的p+区18和另一个n+源区14并与这些区域接触的源接触电极16。另外，同时通过以上的加热将Ni膜54合金化，使其变成漏电极。在此，在步骤(S80)中，优选地，在惰性气体(尤其是Ar和/或N2)和氢气的气体混合物中加热n+SiC衬底11。可以制造其与n+源区14和p主体13(p+区18)的接触电阻进一步可靠降低并且抑制了制造成本的源接触电极16。通过以上工序，完成步骤(S80)。
在暂时从其中已执行步骤(S80)的炉子中取出n+SiC衬底11并将其暴露于空气(即，含有氧的气氛)以便继续步骤(S90)作为随后步骤的情况下，优选地，确认n+SiC衬底11已冷却至100℃或更低，然后将n+SiC衬底11放到空气中。在以上内容中，更优选地，确认n+SiC衬底11已冷却至60℃或更低，例如50℃，然后将n+SiC衬底11放到空气中。这可以抑制源接触电极16的主表面附近发生氧化并且最终形成高电阻层。
另外，可以在执行步骤(S80)之后，形成上述步骤(S70)中用于形成后表面电极(漏电极)的Ni膜54。在这种情况下，在形成Ni膜之后，优选地，在诸如Ar的惰性气体的气氛中，将n+SiC衬底11加热至不低于550℃且不高于1200℃，优选地不低于900℃且不高于1100℃，例如1000℃的温度，并且保持不多于10分钟，例如2分钟的时间段，如上所述。然而，在这种情况下，为了提高处理效率，优选地对步骤(S70)中形成的Ti膜51、Al膜52和Si膜53同时执行热处理并且对Ni膜54执行热处理。即，优选地，在步骤(S70)中形成的Ti膜51、Al膜52、Si膜53和Ni膜54，此后在步骤(S80)中执行热处理以进行合金化。
接着，参照图2，执行后表面电极焊盘形成步骤(S90)。在这个步骤(S90)中，例如，依次在n+SiC衬底11相反侧上的作为漏电极的Ni膜54的主表面上，形成用作后表面电极焊盘的Ni层和Au(金)层。
具体来讲，参照图12，例如，通过溅射，在n+SiC衬底11相反侧上的Ni膜54的主表面上，依次气相沉积Ni层和Au层，并且因此Ni层和Au层一起形成后表面电极焊盘55。通过依次气相沉积Ni层和Au层，可以在Ni膜54和后表面电极焊盘55之间的接触界面处形成良好的粘附特性和欧姆特性。要注意，Ni层具有的厚度优选地不小于30nm且不大于70nm，并且其中进一步优选地不小于40nm且不大于60nm，例如，50nm。Au层具有的厚度优选地不小于200nm且不大于700nm，并且其中进一步优选地不小于400nm且不大于600nm，例如，500nm。
通过设定如上的厚度条件，以上的后表面电极焊盘55可以形成以稳定方式具有低电阻的欧姆漏电极，例如，作为Ni层和Au层之间的良好粘附性或后表面电极焊盘55的Ni层和步骤(S70)中形成的Ni膜54之间的良好粘附性。要注意，为了提高Ni层和Au层之间的粘附特性以及Ni膜54和后表面电极焊盘55之间的粘附特性，优选地，在形成后表面电极焊盘55之后，对n+SiC衬底11执行热处理。具体来讲，在诸如Ar的惰性气体的气氛中，将n+SiC衬底11加热至不低于300℃且不高于500℃，优选地不低于350℃且不高于450℃，例如400℃的温度，并且保持不多于60分钟，例如20分钟的时间段。
接着，参照图2，执行栅电极部分开口步骤(S100)。在这个步骤(S100)中，去除栅电极17的构成栅衬里的部分上的层间绝缘膜21，以形成开口。
在图1所示的MOSFET中，夹在一对左和右p主体13之间的处于中间的栅电极17与其两侧上的源接触电极16一起构成一个MOSFET 1。图1的右侧和左侧的栅电极17具有作为栅衬里的功能，用于稳定图1所示的MOSFET 1(即，在主表面方向上周期性重复相同图案的器件)内的相邻MOSFET 1的栅电势。由于多晶硅具有的电阻高于金属的电阻，因此在具有大面积的主表面的大面积器件中，由处于栅电势施加部(例如，诸如结合焊盘的电信号出口)的MOSFET 1与远离栅电势施加部的MOSFET 1之间的多晶硅，造成电势明显降低，从而导致栅电势不稳定。因此，在器件中的部分区域中形成开口并且提供金属布线，以建立与栅电势施加部的连接。以此方式，在器件的整个主表面中，栅电势是稳定的。虽然在图13中示出被布置成能夹住一个MOSFET 1的短距离的栅衬里，但是通常栅衬里被布置成环绕器件主表面的最外边界。
即，与中心的MOSFET 1相同的多个MOSFET对齐在图1的右端部和左端部，并且图1的右侧和左侧的栅电极17电连接这些MOSFET，并且因此稳定MOSFET 1的栅电势。通过去除如上所述的用作栅衬里的栅电极17的主表面上形成的层间绝缘膜21的一部分，可以从用作栅衬里的栅电极17中提取电信号。
具体来讲，参照图13，去除布置成与栅电极17接触的层间绝缘膜21的部分，所述部分从外部环绕如上所述的构成一个MOSFET 1的栅电极17。为了进行这种处理，最开始，在将抗蚀剂涂布到层间绝缘膜21上之后，执行曝光和显影，以由此形成在与层间绝缘膜21的所需形状相一致的区域中具有开口的抗蚀剂膜。然后，使用抗蚀剂膜作为掩模，例如，通过RIE(反应离子蚀刻)来部分地去除层间绝缘膜21，以由此形成在所需区域中具有开口图案的层间绝缘膜21。因此，形成如图13所示的栅接触孔23，该栅接触孔23用作从其去除层间绝缘膜21的开口。
接着，参照图2，执行高电阻层去除步骤(S110)。在这个步骤(S110)中，去除在要形成电极的区域中形成的高电阻层。具体来讲，参照图13，例如，在用于形成源电极的源接触电极16中，去除n-SiC层12相反侧上的、距离其主表面具有特定深度的区域。
即使可以抑制在步骤(S80)中形成源接触电极16之后的源接触电极16的电极主表面16A的氧化，例如，在上述的步骤(S90)中，距离图13中的源接触电极16的电极主表面16A具有特定深度的区域也通过为了将n+SiC衬底11在空气中干燥而在空气中进行的干燥/烘焙以及为了提高所形成的后表面电极焊盘55的粘附特性而进行的热处理来氧化。距离图13中的源接触电极16的电极主表面16A具有特定深度的区域还通过当n+SiC衬底11经历步骤(S90)并前进到步骤(S100)时经由暴露于空气的步骤(S90)中的热处理所加热的状态中的n+SiC衬底11了氧化。另外，在上述的步骤(S100)中，源接触电极的主表面附近通过氧等离子体灰化而发生氧化，执行氧等离子体灰化是为了去除用于部分地去除层间绝缘膜21的抗蚀剂。
对于步骤(S100)中形成的栅接触孔23中的电极主表面23A，同样适用。电极主表面23A也可以通过氧等离子体灰化来氧化。因此，距离电极主表面23A具有特定深度的区域被氧化。
在电极主表面16A和电极主表面23A附近形成的氧化区域都是高电阻层，其具有的电阻高于例如源接触电极16中其他区域的电阻。因此，如果在例如源接触电极16中形成这种高电阻层，则难以得到与源接触电极16的电极主表面16A的良好欧姆接触。类似地，在高电阻层形成在栅接触孔23中的情况下，难以得到与要形成的电极的良好欧姆接触。因此，如果金属电极形成在具有其内形成有高电阻层的电极主表面16A、23A上，则存在输入到金属电极/从金属电极输出的电信号的性质会劣化或波动的可能性。
因此，在步骤(S110)中，执行上述的高电阻层去除步骤。具体来讲，参照图13，例如，对源接触电极16的电极主表面16A以及栅接触孔23中的电极主表面23A执行反溅射。具体来讲，例如，将在低压气氛中离子化的诸如Ar(氩)的惰性气体涂布到电极主表面16A和电极主表面23A上。由此，离子化的惰性气体碰撞电极主表面16A和电极主表面23A中形成的高电阻层，并且通过碰撞的能量，从电极主表面16A和电极主表面23A撞掉高电阻层16C。因此，从电极主表面16A和电极主表面23A去除高电阻层16C，并且电极主表面16B、23B用作如图14中所示的最上表面。要注意，源接触电极16上方的虚线以及图14中的右栅电极17和左栅电极17上方的虚线分别表示去除高电阻层之前的电极主表面16A和23A。另外，图14中所包括的多个向下箭头表示溅射的方向。
要注意，为了在步骤(S110)中去除高电阻层，可以执行干法蚀刻来替代上述的反溅射。例如，在去除电极主表面16A中的高电阻层的情况下，由于高电阻层由通过氧化由Ti、Al、Si和C构成的合金形成的材料制成，因此优选地使用诸如Ar的稀有气体作为蚀刻气体来去除高电阻层。另外，例如，可以使用诸如CF4的氟基气体来去除高电阻层以及清洁通过去除高电阻层而暴露的电极主表面16B、23B。
接着，参照图2，执行前表面电极焊盘形成步骤(S120)。在这个步骤(S120)中，已在步骤(S110)中被去除高电阻层的电极主表面上，形成用作前表面电极焊盘的金属层。要注意，优选地，在步骤(S110)中去除源接触电极16中的高电阻层等之后，立即执行步骤(S120)。由此，前表面电极焊盘可以形成在电极主表面16B、23B上，并且其内不形成高电阻层。在形成前表面电极焊盘之后，源接触电极16的主表面没有被氧化。因此，优选地，在执行高电阻层去除步骤(S110)之后，立即执行步骤(S120)。
具体来讲，参照图15，在栅电极17、源接触电极16和层间绝缘膜21上，例如，通过溅射，依次形成由Ti和Al构成的薄膜层。随后，在将抗蚀剂涂布到薄膜层之后，执行曝光和显影，以由此形成在与薄膜层的所需形状相一致的区域中具有开口的抗蚀剂膜。然后，使用该抗蚀剂膜作为掩模，例如，通过RIE(反应离子蚀刻)，来部分地去除薄膜层，以由此形成在所需区域中具有开口图案的前表面电极焊盘27。在此，构成前表面电极焊盘27的Ti具有的厚度优选地不小于30nm且不大于70nm，并且其中尤其优选地不小于40nm且不大于60nm，例如，50nm。类似地，构成前表面电极焊盘27的Al具有的厚度优选地不小于2.5μm并且尤其优选地不小于4μm，例如5μm。要注意，在图15中，相对于垂直方向，位于中心、连接一对源接触电极16的前表面电极焊盘27的焊盘最上表面27A与图15的左侧和右侧上的栅电极17上形成的前表面电极焊盘27的焊盘最上表面27B具有相等的高度。然而，这是因为附图的简化，并且实际上，焊盘最上表面具有根据区域的不同的高度。
优选地，在同一个炉子内，在执行了步骤(S110)的处理之后立即连续执行步骤(S120)，而不用取出n+SiC衬底置于空气中。然而，当执行步骤(S120)时，优选地，在不含氧的低压气氛中执行处理。在步骤(S120)中，优选地，通过溅射来形成前表面电极焊盘。这可以抑制出现如下现象：从在步骤(S110)中去除高电阻层时直到在步骤(S120)中形成前表面电极焊盘27时，电极主表面16B、23B被氧化。这可以更可靠地抑制出现电极主表面16B、23B发生氧化的现象。
如果如上所述在不含氧气的低压气氛中执行步骤(S120)的处理，则在气氛的温度条件方面，不存在特别的限制。然而，如果在含有氧的气氛中执行步骤(S120)，则上面要形成前表面电极焊盘27的区域优选地具有100℃或更低，以便抑制在步骤(S110)中已被去除高电阻层的区域再次被氧化。要注意，温度更优选地为60℃或更低。
在如上述形成的图15中的前表面电极焊盘27中，在中心处包括焊盘最上表面27A的前表面电极焊盘27是连接到源接触电极16以控制源电流的电极。另外，在图15中的前表面电极焊盘27中，在左侧和右侧上包括焊盘最上表面27B的前表面电极焊盘27是控制如上所述的栅衬里的电流的电极，所述栅衬里用作用于稳定栅电势的金属布线。
最终，参照图2，执行钝化膜形成步骤(S130)。在这个步骤(S130)中，形成钝化膜，该钝化膜用作最终保护MOSFET 1不受外部影响的保护膜。具体来讲，参照图15，例如，通过等离子体CVD，在图15中的整个最上表面上，诸如在步骤(S120)中形成的前表面电极焊盘27的焊盘最上表面27A、27B上以及在层间绝缘膜21上，形成由SiO2构成的钝化膜。随后，在将抗蚀剂涂布到钝化膜上之后，执行曝光和显影，以由此形成在与钝化膜的所需形状相一致的区域中具有开口的抗蚀剂膜。然后，使用抗蚀剂膜作为掩模，例如，通过RIE(反应离子蚀刻)来部分地去除钝化膜，以由此形成如图16所示的在所需区域中具有开口图案的钝化膜30。
在通过以上工序形成的MOSFET 1中，形成前表面电极焊盘27，在步骤(S110)中已去除源接触电极16中以及栅接触孔23中的栅电极17中的高电阻层。这可以抑制前表面电极焊盘27和源接触电极26之间或者前表面电极焊盘27和栅电极17之间的接触电阻的增加。
(第二实施例)
如同第一实施例中的MOSFET 1一样，第二实施例中的MOSFET1包括图1中以示意性横截面图示出的主要组件。然而，在制造MOSFET1的方法方面，第二实施例与第一实施例略有不同。具体来讲，为了抑制在源接触电极上以及在形成栅衬里的栅电极上由于氧化而形成高电阻层，包括用于在上述电极上形成保护膜的步骤。下文中，将描述本第二实施例中的制造MOSFET 1的方法。
参照图17，从步骤(S10)至步骤(S80)，第二实施例中的制造MOSFET的方法与第一实施例(图2)中的制造MOSFET的方法一致。另外，在第二实施例中的制造MOSFET的方法中，当在步骤(S70)和步骤(S80)中形成作为Ti、Al和Si构成的合金层的源接触电极16并且此后暂时从已执行了步骤(S80)的炉子中取出n+SiC衬底11并将其暴露于空气以便进行后续步骤时，优选地，确认n+SiC衬底11已冷却至100℃或更低，然后将n+SiC衬底11放到空气中。在以上内容中，更优选地，确认n+SiC衬底11已冷却至60℃或更低，例如50℃，然后将n+SiC衬底11放到空气中。
在第二实施例中的制造方法中，参照图17，在步骤(S80)之后执行保护膜气相沉积步骤(S140)。在步骤(S140)中，形成保护膜，以抑制由于源接触电极16的最上表面(电极主表面16A：参见图13)的氧化而导致形成高电阻层。具体来讲，在如图11中所示地形成步骤(S80)中合金化的源接触电极16之后，通过溅射来形成薄膜层，例如，如以上步骤(S70)、步骤(S90)和步骤(S120)中所述的。优选地，薄膜层由Ti和W(钨)或Ti和Al构成。在此，构成前表面电极焊盘27的Ti具有的厚度优选地不小于30nm且不大于70nm，并且其中尤其优选地不小于40nm且不大于60nm，例如50nm。类似地，构成前表面电极焊盘27的W或Al具有的厚度优选地不小于80nm且不大于120nm，并且其中尤其优选地不小于90nm且不大于110nm，例如100nm。结果，如图18中所示，在包括源接触电极16的最上表面的层间绝缘膜21等上，形成由Ti和W或Ti和Al构成的薄膜层作为保护膜140。
由Ti和W或Ti和Al构成的堆叠结构与组成源接触电极16、由Ti、Al、Si和C构成的合金在接触界面处建立良好的欧姆接触，并且其粘附特性也是极好的。因此，优选地，保护膜140是由Ti和W或Ti和Al构成的堆叠结构。要注意，在形成W和Al之前，Ti优选地形成在源接触电极16上。这可以进一步提高保护膜140和源接触电极16之间的欧姆特性和粘附特性。
为了抑制上述步骤(S140)中合金化的源接触电极16的主表面发生氧化，优选地，在完成步骤(S80)中的合金化处理之后，立即执行通过步骤(S140)来形成保护膜140。保护膜140的形成，抑制了源接触电极16的主表面的氧化以及高电阻层的形成。另外，优选地，在100℃或更低下，执行步骤(S140)。这可以更可靠地抑制源接触电极16的主表面发生氧化。因此，在源接触电极16的主表面上形成保护膜140之后，可以将n+SiC衬底11置于100℃或更高的气氛中。这是因为，由于保护膜140布置在源接触电极16的主表面上，因此即使将n+SiC衬底11置于100℃或更高的气氛中，源接触电极16的主表面也不会氧化。
接着，参照图17，执行后表面电极焊盘形成步骤(S90)。这个步骤(S90)与第一实施例中的步骤(S90)相同。结果，形成处于图9所示状态中的后表面电极焊盘55。
接着，参照图17，执行保护膜构图步骤(S150)。在步骤(S150)中，去除步骤(S140)中形成的保护膜140的一部分。具体来讲，在将抗蚀剂涂布到保护膜140上之后，执行曝光和显影，以由此形成在与保护膜140的所需形状相一致的区域中具有开口的抗蚀剂膜。然后，使用抗蚀剂膜作为掩模，例如，通过RIE(反应离子蚀刻)来部分地去除保护膜140，以由此形成如图20中所示在所需区域中具有开口图案的保护膜140。要注意，可以按倒序来执行步骤(S90)和步骤(S150)。
如上所述，提供保护膜140，以抑制尤其在源接触电极16的电极主表面16A附近的区域的氧化(参见图13)。因此，参照示出执行步骤(S150)之后的状态的图20，优选地，保护膜140被布置成与源接触电极16接触。然而，不需要在除了源接触电极16的最上表面之外的区域上布置保护膜140。相比之下，优选地，去除图20所示的右侧和左侧的栅电极17上的保护膜140。如果保护膜140保留形成在层间绝缘膜21中的开口中并且围绕其周边，则保护膜140可以在随后步骤中影响层间绝缘膜21的RIE步骤。另外，如果保护膜140保留形成在层间绝缘膜21中的开口中并且围绕其周边，则在栅电极17和源电极之间会出现短路。(如果保护膜140保留形成在图20所示的左侧和右侧的栅电极17上，则当在随后步骤中形成用作栅衬里的前表面电极焊盘时，保护膜140布置在夹在用作栅衬里的前表面电极焊盘和相邻MOSFET 1的源接触电极16之间的位置，并且因为保护膜140是金属薄膜，所以会出现短路)。
然而，没有在步骤(S150)中被去除保护膜140的情况下，可以如图20中所示地留下布置在一对源接触电极16之间(即，位于图20中的中心)的层间绝缘膜21上的保护膜140，或者可以去除该保护膜140。在随后步骤中，没有去除图20的中心处的层间绝缘膜21来形成栅衬里。这个区域是在随后步骤中在层间绝缘膜21中不需要形成开口的位置。因此，这个区域不影响对层间绝缘膜21的蚀刻。另外，这个区域是在随后步骤(前表面电极焊盘形成步骤(S120))中要形成由Ti和Al构成的前表面电极焊盘的区域。即，在这个区域中存在或不存在保护膜140不会影响随后步骤。因此，布置在图20中的中心处的层间绝缘膜21上的保护膜140不一定必须去除。
接着，参照图17，执行栅电极部分开口步骤(S100)。这个步骤与第一实施例中的步骤(S100)相同。结果，参照图21，去除层间绝缘膜21形成在栅电极17的主表面上的部分。
接着，参照图17，执行前表面电极焊盘形成步骤(S120)。这个步骤(S120)与第一实施例中的步骤(S120)相同。即，在栅接触孔23中的电极主表面23A上以及被布置成与源接触电极16接触的保护膜140的保护膜主表面140A上，形成用作前表面电极焊盘的金属层。要注意，优选地，在步骤(S100)中形成栅接触孔23之后，立即执行步骤(S120)。由此，可以在其内没有形成高电阻层的电极主表面23A上形成前表面电极焊盘。因此，参照图22，形成前表面电极焊盘27。
接着，参照图17，执行钝化膜形成步骤(S130)。这个步骤(S130)与第一实施例中的步骤(S130)相同。结果，参照图23，形成钝化膜30。
要注意，虽然在源接触电极16上的保护膜140如图23所示地保留形成的情况下可以执行步骤(S120)和步骤(S130)，但是可以在执行步骤(S120)之前，立即去除保护膜140。在这种情况下，优选地，在去除保护膜140之后，立即执行步骤(S120)。
本发明的第二实施例与本发明的第一实施例的不同之处仅在于上述每个方面。即，在以上未描述的构造、条件、工序、效果等方面，第二实施例与第一实施例完全一致。
(第三实施例)
如同第一实施例和第二实施例中的MOSFET 1一样，第三实施例中的MOSFET 1包括图1中以示意性横截面图示出的主要组件。然而，在制造MOSFET 1的方法方面，第三实施例与第一实施例和第二实施例略有不同。具体来讲，为了抑制由于源接触电极的主表面的氧化而形成高电阻层，在形成源接触电极之后，立即形成前表面电极焊盘。即，第三实施例中的前表面电极焊盘具有与第二实施例(参见图18至图23)中的保护膜140相对应的功能。下文中，将描述该第二实施例中的制造MOSFET 1的方法。
参照图24，从步骤(S10)至步骤(S80)，第三实施例中的制造MOSFET的方法与第一实施例和第二实施例(参见图2和图17)中的制造MOSFET的方法一致。即，同样在本文中，当在n+SiC衬底11经受步骤(S80)并且前进到后续步骤时将整个n+SiC衬底11暂时暴露于空气时，如果n+SiC衬底11冷却至100℃或更低，则可以抑制源接触电极16的主表面上形成高电阻层。
在第三实施例中的制造方法中，参照图24，在步骤(S80)之后，执行后表面电极焊盘形成步骤(S90)。图24中的步骤(S90)是执行与第一实施例和第二实施例中的步骤(S90)的处理基本相同的处理的步骤。因此，可以参照上述图12来说明执行图24中的步骤(S90)之后的状态。然而，在图24中的步骤(S90)中，当在n+SiC衬底11经受步骤(S80)并且前进到后续步骤时将整个n+SiC衬底11暂时暴露于空气时，优选地将n+SiC衬底11冷却至100℃或更低。在这个方面，第三实施例中的步骤(S90)与第一实施例中的步骤(S90)不同。
这可以降低由于在执行步骤(S90)之后因将加热至100℃或更高的n+SiC衬底11暴露于诸如空气的含有氧的气氛而造成源接触电极16的最上表面(电极主表面16A：参见图13)和栅接触孔23中的电极主表面23A(参见图13)发生氧化而导致形成的高电阻层的速率。如上所述，在执行步骤(S90)的过程中，执行热处理，以提高所形成的后表面电极焊盘55与Ni膜54的粘附特性。由于在执行热处理所处的气氛中不含有氧，所以即使将样品加热至100℃或更高，电极主表面16A附近发生氧化并且形成高电阻层的可能性极低。然而，当在整个n+SiC衬底11经受步骤(S90)并且前进到后续步骤时将整个n+SiC衬底11暂时暴露于空气时，如果n+SiC衬底11冷却至100℃或更低，则可以抑制高电阻层的形成。
在通过以上工序抑制高电阻层形成的状态下，参照图24，执行前表面电极焊盘形成步骤(S120)。这个步骤(S120)与第一实施例中的步骤(S120)相同。即，参照图25，在步骤(S90)中已抑制高电阻层形成的源接触电极16的电极主表面16A上，形成如第一实施例和第二实施例中的前表面电极焊盘27。因此，接触孔22的内部被前表面电极焊盘27填充。
由于前表面电极焊盘27被形成为接触源接触电极16，因此前表面电极焊盘27的形成，可以抑制源接触电极16的电极主表面16A中高电阻层的后续形成。即，第三实施例中的前表面电极焊盘形成步骤(S120)对应于例如第二实施例中的保护膜气相沉积步骤(S140)。另外，第三实施例中的源接触电极16上的前表面电极焊盘27对应于例如第二实施例中的保护膜140。因此，前表面电极焊盘可以被形成为具有作为保护膜的功能。
要注意，同样，在第三实施例中的步骤(S120)中，优选地，去除图25所示右侧和左侧上的栅电极17上的前表面电极焊盘27，这是出于与为什么在第二实施例中的步骤(S140)中优选地去除图20所示的右侧和左侧上的栅电极17上的保护膜140的原因相同的原因。
接着，参照图24，执行栅电极部分开口步骤(S100)。这个步骤(S100)与第一实施例中的步骤(S100)相同。结果，参照图26，去除层间绝缘膜21形成在栅电极17的主表面上的部分。
接着，参照图24，执行形成用作栅衬里的前表面电极焊盘的步骤(S160)。这是如下的步骤：在步骤(S100)中的图26左侧和右侧上的栅电极17的主表面上形成的栅接触孔23中的电极主表面23A上，形成与上述图24中的在步骤(S120)中形成的前表面电极焊盘相同的前表面电极焊盘。
具体来讲，参照图27，例如，通过溅射，在整个栅接触孔23、在步骤(S120)中形成的电连接一对源接触电极16的前表面电极焊盘27以及层间绝缘膜21上，依次形成由Ti和Al构成的薄膜层。随后，在将抗蚀剂涂布到所形成Al膜的最上表面上之后，执行曝光和显影，并且由此连同抗蚀剂一起去除所需区域中的前表面电极焊盘27。因此，前表面电极焊盘27形成在图26右侧和左侧上的栅电极焊盘17的主表面上(栅接触孔23中的电极主表面23A上)。
要注意，在步骤(S160)中，前表面电极焊盘27还被形成为覆在已在步骤(S120)中形成的前表面电极焊盘27的焊盘最上表面27A，以用于连接一对源接触电极16。即，那部分处的前表面电极焊盘27具有的厚度大于步骤(S160)中新形成的前表面电极焊盘27的厚度。然而，以此方式，用作MOSFET 1中源电极的前表面电极焊盘27和用作栅衬里的前表面电极焊盘27可以具有不同的厚度。
接着，参照图24，执行钝化膜形成步骤(S130)。这个步骤(S130)与第一实施例中的步骤(S130)相同。结果，形成在上述第一实施例中的如图16中的钝化膜30，并且形成如图16中的MOSFET 1。
该第三实施例与第一实施例和第二实施例的不同之处仅在于上述每个方面。即，在以上未描述的构造、条件、工序、效果等方面，第三实施例与第一实施例和第二实施例完全一致。
(第四实施例)
如同第一实施例中的MOSFET 1一样，第四实施例中的MOSFET1包括图1中以示意性横截面图示出的主要组件。另外，其完成状态如图16中以示意性横截面图示出的。然而，在第四实施例中，没有注意到从在步骤(S80)中形成合金化源接触电极16时直到在步骤(S120)中在源接触电极16的主表面上形成前表面电极焊盘27时执行在含有氧的气氛中将n+SiC衬底11加热至100℃或更高的处理，以便抑制第一实施例中所述的源接触电极16的电极主表面16A和栅接触孔23中的电极主表面23A的氧化。这可以抑制在源接触电极16的主表面等上形成高电阻层。因此，参照图28，可以省略在图2中的第一实施例的流程图中包括的高电阻层去除步骤(S110)。由此，与第一实施例相比，可以减少步骤数目并且可以降低制造成本。要注意，从步骤(S80)至步骤(S120)，更优选地，没有执行在含有氧的气氛中将n+SiC衬底11加热至100℃或更高的处理。另外，从上述的步骤(S80)至步骤(S120)，更优选地，没有执行在含有氧的气氛中将n+SiC衬底11加热至60℃或更高的处理。
在第四实施例中，在步骤(S80)和步骤(S120)之间包括后表面电极焊盘形成步骤(S90)。在步骤(S90)中，将n+SiC衬底11加热至大致400℃。因此，如上所述，在步骤(S90)中，优选地，环绕正被加热的n+SiC衬底11的气氛是诸如Ar的惰性气体的气氛。另外，在已执行步骤(S90)的炉子中暂时取出n+SiC衬底11并且将其暴露于空气以前进到作为后续步骤的步骤(S100)的情况下，优选地，确认n+SiC衬底11已冷却至100℃或更低，然后将n+SiC衬底11释放到空气中。
该第四实施例与第一实施例的不同之处仅在于上述各方面。即，在以上未描述的构造、条件、工序、效果等方面，第四实施例与第一实施例完全一致。
以上第一实施例至第四实施例都已将MOSFET描述为示例。然而，本发明的这些实施例可应用于提供有具有与n型区和p型区这两者建立欧姆接触的电极的结构的任何类型的半导体器件。例如，即使本发明的这些实施例用于JFET、IGBT和pn二极管，也不会损害与根据上述第一实施例至第四实施例的发明相同的发明。
虽然以上已描述了本发明的一些实施例，但是应该理解，本文公开的这些实施例就每个方面而言都是示例性和非限制性的。本发明的范围受权利要求术语的限限定，并且旨在包括与权利要求术语等价的范围和含义内的任何修改。
工业应用性
本发明作为制造可以接触n型SiC区和p型SiC区并且可以抑制由于氧化导致的接触电阻增加的半导体器件的技术是尤其优异的。
附图标记列表
1：MOSFET，11：n+SiC衬底，11A：一个主表面，11B：另一个主表面，12：n-SiC层，12A：第一主表面，12B：第二主表面，13：p主体；14：n+源区，15：栅氧化物膜，15A：热氧化膜，16：源接触电极，16A、16B、23A、23B：电极主表面，16C：高电阻层，17：栅电极，18：p+区，21：层间绝缘膜；22：接触孔，23：栅接触孔，27：前表面电极焊盘，27A、27B：焊盘最上表面，30：钝化膜；51：Ti膜；52：Al膜，53：Si膜；54：Ni膜；55：后表面电极焊盘；140：保护膜，140A：保护膜主表面

Claims (6)

1.一种制造半导体器件的方法，包括以下步骤：
准备由碳化硅构成的SiC层(12)；以及
在所述SiC层(12)的主表面上形成欧姆电极(16)，
其中，形成所述欧姆电极(16)的步骤包括在所述SiC层(12)的主表面上形成将变成所述欧姆电极(16)的导体层(51，52，53)的步骤、以及执行热处理以使得所述导体层(51，52，53)变成所述欧姆电极(16)的步骤，并且
在执行所述热处理的步骤之后，将当所述欧姆电极(16)的表面暴露于含有氧的气氛时的所述欧姆电极(16)的温度设定为100℃或更低。
2.根据权利要求1所述的制造半导体器件的方法，其中，
在形成所述欧姆电极(1)的步骤中，形成含有钛(51)、铝(52)和硅(53)的欧姆接触电极。
3.根据权利要求1所述的制造半导体器件的方法，还包括在形成所述欧姆电极(16)的步骤之后在所述欧姆电极(16)的一个主表面上形成电极焊盘(27)的步骤。
4.根据权利要求3所述的制造半导体器件的方法，包括在形成所述欧姆电极(16)的步骤之后且在形成所述电极焊盘(27)的步骤之前去除在所述欧姆电极(16)的所述一个主表面中形成的高阻层(16C)的步骤。
5.根据权利要求3所述的制造半导体器件的方法，包括在形成所述欧姆电极(16)的步骤之后且在形成所述电极焊盘(27)的步骤之前在所述含有氧的气氛中将所述欧姆电极(16)的所述一个主表面保持在100℃或更低的步骤。
6.根据权利要求3所述的制造半导体器件的方法，包括在形成所述欧姆电极(16)的步骤之后且在形成所述电极焊盘(27)的步骤之前在所述欧姆电极(16)的所述一个主表面上形成保护膜(140)的步骤。
CN201080040219.4A 2009-10-05 2010-07-30 制造半导体器件的方法 Active CN102549728B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-231513 2009-10-05
JP2009231513A JP5581642B2 (ja) 2009-10-05 2009-10-05 半導体装置の製造方法
PCT/JP2010/062904 WO2011043120A1 (ja) 2009-10-05 2010-07-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN102549728A true CN102549728A (zh) 2012-07-04
CN102549728B CN102549728B (zh) 2015-06-03

Family

ID=43856600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080040219.4A Active CN102549728B (zh) 2009-10-05 2010-07-30 制造半导体器件的方法

Country Status (8)

Country Link
US (1) US8846531B2 (zh)
EP (1) EP2487709B1 (zh)
JP (1) JP5581642B2 (zh)
KR (1) KR20120080160A (zh)
CN (1) CN102549728B (zh)
CA (1) CA2768704A1 (zh)
TW (1) TW201133573A (zh)
WO (1) WO2011043120A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105819392A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107078158A (zh) * 2014-11-06 2017-08-18 三菱电机株式会社 碳化硅半导体装置及其制造方法
CN107250807A (zh) * 2015-02-10 2017-10-13 株式会社电装 半导体装置及其制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184958B (zh) * 2011-04-22 2015-10-21 上海华虹宏力半导体制造有限公司 垂直双扩散mos管及其制造方法
JPWO2013080584A1 (ja) * 2011-12-02 2015-04-27 住友電気工業株式会社 半導体装置の製造方法
JP5809596B2 (ja) * 2012-05-07 2015-11-11 住友電気工業株式会社 半導体装置およびその製造方法
JP2014038899A (ja) * 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5949305B2 (ja) 2012-08-13 2016-07-06 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9045348B2 (en) * 2012-08-29 2015-06-02 HGST Netherlands B.V. Titanium-silicon protective film composition and apparatus
JP2016081995A (ja) * 2014-10-14 2016-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2016122801A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11309416B2 (en) * 2017-12-21 2022-04-19 Mitsubishi Electric Corporation Semiconductor device
JP7146572B2 (ja) * 2018-02-23 2022-10-04 キヤノン株式会社 基板の成膜方法、及び液体吐出ヘッドの製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62262422A (ja) * 1986-05-08 1987-11-14 Nec Corp ＴｉＳｉ２膜の形成方法
JPH01268121A (ja) * 1988-04-20 1989-10-25 Sanyo Electric Co Ltd シリコン系半導体素子のオーミック電極形成方法
JPH05343401A (ja) * 1992-06-12 1993-12-24 Fujitsu Ltd 半導体装置
JPH09106959A (ja) * 1995-10-13 1997-04-22 Shin Etsu Handotai Co Ltd 化合物半導体のオーム性電極及びその形成方法
JPH118419A (ja) * 1997-06-16 1999-01-12 Oki Electric Ind Co Ltd オーミック電極の形成方法
JPH1154459A (ja) * 1997-08-07 1999-02-26 Ulvac Japan Ltd バリア膜形成方法
JP2002075909A (ja) * 2000-09-01 2002-03-15 National Institute Of Advanced Industrial & Technology オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置
JP2002203810A (ja) * 2000-12-28 2002-07-19 Tokyo Electron Ltd 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置
CN1088256C (zh) * 1995-01-18 2002-07-24 艾利森电话股份有限公司 产生欧姆接触及制造设有该种欧姆接触的半导体器件的方法
JP2004288890A (ja) * 2003-03-24 2004-10-14 Nissan Motor Co Ltd 炭化珪素半導体素子
CN101150069A (zh) * 2007-11-09 2008-03-26 中国电子科技集团公司第二十四研究所 低导通电阻功率vdmos晶体管的制造方法
WO2008114838A1 (ja) * 2007-03-13 2008-09-25 Osaka University Ｐ型４Ｈ-ＳｉＣ基板上のオーミック電極の形成方法
JP2009164228A (ja) * 2007-12-28 2009-07-23 Stanley Electric Co Ltd 半導体素子及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2713165B2 (ja) * 1994-05-19 1998-02-16 日本電気株式会社 半導体装置の製造方法
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US20070262399A1 (en) * 2006-05-10 2007-11-15 Gilbert Dewey Sealing spacer to reduce or eliminate lateral oxidation of a high-k gate dielectric
JP4291875B2 (ja) * 2007-07-20 2009-07-08 パナソニック株式会社 炭化珪素半導体装置およびその製造方法
WO2009054140A1 (ja) * 2007-10-24 2009-04-30 Panasonic Corporation 半導体素子およびその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62262422A (ja) * 1986-05-08 1987-11-14 Nec Corp ＴｉＳｉ２膜の形成方法
JPH01268121A (ja) * 1988-04-20 1989-10-25 Sanyo Electric Co Ltd シリコン系半導体素子のオーミック電極形成方法
JPH05343401A (ja) * 1992-06-12 1993-12-24 Fujitsu Ltd 半導体装置
CN1088256C (zh) * 1995-01-18 2002-07-24 艾利森电话股份有限公司 产生欧姆接触及制造设有该种欧姆接触的半导体器件的方法
JPH09106959A (ja) * 1995-10-13 1997-04-22 Shin Etsu Handotai Co Ltd 化合物半導体のオーム性電極及びその形成方法
JPH118419A (ja) * 1997-06-16 1999-01-12 Oki Electric Ind Co Ltd オーミック電極の形成方法
JPH1154459A (ja) * 1997-08-07 1999-02-26 Ulvac Japan Ltd バリア膜形成方法
JP2002075909A (ja) * 2000-09-01 2002-03-15 National Institute Of Advanced Industrial & Technology オーミック電極構造体、その製造方法、及びオーミック電極を用いた半導体装置
JP2002203810A (ja) * 2000-12-28 2002-07-19 Tokyo Electron Ltd 半導体装置の製造方法および半導体装置ならびに半導体装置の製造装置
JP2004288890A (ja) * 2003-03-24 2004-10-14 Nissan Motor Co Ltd 炭化珪素半導体素子
WO2008114838A1 (ja) * 2007-03-13 2008-09-25 Osaka University Ｐ型４Ｈ-ＳｉＣ基板上のオーミック電極の形成方法
CN101150069A (zh) * 2007-11-09 2008-03-26 中国电子科技集团公司第二十四研究所 低导通电阻功率vdmos晶体管的制造方法
JP2009164228A (ja) * 2007-12-28 2009-07-23 Stanley Electric Co Ltd 半導体素子及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107078158A (zh) * 2014-11-06 2017-08-18 三菱电机株式会社 碳化硅半导体装置及其制造方法
CN107078158B (zh) * 2014-11-06 2020-08-28 三菱电机株式会社 碳化硅半导体装置及其制造方法
CN105819392A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107250807A (zh) * 2015-02-10 2017-10-13 株式会社电装 半导体装置及其制造方法

Also Published As

Publication number Publication date
KR20120080160A (ko) 2012-07-16
JP5581642B2 (ja) 2014-09-03
JP2011082254A (ja) 2011-04-21
TW201133573A (en) 2011-10-01
EP2487709A4 (en) 2014-06-18
EP2487709B1 (en) 2015-10-21
EP2487709A1 (en) 2012-08-15
CA2768704A1 (en) 2011-04-14
US8846531B2 (en) 2014-09-30
WO2011043120A1 (ja) 2011-04-14
CN102549728B (zh) 2015-06-03
US20120129343A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
CN102549728A (zh) 制造半导体器件的方法
CN106463504B (zh) 半导体装置以及半导体装置的制造方法
CN101578705B (zh) 碳化硅半导体装置及其制造方法
CN104321873B (zh) 半导体装置以及半导体装置的制造方法
CN101174569B (zh) 制造碳化硅半导体器件的方法
US10475896B2 (en) Silicon carbide MOSFET device and method for manufacturing the same
CN103477439B (zh) 半导体装置及其制造方法
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP5391643B2 (ja) 炭化珪素半導体装置およびその製造方法
CN102439699A (zh) 半导体器件及其制造方法
CN102484126A (zh) 碳化硅绝缘栅型半导体器件及其制造方法
CN104126219B (zh) SiC半导体器件及其制造方法
WO2011128994A1 (ja) 炭化珪素半導体装置およびその製造方法
CN102227812A (zh) 半导体器件
CN102227000A (zh) 基于超级结的碳化硅mosfet器件及制备方法
CN103262218A (zh) 制造碳化硅半导体器件的方法
CN108604600A (zh) 碳化硅半导体装置及其制造方法
CN106716601B (zh) 半导体装置
CN104282766A (zh) 一种新型碳化硅mosfet及其制造方法
CN103681256B (zh) 一种碳化硅mosfet器件及其制作方法
CN206574721U (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件
CN109661728A (zh) 碳化硅半导体装置及其制造方法
CN104285299A (zh) 碳化硅半导体器件
JP2015201604A (ja) 炭化珪素半導体装置およびその製造方法
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant