JP4800239B2

JP4800239B2 - 半導体装置の製造方法

Info

Publication number: JP4800239B2
Application number: JP2007045272A
Authority: JP
Inventors: 博司杉本; 吉徳松野; 健一大塚; 研一黒田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-02-26
Filing date: 2007-02-26
Publication date: 2011-10-26
Anticipated expiration: 2027-02-26
Also published as: JP2008210938A

Description

本発明は、半導体装置の製造方法に関し、特に、高電圧及び大電流の大電力を制御するパワー炭化珪素半導体素子において歩留まりを向上させるための技術に関する。

炭化珪素半導体は、パワーデバイスとして優れた特性を持っている。炭化珪素半導体上に、ショットキー障壁を形成する金属を設けることにより、金属半導体界面でダイオード機能を実現することができる。

さらに、電流、電圧を印加するためのパワーデバイスとしての機能を達成するためには、ワイヤー、外部電極との接合を行うために、一般的に、ショットキー障壁電極の上部に、配線もしくはボンディング用電極層を設ける構造が用いられる。

さらに、例えば、ショットキー障壁金属と配線金属との反応を抑制する目的で、両電極の間に新たな金属層も設けた積層構造を備えた電極構造が形成される。また、これ以外の目的で、新たな金属層を設けた構造の場合もある。

例えば特許文献１に示される構造では、ＳｉＣ／Ｎｉ／Ｔｉ／Ａｕの積層構造電極を持ち、Ｔｉ層は、配線電極のＡｕ層がショットキー障壁電極のＮｉ層に拡散し、電気特性が変化するのを防止する効果ならびに、Ｎｉ層とＡｕ層との密着性を高める効果をもっている。

また、例えば特許文献２に示される構造では、ＳｉＣ／Ｔｉ／Ｎｉ／Ａｕの構造を持ち、Ｔｉ層はショットキー障壁電極のＮｉ層と配線電極のＡｕ層との密着性を高める効果が示されている。

また、例えば特許文献３では、ＳｉＣ／Ｗ／Ｐｔの積層構造電極を持ち、Ｐｔがショットキー障壁金属として働き、中間のＷはＰｔとＳｉＣとの反応を防ぐ働きを持つ。

また、例えば特許文献4では、ＳｉＣ／金属炭化物／金属（例えばＳｉＣ／ＭｏＣ／Ｍｏ）の積層構造電極を持ち、金属炭化物がショットキー障壁としてはたらき、上部の同種の金属はＳｉＣとの反応が進んでも組成が変化しないようにした補償電極として働く効果がある。

また、例えば特許文献５では、ＳｉＣ／Ｔｉ（もしくはＮｉ、Ｍｏ）／Ａｌ（もしくはＡｕ、Ｐｔ）／Ａｕの積層構造電極を持ち、Ａｌ（もしくはＡｕ、Ｐｔ）の層は、ガードリング等の終端でｐ型半導体領域にオーミックコンタクトをとる効果を持っている。

特開２００３−２４３３２３号公報（第２頁、第１段、第３８〜４７行）特開２００１−５３２９３号公報（第２頁、第１段、第１〜１０行）特許第３１０７３６８号公報特許第３６６５５４８号公報特開２００３−２５８２７１号公報（第２頁、第１段、第１３〜１７行）

このような炭化珪素半導体装置における複数の電極を組み合わせた構造は、電極層、特にショットキー障壁電極層に欠損等がない理想的な電極が形成されていることを前提にしている。しかし、実際の炭化珪素半導体素子の作製においては、炭化珪素基板の基板欠陥、エピタキシャル成長欠陥等の影響及び、製造工程が引き起こす欠陥により、成膜時、および、リソグラフィー工程によるパタン形成時に、電極層に欠損部分が生じることがあった。

従来の構造では、素子においてショットキー障壁電極層に欠損部分が含まれると、電界の集中によりアバランシェ電圧が低下する、及び、欠損部分を通してリーク電流が流れる等の問題点があった。特に、炭化珪素半導体装置をパワーデバイスとして大電流を制御するためには、チップ面積を大きく取る必要があるので、ショットキー障壁電極層の欠損部分が素子内に含まれる確率が高まる。従って、所望の耐圧、リーク電流の仕様を満たした良好な素子が得られる歩留まりが低下する問題があった。

この発明は、上記のような問題点を解決するためになされたものであり、歩留まりを向上させることが可能な半導体装置の製造方法を提供することを目的としている。

本発明に係る半導体装置の製造方法は、第一導電型不純物を含む炭化珪素からなるドリフト層が表面に配置され第一導電型不純物を含む炭化珪素からなる基板を用意する工程と、前記ドリフト層の表面にショットキー障壁電極を形成するショットキー障壁電極形成工程と、前記ショットキー障壁電極の表面にバリア電極を形成する工程と、前記バリア電極の表面にボンディング電極を形成する工程と、前記基板の裏面に裏面電極を形成する工程と、を備え、前記ショットキー障壁電極形成工程は、前記ドリフト層の表面に第一の金属からなる第一のショットキー障壁電極を形成する第一のショットキー障壁電極形成工程と、前記第一の金属をパタニングする工程と、前記ドリフト層の表面の欠損部分の原因を除去する工程と、前記ドリフト層の表面及び前記第一のショットキー障壁電極の表面に第二の金属からなる第二のショットキー障壁電極を形成する第二のショットキー障壁電極形成工程と、前記第二の金属をパタニングする工程と、を順に行うことを特徴とする。

本発明に係る半導体装置の製造方法によれば、ショットキー障壁電極は、第一の金属からなる第一のショットキー障壁電極と第二の金属からなる第二のショットキー障壁電極との二層構造からなる。従って、一層構造の場合に比べて、欠損が一定面積あたりに発生する確率を低減できる。よって、所望の耐圧やリーク電流の仕様を満たした良好な素子が得られ歩留まりを向上させることができる。

＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置としての炭化珪素ショットキー障壁ダイオードの構造を示す断面図である。

図１においては、ｎ型（第一導電型）不純物を含む炭化珪素からなる基板１０の上部すなわち表面側に、基板１０より濃度の低いｎ型不純物を含む炭化珪素からなるドリフト層２０がエピタキシャル成長法で形成されている。

ドリフト層２０の表面には、例えばＴｉからなる第一のショットキー障壁電極３０ａが形成されている。この第一のショットキー障壁電極３０ａの表面には、例えば第一のショットキー障壁電極３０ａと同じ材質のＴｉからなる第二のショットキー障壁電極３０ｂが形成されている。

すなわち、本実施の形態においては、第一のショットキー障壁電極３０ａを構成する第一の金属と第二のショットキー障壁電極３０ｂを構成する第二の金属とがいずれもＴｉである場合について説明を行う。また、以下では、第一のショットキー障壁電極３０ａと第二のショットキー障壁電極３０ｂとの二層構造からなるショットキー障壁電極を、ショットキー障壁電極３０と呼ぶ。

第二のショットキー障壁電極３０ｂの表面には、Ｐｔからなるバリア電極５０が設けられており、バリア電極５０の表面には、Ａｌからなるボンディング電極６０が設けられている。

ドリフト層２０内においては、第一のショットキー障壁電極３０ａの終端部付近に、電界を緩和するためにｐ型（第二導電型）導電性を持つガードリング部７０が設けられている。基板１０の下部すなわち裏面側（ｎ側）には、ニッケルからなる裏面電極８０が設けられている。

ショットキー障壁電極３０に負電圧を印加した場合、第一のショットキー障壁電極３０ａの下に形成される電位障壁により電子が遮断されることで、ドリフト層２０に形成される空乏層に負電圧が印加され導通が遮断されるので、ダイオードとしての整流特性を示すこととなる。

図１の炭化珪素ショットキー障壁ダイオードは、例えば次のように作製できる。

まず、基板１０に、ドリフト層２０として、ＣＶＤ結晶成長法により、例えば濃度が５ｅ１５／ｃｍ³のｎ型不純物を含む炭化珪素層を例えば厚み１０μmで形成する。

次に、通常の写真製版プロセスによりレジストパタンを形成してマスクしｐ型不純物例えばＡｌイオンをドリフト層２０中にイオン注入する。この後、注入後活性化アニールを例えば１７００℃で１０分間行うことにより、ｐ型不純物イオンが注入／拡散されたガードリング部７０が形成される。

次に、裏面電極８０として、基板１０の裏面にニッケルをスパッタ成膜法により厚み０．５μmで形成したあと、オーミック電極化するために例えば真空中９５０℃で１分間アニールする。

次に、ドリフト層２０上に例えばスパッタ成膜法により第一の金属としてのＴｉを厚み０．３μmで形成する。そして、通常のパタニング法とエッチング法もしくはリフトオフ法とにより、第一のショットキー障壁電極３０ａを形成する。このとき、上述したように、前処理もしくは成膜時に生じた発塵の影響等の原因により、第一のショットキー障壁電極３０ａに欠損部分が生じることとなる。

次に、表面の清浄工程および前処理工程により（具体的には、有機溶剤もしくは純水を用いた煮沸もしくは超音波洗浄のような、第一のショットキー障壁電極３０ａを損傷させない洗浄）、欠損部分の原因を除去した後、再度、欠損部分のドリフト層２０上及び第一のショットキー障壁電極３０ａ上に、スパッタ成膜法により第二の金属としてのＴｉを厚み０．３μmで形成する。そして、通常のパタニング法とエッチング法もしくはリフトオフ法とにより、第二のショットキー障壁電極３０ｂを形成する。

次に、ショットキー障壁層３０の界面を反応させ安定化させるために、４５０℃で１０分間の熱処理を加える。

次に、スパッタ成膜法によりＰｔを厚み０．３μmで形成する。そして、通常のパタニング法とエッチング法とにより、第二のショットキー障壁電極３０ｂ上にＰｔからなるバリア電極５０を形成する。

最後に、スパッタ成膜法によりＡｌを厚みで３μm形成する。そして、通常のパタニング法とエッチング法とにより、Ｐｔからなるバリア電極５０上にＡｌからなるボンディング電極６０を形成する。

このように、本実施の形態では、第一のショットキー障壁電極３０ａの形成工程において、Ｔｉをスパッタ成膜したりパタニングしたりするときに第一のショットキー障壁電極３０ａに欠損部分が生じても、第二のショットキー障壁電極３０ｂの形成工程において、欠損部分をカバーするように同一の材料であるＴｉが成膜されショットキー障壁電極３０が形成される。従って、ショットキー障壁電極３０において欠損が一定面積あたりに発生する確率を、一層構造とした場合に比べて、ほぼ、その自乗の確率に低減できる。よって、所望の耐圧やリーク電流の仕様を満たした良好な素子が得られ歩留まりを向上させることができる。

また、本実施の形態では、第一のショットキー障壁電極３０ａと第二のショットキー障壁電極３０ｂとを同一の材料を用いて同一の手法で成膜するので、同一の装置を利用することができる。従って、第一のショットキー障壁電極３０ａと第二のショットキー障壁電極３０ｂとで異なる成膜装置を用いる場合に比べ、製造コストを低減することができる。

なお、上述においては、第一の金属のパタニングと第二の金属のパタニングとをそれぞれ行う（すなわちパタニングを計２回行う）場合について説明したが、あるいは、第一の金属のパタニングと第二の金属のパタニングとを１回に纏めてもよい（すなわち、第一の金属の成膜と第二の金属の成膜とを順次行った後に、第一の金属と第二の金属とを同時にパタニングしてもよい）。パタニングを１回に纏める場合には、パタニングを計２回行う場合に比べて、パタニング工程を１回省略することができるので、製造コストを低減することができる。一方、パタニングを計２回行う場合には、パタニングを１回に纏める場合に比べて、第一の金属のパタニングで生じた欠損部分が第二の金属の成膜によりカバーされることにより、ショットキー障壁電極３０の欠損が一定面積あたりに発生する確率を低減することができる。

また、上述においては、第一乃至第二の金属としてＴｉを用いる場合について説明したが、Ｔｉに限らず、炭化珪素に対してショットキー障壁を形成する金属であればよく、例えばＰｔ、Ｍｏ、Ｎｉ、Ｗ、Ｉｒ、Ｒｅ、Ｒｕ等を用いてもよい。

また、上述においては、第一乃至第二の金属の成膜手法として、スパッタ法を用いる場合について説明したが、スパッタ法に限らず、炭化珪素に対してショットキー障壁を形成する電極層を成膜できる手法であればよく、例えば真空蒸着法やＣＶＤ法等を用いてもよい。但し、第一のショットキー障壁電極３０ａの成膜手法としては、スパッタ法を用いることが好ましい。第一のショットキー障壁電極３０ａの成膜手法としてスパッタ法を用いることにより、例えば前処理後に大気にさらされたことにより形成される酸化膜等の不純物等を逆スパッタ等で取り除くことができる。従って、自然酸化膜等の影響の少ない優れた半導体金属障壁すなわちショットキー障壁を得ることができる。

＜実施の形態２＞
実施の形態１においては、第一の金属と第二の金属とがいずれもスパッタ法により成膜される場合について説明したが、あるいは、第一の金属と第二の金属とは、互いに異なる手法により成膜されてもよい。

図２は、本発明の実施の形態２に係る半導体装置としての炭化珪素ショットキー障壁ダイオードの構造を示す断面図である。図２は、図１において、第二のショットキー障壁電極３０ｂに代えて第二のショットキー障壁電極３０ｃを形成させたものである。第二のショットキー障壁電極３０ｃは、第二のショットキー障壁電極３０ｂと同様にＴｉから構成されるが、以下で説明するように、成膜手法が異なっている。なお、図２において、図１と同一の部材には同一の符号を付しており、ここでの詳細な説明は省略する。

図２の炭化珪素ショットキー障壁ダイオードは、例えば次のように作製できる。

まず、実施の形態１と同様に、基板１０に、ドリフト層２０、ガードリング部７０、および裏面電極８０を順次形成する。

次に、ドリフト層２０上に例えばスパッタ成膜法により第一の金属としてのＴｉを厚み０．３μmで形成する。このＴｉは、後の工程において、通常のパタニング法とエッチング法もしくはリフトオフ法とにより、第一のショットキー障壁電極３０ａとして形成されるものである。このとき、上述したように、前処理もしくは成膜時に生じた発塵の影響等の原因により、Ｔｉに欠損部分が生じることとなる。

次に、表面の清浄工程および前処理工程により（具体的には、有機溶剤もしくは純水を用いた煮沸もしくは超音波洗浄のような、第一のショットキー障壁電極３０ａを損傷させない洗浄）、欠損部分の原因を除去した後、再度、欠損部分のドリフト層２０上及び第一のショットキー障壁電極３０ａ上に、第一のショットキー障壁電極３０ａ用Ｔｉの成膜法とは異なる手法（例えば真空蒸着法）により第二の金属としてのＴｉを厚み０．３μmで形成する。そして、通常のパタニング法とエッチング法もしくはリフトオフ法とにより、第一のショットキー障壁電極３０ａと第二のショットキー障壁電極３０ｃとを同時に形成する。

以下、実施の形態１と同様に、界面を安定化させるための熱処理、Ｐｔからなるバリア電極５０の形成、およびＡｌからなるボンディング電極６０の形成を順次行う。

このように、本実施の形態では、第一のショットキー障壁電極３０ａの形成工程において、Ｔｉをスパッタ成膜するときに第一のショットキー障壁電極３０ａに欠損部分が生じても、第二のショットキー障壁電極３０ｂの形成工程において、欠損部分をカバーするように同一の材料であるＴｉが成膜されショットキー障壁電極３０が形成される。従って、実施の形態１と同様に、所望の耐圧やリーク電流の仕様を満たした良好な素子が得られ歩留まりを向上させることができる。

また、本実施の形態では、第一の金属と第二の金属とは、異なる手法で成膜されるので、同一の手法で成膜される場合に比べて、欠損部分が生じる機構や、発生の分布、成膜後の形状が互いに異なる。従って、実施の形態１に比べて、ショットキー障壁電極３０の欠損が一定面積あたりに発生する確率をさらに低減することができる。但し、実施の形態１で上述したように、自然酸化膜等の影響の少ない優れたショットキー障壁を得るためには、第一のショットキー障壁電極３０ａの成膜手法としては、スパッタ法を用いることが好ましい。

また、本実施の形態では、第一の金属のパタニングと第二の金属のパタニングとを１回に纏めて行うことにより、製造コストを低減することができる。また、第一の金属のパタニングと第二の金属のパタニングとは、それぞれ行われてもよく、その場合には、実施の形態１で上述したように、ショットキー障壁電極３０の欠損が一定面積あたりに発生する確率を低減することができる。

＜実施の形態３＞
実施の形態１においては、第一の金属と第二の金属とがいずれもＴｉである場合について説明したが、あるいは、第一の金属と第二の金属とは、互いに異なる金属であってもよい。

図３は、本発明の実施の形態３に係る半導体装置としての炭化珪素ショットキー障壁ダイオードの構造を示す断面図である。図３は、図１において、第二のショットキー障壁電極３０ｂに代えて第二のショットキー障壁電極３０ｄを形成させたものである。第二のショットキー障壁電極３０ｄは、第二のショットキー障壁電極３０ｂとは異なり、以下で説明するように、Ｔｉに代えてＮｉから構成されるものである。第二のショットキー障壁電極３０ｄとしてＮｉを用いることにより、Ｔｉからなる第二のショットキー障壁電極３０ｂとほぼ同じ高さのショットキー障壁を実現することが可能となる。なお、図２において、図１と同一の部材には同一の符号を付しており、ここでの詳細な説明は省略する。

次に、実施の形態１と同様に、ドリフト層２０上に例えばスパッタ成膜法により第一の金属としてのＴｉを厚み０．３μmで形成したあと、通常のパタニング法とエッチング法もしくはリフトオフ法とにより、第一のショットキー障壁電極３０ａを形成する。

次に、第一のショットキー障壁電極３０ａの界面を反応させ安定化させるために、４５０℃で１０分間の熱処理を加える。

次に、表面の清浄工程および前処理工程により（具体的には、有機溶剤もしくは純水を用いた煮沸もしくは超音波洗浄のような、第一のショットキー障壁電極３０ａを損傷させない洗浄）、欠損部分の原因を除去した後、再度、欠損部分のドリフト層２０上及び第一のショットキー障壁電極３０ａ上にスパッタ成膜法により第二の金属としてのＮｉを厚み０．３μmで形成する。そして、通常のパタニング法とエッチング法もしくはリフトオフ法とにより、第二のショットキー障壁電極３０ｄを形成する。なお、第二のショットキー障壁電極３０ｄは、Ｔｉより仕事関数がやや高いＮｉを第二の金属として用いて形成されるので、界面を安定化させるための熱処理は不要である。

以下、実施の形態１と同様に、Ｐｔからなるバリア電極５０の形成およびＡｌからなるボンディング電極６０の形成を順次行う。

このように、本実施の形態では、第二の金属として、Ｔｉより仕事関数がやや高いＮｉを用いている。従って、第二のショットキー障壁電極３０ｄを形成するための熱処理を不要とすることができるので、熱処理に伴う欠損を低減することができる。よって、実施の形態１に比べて、ショットキー障壁電極３０の欠損が一定面積あたりに発生する確率をさらに低減することができる。

なお、上述においては、第一の金属としてＴｉを用いる場合について説明したが、Ｔｉに限らず、炭化珪素に対してショットキー障壁を形成する金属であればよく、例えばＰｔ、Ｍｏ、Ｎｉ、Ｗ、Ｉｒ、Ｒｅ、Ｒｕ等を用いてもよい。

また、上述においては、第二の金属としてＮｉを用いる場合について説明したが、Ｎｉに限らず、炭化珪素に対してショットキー障壁を形成し且つ比較的に仕事関数が高い金属であればよく、例えばＰｔ、Ｍｏ、Ｗ等を用いてもよい。

実施の形態１に係る半導体装置としての炭化珪素ショットキー障壁ダイオードの構造を示す断面図である。実施の形態２に係る半導体装置としての炭化珪素ショットキー障壁ダイオードの構造を示す断面図である。実施の形態３に係る半導体装置としての炭化珪素ショットキー障壁ダイオードの構造を示す断面図である。

符号の説明

１０基板、２０ドリフト層、３０ａ第一のショットキー障壁電極、３０ｂ〜３０ｄ第二のショットキー障壁電極、５０バリア電極、６０ボンディング電極、７０ガードリング部、８０裏面電極。

Claims

第一導電型不純物を含む炭化珪素からなるドリフト層が表面に配置され第一導電型不純物を含む炭化珪素からなる基板を用意する工程と、
前記ドリフト層の表面にショットキー障壁電極を形成するショットキー障壁電極形成工程と、
前記ショットキー障壁電極の表面にバリア電極を形成する工程と、
前記バリア電極の表面にボンディング電極を形成する工程と、
前記基板の裏面に裏面電極を形成する工程と、
を備え、
前記ショットキー障壁電極形成工程は、
前記ドリフト層の表面に第一の金属からなる第一のショットキー障壁電極を形成する第一のショットキー障壁電極形成工程と、
前記第一の金属をパタニングする工程と、
前記ドリフト層の表面の欠損部分の原因を除去する工程と、
前記ドリフト層の表面及び前記第一のショットキー障壁電極の表面に第二の金属からなる第二のショットキー障壁電極を形成する第二のショットキー障壁電極形成工程と、
前記第二の金属をパタニングする工程と、
を順に行うことを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法であって、
前記第一のショットキー障壁電極形成工程と前記第二のショットキー障壁電極形成工程とは、同一の成膜手法を用いる
半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法であって、
前記第一のショットキー障壁電極形成工程と前記第二のショットキー障壁電極形成工程とは、互いに異なる成膜手法を用いる
半導体装置の製造方法。
請求項１〜３のいずれか１つに記載の半導体装置の製造方法であって、
前記第一の金属と前記第二の金属とは、同一の金属からなる
半導体装置の製造方法。
請求項４に記載の半導体装置の製造方法であって、
前記第一の金属および前記第二の金属は、Ｎｉ、Ｐｔ、Ｍｏ、Ｗ、Ｔｉ、Ｉｒ、Ｒｅ、またはＲｕを含む
半導体装置の製造方法。
請求項１〜３のいずれか１つに記載の半導体装置の製造方法であって、
前記第一の金属と前記第二の金属とは、炭化珪素に対するショットキー障壁の高さが等しい異なる金属からなる
半導体装置の製造方法。
請求項６に記載の半導体装置の製造方法であって、
前記第一の金属は、Ｎｉ、Ｐｔ、Ｍｏ、Ｗ、Ｔｉ、Ｉｒ、Ｒｅ、またはＲｕを含み、
前記第二の金属は、Ｎｉ、Ｐｔ、Ｍｏ、またはＷを含む
半導体装置の製造方法。