JP2000200889A - タンタル酸化膜を備えたキャパシタ製造方法 - Google Patents

タンタル酸化膜を備えたキャパシタ製造方法

Info

Publication number
JP2000200889A
JP2000200889A JP11344531A JP34453199A JP2000200889A JP 2000200889 A JP2000200889 A JP 2000200889A JP 11344531 A JP11344531 A JP 11344531A JP 34453199 A JP34453199 A JP 34453199A JP 2000200889 A JP2000200889 A JP 2000200889A
Authority
JP
Japan
Prior art keywords
film
forming
dielectric film
dielectric
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11344531A
Other languages
English (en)
Other versions
JP3914362B2 (ja
Inventor
Kab-Jin Nam
甲 鎭 南
Seok-Jun Won
皙 俊 元
Kien Boku
起 演 朴
You Na
庸 宇 那
Young-Wook Park
泳 旭 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000200889A publication Critical patent/JP2000200889A/ja
Application granted granted Critical
Publication of JP3914362B2 publication Critical patent/JP3914362B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C23/00—Other surface treatment of glass not in the form of fibres or filaments
    • C03C23/0075—Cleaning of glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/0231—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 タンタル酸化膜よりなる誘電膜を備えたキャ
パシタ製造方法を提供する。 【解決手段】 半導体基板の活性領域に電気的に連結さ
れる下部電極を形成する。下部電極の表面にシリコン酸
化物、シリコン窒化物及びこれらの組合せよりなる群か
ら選択される成分を含む前処理膜を形成する。Ｔａ前駆
体を用いて所定の温度範囲から選択される第１温度で蒸
着された第１誘電膜と、所定の温度範囲から選択されて
第１温度とは異なる第２温度で蒸着された第２誘電膜よ
りなる誘電膜を前処理膜上に形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体メモリ装置の
製造方法に係り、特にタンタル酸化膜よりなる誘電膜を
備えたキャパシタ製造方法に関する。
【０００２】
【従来の技術】ＤＲＡＭ(Dynamic Random Access Memor
y)の集積度が高くなるのに伴って、限られたセル面積内
で蓄積される電荷量を増やすために、キャパシタの有効
面積を増加する方法、誘電膜厚を薄くする方法、及び誘
電膜の誘電定数を増加する方法が利用されている。その
中の特に誘電膜厚を薄くする方法としては、現在の高集
積メモリ素子において誘電膜として用いられるシリコン
窒化膜／シリコン酸化膜の積層構造の場合、その積層構
造の厚さを物理的に薄くすることによってその電気的有
効厚さ（effective electrical thickness）を減少させ
る方法が多用されている。なお、「電気的有効厚さ」と
は、膜の静電容量の測定結果から、当該膜の誘電率をシ
リコン酸化膜の誘電率とみなして計算された膜厚であ
り、有効酸化膜厚さ(Toxeq，effective oxide thicknes
s)ともいう。
【０００３】半導体メモリ素子の高集積化に伴って、キ
ャパシタ誘電膜の電気的有効厚さを減少させることが可
能になってきているが、シリコン窒化膜／シリコン酸化
膜積層構造においては、電気的有効厚さを減少するのに
も限界があり、その限界は、約４０Åと推定されてい
る。実際に、４０Å以下の電気的有効厚さを有する誘電
膜では、漏洩電流が大きくなるために実際の素子への適
用が難しくなる。
【０００４】前記のようなシリコン窒化膜／シリコン酸
化膜の限界を克服するための試みの一つとして、シリコ
ン窒化膜(約７の誘電定数)に比べて誘電定数が比較的大
きいタンタル酸化膜(約２４の誘電定数)のような高誘電
物質、または誘電定数が数百以上である強誘電体物質を
用いる方法が提案されている。
【０００５】新誘電物質の導入は、既存工程との適合
性、安定した装置の製作可能性、量産性、経済性、素子
動作の安全性などを総合的に考慮して決定しなければな
らない。この点に照らして見るとき、現状としては、タ
ンタル酸化膜が最も商用化に適した物質として知られて
いる。
【０００６】しかしながら、タンタル酸化膜の電気的特
性は、工程条件に大きく依存することが知られている。
したがって、本発明では、キャパシタの誘電膜として使
用されるタンタル酸化膜を形成するための最適な工程条
件を求める必要がある。
【０００７】
【発明が解決しようとする課題】本発明の目的は、キャ
パシタの誘電膜として最適の電気的特性を達成するタン
タル酸化膜を最適の工程条件にしたがって形成すること
が可能な半導体メモリ装置のキャパシタ製造方法を提供
することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
の本発明によれば、半導体メモリ装置のキャパシタ製造
方法において、半導体基板の活性領域に電気的に連結さ
れる下部電極を形成する。前記下部電極の表面にシリコ
ン酸化物、シリコン窒化物及びこれらの組合せよりなる
群から選択される成分を含む前処理膜を形成する。Ｔａ
前駆体(precursor)を用いて所定の温度範囲において選
択される第１温度で蒸着された第１誘電膜と前記所定の
温度範囲から選択されて前記第１温度とは異なる第２温
度で蒸着された第２誘電膜とからなる誘電膜を前記前処
理膜上に形成する。前記誘電膜を酸素雰囲気で熱処理す
る段階を含む。
【０００９】前記下部電極は、ポリシリコン膜、金属
膜、金属酸化膜、金属窒化膜及び金属酸化窒化膜よりな
る群から選択されるいずれか一つまたはその組合せより
なる。
【００１０】前記前処理膜はＲＴＮ(Rapid Thermal Nit
ridation、急速熱窒化法)、ＲＴＯ(Rapid Thermal Oxid
ation、急速熱酸化法)、ＣＶＤ(Chemical Vapor Deposi
tion、化学気相成長法)、またはこれらを組合せた方法
によって形成される。
【００１１】前記前処理膜形成段階は、プラズマを供給
する段階や、紫外線(Ultra Violetradiation)を照射す
る段階を含むことができる。
【００１２】前記誘電膜を前記前処理膜上に形成する段
階において、前記所定の温度範囲は３５０〜５５０℃で
あり、前記第２温度は、前記第１温度より低くすること
もでき、高くすることもできる。
【００１３】前記誘電膜を前記前処理膜上に形成する段
階は、１．３×１０3Ｐａ（１００ｍＴｏｒｒ）〜常圧
で行なわれる。
【００１４】前記Ｔａ前駆体は、金属アルコキシド(met
al alkoxide)、有機金属物、金属ハロゲン化物及びこれ
らの組合せよりなる群から選択されるいずれか一つであ
る。
【００１５】前記誘電膜を前記前処理膜上に形成する段
階は、枚葉式反応器またはバッチ式反応器で行なうこと
ができる。
【００１６】前記誘電膜を前記前処理膜上に形成する段
階は、プラズマを供給する段階、又は紫外線を照射する
段階を含むことができる。
【００１７】前記熱処理段階は、６５０〜８００℃で行
なわれる。この時、前記熱処理はＯ 2、Ｏ3、Ｎ2Ｏ及び
これらの組合せよりなる群から選択されるいずれか一つ
の気体雰囲気で行なわれる。
【００１８】前記熱処理段階はプラズマを供給したり紫
外線を照射する段階を含むことができる。
【００１９】前記前処理膜形成段階の後であって前記誘
電膜を前記前処理膜上に形成する段階の前に、前記前処
理膜で覆われた下部電極上にＴａ前駆体を流しておく
（フローする）段階をさらに含むことができる。
【００２０】本発明によれば、欠陥密度を低減したタン
タル酸化膜を形成することができ、そのようなタンタル
酸化膜を誘電膜として採用することによって、キャパシ
タの電気的特性を改善できるとともに、タンタル酸化膜
形成のための蒸着工程時におけるインキュベーションタ
イムを縮めて生産性を向上できる。
【００２１】
【発明の実施の形態】以下、添付図面を参照しつつ、本
発明をより詳しく説明する。
【００２２】一般に、タンタル酸化膜を誘電膜として利
用するキャパシタの製造工程は、下部電極を形成する段
階、前記下部電極とタンタル酸化膜との間の反応または
拡散を抑制するための前処理段階、タンタル酸化膜を蒸
着する段階、蒸着されたタンタル酸化膜内の欠乏してい
る酸素を補充して膜質を緻密化するための熱処理段階、
及び上部電極を形成する段階とよりなる。
【００２３】前記のような方法で製造されるキャパシタ
の電気的特性は、上述した、前処理条件、タンタル酸化
膜の蒸着条件、熱処理条件、上部電極形成後に行われる
後続の熱処理条件等によって影響を受ける。その中、タ
ンタル酸化膜蒸着工程において電気的特性に影響を及ぼ
す因子としては、蒸着温度、蒸着圧力、ソースガス及び
キャリアガスの流量、ガス供給ラインの温度等がある。
【００２４】また、タンタル酸化膜は、蒸着の際の下地
膜（前処理膜）の状態にしたがって、その蒸着される膜
厚が変わる特性がある。すなわち、タンタル酸化膜の蒸
着においては、下地膜の状態にしたがって、インキュベ
ーションタイム(incubationtime)に差が生じる。
【００２５】本明細書全般に渡って用いられる「インキ
ュベーションタイム」という用語は、蒸着工程の開始時
間からタンタル酸化膜の蒸着速度が定常速度に至るまで
の時間を意味し、シーディングタイム(seeding time)と
も呼ばれる。
【００２６】図１は、多様な前処理方法を経ることによ
って下地膜の状態すなわち下地膜の表面組成を多様に変
化させた場合に、下地膜上に蒸着されるタンタル酸化膜
厚(有効酸化膜厚ではなく実際の膜厚)の変化を示したグ
ラフである。
【００２７】図１の結果を得るために、下地膜として用
いられたシリコンウェーハに対して前処理を全くしない
場合(白丸で表示)、シリコンウェーハに対してＲＴＮ(R
apidThermal Nitridation)処理を行なった場合(黒丸で
表示)、及びシリコンウェーハに対してＲＴＮ処理をし
た後に更にＲＴＯ処理をした場合(黒三角で表示、「Ｒ
ＴＮ＋ＲＴＯ処理」という。）等の各々について、蒸着
時間によるタンタル酸化膜厚の変化を測定した。
【００２８】図１から分かるように、前処理を全くしな
い場合、及びＲＴＮ処理を行なった場合に下地膜上に蒸
着されるタンタル酸化膜厚に比べて、ＲＴＮ+ＲＴＯ処
理を行なった場合に下地膜上に蒸着されるタンタル酸化
膜の厚さは、約６０Å薄い。
【００２９】この結果によって、下地膜の成分がシリコ
ン(Ｓｉ)またはシリコン窒化物(Ｓｉ−Ｎ)の場合に比べ
て、下地膜の成分がシリコン酸化物(Ｓｉ−Ｏ)の場合ま
たはシリコン酸化窒化物(Ｓｉ−Ｏ−Ｎ)の場合に蒸着さ
れるタンタル酸化膜厚は、薄くなることが分かる。言い
換えれば、下地膜の成分がシリコン(Ｓｉ)またはシリコ
ン窒化物(Ｓｉ−Ｎ)の場合に比べて、下地膜の成分がシ
リコン酸化物(Ｓｉ−Ｏ)またはシリコン酸化窒化物(Ｓ
ｉ−Ｏ−Ｎ)の場合には、タンタル酸化膜の蒸着のため
のインキュベーションタイムが増加する現像が生じる。
【００３０】前記のような下地膜表面の成分によるイン
キュベーションタイムの差はタンタル酸化膜の蒸着の際
におけるＴａソースガス(source gas)の表面吸着メカニ
ズムの差に起因するものと推測される。すなわち、Ｓｉ
−Ｏ成分の結合エネルギーはＳｉ−ＳｉまたはＳｉ−Ｎ
の結合エネルギーに比べて相対的に強いため、下地膜表
面の成分がＳｉ−Ｏを含む場合にはタンタル酸化膜蒸着
工程初期にＴａソースガスの分解が効果的に行われない
結果、インキュベーションタイムが増えるものと判断さ
れる。
【００３１】一方、図１の結果から分るように、前記３
種類の異なる処理の場合において、蒸着速度、すなわち
タンタル酸化膜の蒸着時間による蒸着厚さの変化率(図
中のグラフの傾きに相当。）には、ほぼ差がない。した
がって、各前処理後の下地膜表面の成分は、蒸着工程初
期のインキュベーションタイムにのみ影響を及ぼす一
方、蒸着速度には影響を及ぼさないことがわかる。
【００３２】インキュベーションタイムが増加すると、
タンタル酸化膜の蒸着時間が延びることとなり、その結
果、製品のスループット(throughput)が低下する。した
がって、製品の生産性を高めるためには、タンタル酸化
膜蒸着時初期のインキュベーションタイムを縮める必要
がある。
【００３３】以上のように、インキュベーションタイム
を縮めるためには下地膜表面の組成をＳｉ−Ｏ−Ｎまた
はＳｉ−Ｏ成分から、Ｓｉ−ＳｉまたはＳｉ−Ｎ成分に
変化させる必要がある。
【００３４】一方、下地膜表面の成分によるキャパシタ
の電気的特性は次のように評価される。
【００３５】図２Ａ及び図２Ｂは、各々相異なる前処理
によって相異なる表面成分を有することとなった下地膜
上にタンタル酸化膜を形成して得られたキャパシタの有
効酸化膜厚さ(Toxeq)及び漏洩電流特性を測定して示し
たグラフである。なお、図２Ａ及び図２Ｂ中に示した測
定値は、測定対象の膜において多地点（１０地点）で測
定し、測定値の値の大きな順に並び替えて示している。
すなわち、横軸は、１０地点で測定したことを示してい
る。
【００３６】図２Ａ及び図２Ｂの結果を得るために、シ
リコンよりなる下地膜をＲＴＮ方法で前処理を行なった
場合(黒丸で表示)、及びシリコンよりなる下地膜に対し
てＲＴＮ処理を行なった後に更にＲＴＯ処理をした場合
(黒四角で表示)に対して有効酸化膜厚さ(Toxeq)及びキ
ャパシタにおける漏洩電流を測定した。
【００３７】図２Ａ及び図２Ｂから分かるように、漏洩
電流特性については、各処理をした場合の間で互いに類
似する傾向を示したが、有効酸化膜厚さに関して、ＲＴ
Ｎ+ＲＴＯ処理を行った場合は、ＲＴＮ処理のみを行っ
た場合に比べて約４〜５Å低減した。有効酸化膜厚の測
定値の低減は、大きなキャパシタンスを得ることができ
ることを意味し、電気的特性が改善されたことを意味す
る。すなわち、ＲＴＮ+ＲＴＯ処理によって下地膜表面
にＳｉ−Ｏ成分を含む場合には、ＲＴＮ処理によって下
地膜表面にＳｉ−Ｎ成分を含む場合に比べて有効酸化膜
厚の測定値からみた電気的特性が改善されたといえる。
【００３８】このように下地膜表面にＳｉ−Ｏ成分を含
む場合に、有効酸化膜厚の測定値からみた電気的特性が
改善される理由は、タンタル酸化膜の蒸着の後に行われ
る酸素雰囲気中の熱処理時にタンタル酸化膜と下地膜の
特性が劣化しないためであると判断される。
【００３９】以上の結果から、下地膜表面にＳｉ−Ｏ成
分を含む場合には下地膜上にタンタル酸化膜を形成する
際にインキュベーションタイムが増加されて生産性は比
較的落ちる反面、キャパシタの電気的特性面では、有利
となることがわかる。
【００４０】本発明では、前記結果に基づいて、タンタ
ル酸化膜蒸着工程の際にキャパシタの電気的特性を劣化
させずに、インキュベーションタイムを最小化できる最
適の工程条件を提供しようとする。
【００４１】タンタル酸化膜形成の際の蒸着工程におけ
るインキュベーションタイムはタンタル酸化膜が形成さ
れる下地膜表面の成分に依存するとともに、タンタル酸
化膜を備えたキャパシタの電気的特性もその下地膜表面
の成分に影響を受けるので、インキュベーションタイム
はタンタル酸化膜形成のための蒸着工程条件、例えば、
タンタル酸化膜形成のための蒸着工程に必要なＴａ前駆
体、酸素ソースガス、運搬ガスなどの流れ順序や流量、
反応チャンバ内の圧力、温度などを調節することによっ
て変更できる。
【００４２】すなわち、反応チャンバ内でタンタル酸化
膜を蒸着する前にタンタル酸化膜が蒸着される下地膜、
すなわち下部電極表面を、Ｔａ前駆体、酸素ソース、運
搬気体等のようなタンタル酸化膜蒸着工程に必要なガス
にあらかじめ露出させて下部電極表面状態を変化させる
ことにより、インキュベーションタイムの減少に寄与で
きる。また、前記下部電極表面をあらかじめ酸素雰囲気
に露出させることによって下部電極表面を多少の酸素で
覆うとキャパシタの電気的特性に寄与できるものと判断
される。ここで、下部電極を工程ガスにあらかじめ露出
させることは下部電極の表面にのみ影響を及ぼすのでイ
ンキュベーションタイムには影響を及ぼすが、キャパシ
タの電気的特性にはほとんど影響を及ぼさない。その理
由は図２Ａ及び図２Ｂを参照して説明したように、キャ
パシタの電気的特性変化は、後続する高温熱処理の際の
タンタル酸化膜内のタンタル成分とその下地膜内のシリ
コン成分との反応によって決定されるためである。
【００４３】本出願人はまたタンタル酸化膜形成のため
の蒸着工程時の蒸着温度を高めるとインキュベーション
タイムが縮まるということを実験を通して確認した。
【００４４】図３は、タンタル酸化膜形成時の蒸着温度
の違いによるインキュベーションタイムの変化の具合を
示したグラフである。
【００４５】図３の結果を得るために、タンタル酸化膜
を形成する下地膜表面にＳｉ−Ｎ成分を含むように下地
膜表面をＲＴＮ方法によって前処理した状態で蒸着温度
を各々４４０℃、４６０℃、４８０℃及び５００℃にし
てタンタル酸化膜を蒸着した。
【００４６】その結果、蒸着温度を４４０℃にした場合
にはインキュベーションタイムが２００秒であり、蒸着
温度を５００℃にした場合にはインキュベーションタイ
ムが約１０秒であって、蒸着温度４４０℃の場合と同５
００℃の場合とのインキュベーションタイムの差は、１
９０秒になる。
【００４７】このように、蒸着温度が高まるにしたがっ
てインキュベーションタイムが縮まる理由は、蒸着温度
の違いによって、蒸着メカニズムが変わるためであると
判断される。すなわち、低温での蒸着時には、反応律速
(reaction limited region)に該当する。つまり、気相
での反応物の供給は十分な状態であり、ウェーハ表面に
おける反応速度が全体の反応速度を左右する主要要素と
なる。一方、高温での蒸着時には、拡散律速に該当す
る。つまり、ウェーハ表面における反応速度は反応物の
拡散速度に比べて十分に速いため、全体の反応速度は、
反応物の拡散速度に依存するようになる。
【００４８】したがって、高温での蒸着時には、下地膜
表面における反応速度が拡散速度に比べて相対的に速い
ので、蒸着段階初期にタンタル前駆体の反応物が分解さ
れて下地膜表面に吸着されることになってインキュベー
ションタイムが縮まる。この結果、蒸着温度が高まると
蒸着初期のインキュベーションタイムが縮まることにな
る。
【００４９】前記のような結果は、タンタル酸化膜を形
成する下地膜表面がＳｉ−ＯまたはＳｉ−Ｏ−Ｎ成分を
含む場合にも同様に観察される。したがって、タンタル
酸化膜の蒸着温度を変化させることによってインキュベ
ーションタイムを調節できる。
【００５０】図４は、タンタル酸化膜形成時の蒸着温度
の違いによるキャパシタの電気的特性の変化の具合を評
価したグラフであって、蒸着温度を各々４６０℃、４８
０℃及び５００℃に変化させながらタンタル酸化膜を形
成した場合の有効酸化膜厚さ(Toxeq)と印加電圧３．０
Ｖにおける漏洩電流とを測定した結果である。
【００５１】図４に示した結果によると、有効酸化膜厚
さは１３〜１９Åの範囲に分布し、漏洩電流は０．１〜
０．３ｍＡ／ｃｍ2の範囲に分する。各場合は、互いに
電気的に類似した特性を示している。すなわち、有効酸
化膜厚さが減少すると漏洩電流が増加し、有効酸化膜厚
さが増加すると漏洩電流が減少する傾向が示される。こ
のような結果は、タンタル酸化膜の蒸着温度の違いによ
って電気的特性は大きく変化しないことを示している。
【００５２】また、本発明では、タンタル酸化膜形成時
蒸着温度によるタンタル酸化膜内の欠陥の程度を評価す
るために、次のような実験をした。
【００５３】まず、蒸着温度を各々４６０℃、４８０℃
及び５００℃にしてポリシリコン膜上にタンタル酸化膜
を形成したサンプルを準備した後、ポリシリコンに対し
て選択的に反応するエッチング液内に前記サンプルを一
定時間ディッピング(浸漬、dipping)した。その後、前
記サンプルを前記エッチング液から取り出して前記ポリ
シリコン膜内のボイド(void)欠陥をＳＥＭ(走査型電子
顕微鏡、Scanning Electron Microscope)で観察した。
【００５４】前記ボイド欠陥は、前記ディッピング段階
で前記エッチング液がタンタル酸化膜の脆弱な部分を通
してポリシリコン膜の内部まで浸透してタンタル酸化膜
下部のポリシリコンを溶解させることによって形成され
る。
【００５５】ＳＥＭ観察した結果、蒸着温度が４６０℃
及び４８０℃の場合にはボイド欠陥の密度が同程度であ
ったが、蒸着温度が５００℃の場合にはボイド欠陥の密
度が急激に増加することが確認された。
【００５６】前記結果から、５００℃の高温で形成され
たタンタル酸化膜は４６０℃及び４８０℃で形成された
タンタル酸化膜に比べて脆弱な部分が多いことが分か
る。このように脆弱な部分は、有効酸化膜厚さや漏洩電
流のような電気的特性には影響を及ぼさないとしても、
長期的な信頼性といった側面では不利な影響を及ぼすも
のと判断される。
【００５７】本発明では、以上述べた実験結果を基にし
て、タンタル酸化膜の電気的特性を改善し、欠陥密度を
低めることができ、インキュベーションタイムを縮める
ことによって生産性を向上できる蒸着方法によって、キ
ャパシタ誘電膜として用いられるタンタル酸化膜を形成
する方法を提供しようとする。
【００５８】図５ないし図１０は、本発明の望ましい実
施例におけるキャパシタ製造方法を説明するために工程
順序にしたがって示した断面図である。
【００５９】図５に示すように、半導体基板１０上にポ
リシリコンよりなる下部電極２０を前記半導体基板１０
の活性領域と電気的に連結形成する。
【００６０】なお、前記下部電極２０を金属膜、金属酸
化膜、金属窒化膜、金属酸化窒化膜等のような伝導性物
質膜で形成することも可能である。
【００６１】図６に示すように、前記下部電極２０の表
面を前処理して前記下部電極２０の表面にＳｉＮｘ、Ｓ
ｉＯｘ、ＳｉＯｘＮｙまたはこれらの組合せで構成され
た成分を含有する前処理膜２２を形成する。
【００６２】前記前処理膜２２を前記下部電極２０の表
面に形成する理由は下部電極２０を構成するシリコン成
分と、後続する工程で形成される誘電膜を構成するタン
タル酸化物とが反応してＳｉＯ2が形成されることを抑
制するためである。
【００６３】前記前処理膜２２を形成するために、ＲＴ
Ｎ、ＲＴＯ、ＣＶＤ方法またはこれらを組合せた方法を
利用することができる。
【００６４】前記前処理膜２２をＲＴＮ方法によって形
成する場合には、前記前処理工程はＮＨ3雰囲気下で５
００〜９００℃の温度で行われ、ＲＴＯ方法によって形
成する場合にはＯ2、Ｎ2Ｏまたはこれらの混合ガス雰囲
気下で５００〜９００℃の温度で行われる。
【００６５】前記前処理膜２２を形成する前処理工程の
際に用いられる反応ガスの活性化エネルギーを低めるた
めに、工程ガスをプラズマ状態で供給する工程、または
Ｎ2またはＯ2のプラズマを共に供給する工程を設けるこ
とができる。一方、プラズマを利用する代わりに紫外線
を照射して反応ガスの活性化エネルギーを低めることも
できる。
【００６６】図７に示すように、表面に前記前処理膜２
２が形成された下部電極２０上にＴａ前駆体２５を流す
（フローさせる）ことによって、誘電膜が形成される部
分の表面において酸素原子よりタンタルが先に反応でき
る状態へと誘導される。その結果、前記前処理膜２２で
覆われた下部電極２０が誘電膜の蒸着に先だってタンタ
ル成分であらかじめ覆われることとなる。このため、キ
ャパシタの電気的特性には影響を及ぼさずに、インキュ
ベーションタイムを縮める効果を奏することとなる。
【００６７】前記Ｔａ前駆体２５としては、例えばＴａ
(ＯＣ2Ｈ5)5のような金属アルコキシド、金属ベータ-ジ
ケトネート(β-diketonate)のような有機金属物、また
はＴａＣｌ5のような金属ハロゲン化物などを単独で用
いたりまたはこれらを組合せて用いることができる。
【００６８】図８は、図７の結果物上にタンタル酸化膜
よりなる誘電膜３０を形成する段階を示す。
【００６９】具体的に説明すると、本発明では前記前処
理膜２２で覆われた下部電極２０上にタンタル酸化膜よ
りなる誘電膜３０を２段階に形成する。すなわち、まず
３５０〜５５０℃の範囲内で選択された第１温度Ｔ１で
第１誘電膜３０ａをＣＶＤ方法によって形成した後、続
いて３５０〜５５０℃の範囲内で選択されて前記第１温
度Ｔ１とは異なる第２温度Ｔ２、例えば、前記第１温度
Ｔ１より低い第２温度Ｔ２(すなわち、Ｔ１＞Ｔ２)で前
記第１誘電膜３０ａ上に連続的に第２誘電膜３０ｂをＣ
ＶＤ方法によって形成して前記誘電膜３０を完成する。
【００７０】前記第１誘電膜３０ａを形成した後、前記
第２誘電膜３０ｂを形成する前に前記第１誘電膜３０ａ
を酸素雰囲気で熱処理する場合もある。
【００７１】このように、前記誘電膜３０を形成する際
の工程温度を前と後で変化させることによって、前記誘
電膜３０形成時のインキュベーションタイムを縮めると
ともに、高温工程に起因する電気的特性の低下現像を抑
制できる。
【００７２】前記誘電膜３０形成工程の際に、プラズマ
を供給したり紫外線を照射する段階を含むようにでき
る。
【００７３】前記誘電膜３０形成工程は、先に定義した
ような群から選択されるＴａ前駆体を気体状にした後、
運搬ガスを利用して酸素と反応させることによって行な
われる。この時の工程圧力は１．３×１０3Ｐａ（１０
０ｍＴｏｒｒ）ないし常圧に維持し、雰囲気ガスとして
は不活性ガスを用いる。
【００７４】前記誘電膜３０形成の際には、枚葉式(sin
gle wafer type)またはバッチ式(batch type)の反応器
を用いることができる。
【００７５】上述した説明では、前記誘電膜３０を形成
するために、まず比較的高温の第１温度Ｔ１で前記第１
誘電膜３０ａを形成した後、比較的低温の第２温度Ｔ２
で前記第２誘電膜３０ｂを形成するものと説明したが、
本発明はこれに限定されない。本発明によれば、前記誘
電膜３０を形成するために、まず前記定義した温度範囲
内で選択された比較的低温の第２温度で第１誘電膜を形
成した後、続いて前記温度範囲内で選択されて前記第２
温度より高い第１温度で第２誘電膜を形成しても同様な
効果を期待できる。すなわち、本発明による誘電膜３０
形成方法において最大の特徴は、蒸着温度を変化させな
がら前記誘電膜３０を形成することである。
【００７６】図９に示すように、前記誘電膜３０を酸素
雰囲気で約６５０〜８００℃の温度で熱処理する。その
結果、前記誘電膜３０内で欠乏した酸素を補充でき、前
記誘電膜３０を構成するタンタル酸化膜の構造をさらに
緻密化することにより漏洩電流に脆弱な部分を除去でき
る。
【００７７】前記熱処理は酸素含有ガス４０、例えばＯ
2、Ｏ3またはＮ2Ｏが含まれた気体雰囲気で行なう。
【００７８】この時、用いられる反応ガスの活性化エネ
ルギーを低めるために、前記酸素含有ガス４０をプラズ
マ状で供給したり、Ｎ2またはＯ2のプラズマを同時に供
給する工程を設けることができる。一方、プラズマを利
用する代わり紫外線を照射して反応ガスの活性化エネル
ギーを低める場合もある。
【００７９】図１０に示すように、前記誘電膜３０上に
上部電極５０を形成することによってキャパシタを完成
させる。前記上部電極５０は、例えばポリシリコン膜、
金属膜、金属酸化膜、金属窒化膜、金属酸化窒化膜等の
ような伝導性物質膜で形成する。
【００８０】
【発明の効果】前記のように、本発明によるとタンタル
酸化膜形成のための蒸着工程を相異なる温度状態で行う
といった２段階蒸着工程を用いて行なうことによって、
タンタル酸化膜蒸着のための工程条件を前段階と後段階
とで変化させながらキャパシタ誘電膜を形成する。その
結果、欠陥密度を低減したタンタル酸化膜を形成でき、
そのようなタンタル酸化膜を誘電膜として採用すること
によって、キャパシタの電気的特性を改善できるととも
に、タンタル酸化膜形成のための蒸着工程時におけるイ
ンキュベーションタイムを縮めて生産性を向上できる。
【００８１】また、誘電膜は、Ｔａ前駆体によってあら
かじめ前処理された下部電極表面上に形成されるので、
キャパシタの電気的特性を劣化させない一方、インキュ
ベーションタイムを効果的に縮められる。
【００８２】以上、本発明を望ましい実施例を挙げて詳
しく説明したが、本発明は前記実施例に限らず、本発明
の技術的思想の範囲内で当分野で通常の知識を有する者
によって多様な変形が可能である。
【図面の簡単な説明】
【図１】 下地膜の前処理方法によるタンタル酸化膜の
蒸着厚さ変化を示したグラフである。
【図２】 図２Ａ及び図２Ｂは、相異なる前処理後に形
成されたタンタル酸化膜を誘電膜として採用した場合の
キャパシタの電気的特性を各々有効酸化膜厚さ及び漏洩
電流で評価したグラフである。
【図３】 タンタル酸化膜形成時の蒸着温度の違いによ
るインキュベーションタイムの変化を示したグラフであ
る。
【図４】 タンタル酸化膜形成時の蒸着温度の違いによ
る漏洩電流特性の変化の具合を示したグラフである。
【図５】 本発明の望ましい実施例におけるキャパシタ
製造方法を説明するために工程順序にしたがって示した
断面図である。
【図６】 本発明の望ましい実施例におけるキャパシタ
製造方法を説明するために工程順序にしたがって示した
後続する断面図である。
【図７】 本発明の望ましい実施例におけるキャパシタ
製造方法を説明するために工程順序にしたがって示した
後続する断面図である。
【図８】 本発明の望ましい実施例におけるキャパシタ
製造方法を説明するために工程順序にしたがって示した
後続する断面図である。
【図９】 本発明の望ましい実施例におけるキャパシタ
製造方法を説明するために工程順序にしたがって示した
後続する断面図である。
【図１０】 本発明の望ましい実施例におけるキャパシ
タ製造方法を説明するために工程順序にしたがって示し
た後続する断面図である。
【符号の説明】
１０…半導体基板、 ２０…下部電極、 ２２…前処理膜、 ２５…Ｔａ前駆体、 ３０…誘電膜、 ３０ａ…第１誘電膜、 ３０ｂ…第２誘電膜、 ４０…酸素含有ガス、 ５０…上部電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朴 起 演 大韓民国京畿道龍仁市器興邑農書里山24番 地 (72)発明者 那 庸 宇 大韓民国京畿道水原市八達区靈通洞1053− 25番地 凰谷マウル碧山アパート221棟 1806号 (72)発明者 朴 泳 旭 大韓民国京畿道安養市東安区葛山洞1115番 地 セムマウル林光アパート301棟703号

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 (ａ)半導体基板の活性領域に電気的に連
    結される下部電極を形成する段階と、 (ｂ)前記下部電極の表面にシリコン酸化物、シリコン窒
    化物及びこれらの組合せよりなる群から選択される成分
    を含む前処理膜を形成する段階と、 (ｃ)Ｔａ前駆体を用いて所定の温度範囲から選択される
    第１温度で蒸着された第１誘電膜と前記所定の温度範囲
    から選択されて前記第１温度とは異なる第２温度で蒸着
    された第２誘電膜とからなる誘電膜を前記前処理膜上に
    形成する段階と、 (ｄ)前記誘電膜を酸素雰囲気で熱処理する段階とを含む
    ことを特徴とする半導体メモリ装置のキャパシタ製造方
    法。
  2. 【請求項２】 前記下部電極形成段階において、前記下
    部電極は、ポリシリコン膜、金属膜、金属酸化膜、金属
    窒化膜及び金属酸化窒化膜よりなる群から選択されるい
    ずれか一つまたはその組合せよりなることを特徴とする
    請求項１に記載の半導体メモリ装置のキャパシタ製造方
    法。
  3. 【請求項３】 前記前処理膜形成段階において、前記前
    処理膜は、ＲＴＮ、ＲＴＯ、ＣＶＤまたはこれらを組み
    合せた方法によって形成されることを特徴とする請求項
    １に記載の半導体メモリ装置のキャパシタ製造方法。
  4. 【請求項４】 前記前処理膜形成段階は、プラズマを供
    給する段階を含むことを特徴とする請求項３に記載の半
    導体メモリ装置のキャパシタ製造方法。
  5. 【請求項５】 前記前処理膜形成段階は、紫外線を照射
    する段階を含むことを特徴とする請求項３に記載の半導
    体メモリ装置のキャパシタ製造方法。
  6. 【請求項６】 前記誘電膜を前記前処理膜上に形成する
    段階において、前記所定の温度範囲は３５０〜５５０℃
    であることを特徴とする請求項１に記載の半導体メモリ
    装置のキャパシタ製造方法。
  7. 【請求項７】 前記誘電膜を前記前処理膜上に形成する
    段階において、前記第２温度は前記第１温度より低いこ
    とを特徴とする請求項１に記載の半導体メモリ装置のキ
    ャパシタ製造方法。
  8. 【請求項８】 前記誘電膜を前記前処理膜上に形成する
    段階において、前記第２温度は前記第１温度より高いこ
    とを特徴とする請求項１に記載の半導体メモリ装置のキ
    ャパシタ製造方法。
  9. 【請求項９】 前記誘電膜を前記前処理膜上に形成する
    段階は、１．３×１０3Ｐａ（１００ｍＴｏｒｒ）〜常
    圧で行なわれることを特徴とする請求項１に記載の半導
    体メモリ装置のキャパシタ製造方法。
  10. 【請求項１０】 前記誘電膜を前記前処理膜上に形成す
    る段階において、前記Ｔａ前駆体は、金属アルコキシ
    ド、有機金属物、金属ハロゲン化物及びこれらの組合せ
    よりなる群から選択されるいずれか一つであることを特
    徴とする請求項１に記載の半導体メモリ装置のキャパシ
    タ製造方法。
  11. 【請求項１１】 前記誘電膜を前記前処理膜上に形成す
    る段階は、プラズマを供給する段階を含むことを特徴と
    する請求項１に記載の半導体メモリ装置のキャパシタ製
    造方法。
  12. 【請求項１２】 前記誘電膜を前記前処理膜上に形成す
    る段階は、紫外線を照射する段階を含むことを特徴とす
    る請求項１に記載の半導体メモリ装置のキャパシタ製造
    方法。
  13. 【請求項１３】 前記誘電膜を前記前処理膜上に形成す
    る段階は、枚葉式反応器で行なわれることを特徴とする
    請求項１に記載の半導体メモリ装置のキャパシタ製造方
    法。
  14. 【請求項１４】 前記誘電膜を前記前処理膜上に形成す
    る段階は、バッチ式反応器で行なわれることを特徴とす
    る請求項１に記載の半導体メモリ装置のキャパシタ製造
    方法。
  15. 【請求項１５】 前記熱処理段階において、前記熱処理
    は、６５０〜８００℃で行なわれることを特徴とする請
    求項１に記載の半導体メモリ装置のキャパシタ製造方
    法。
  16. 【請求項１６】 前記熱処理段階において、前記熱処理
    は、Ｏ2、Ｏ3、Ｎ2Ｏ及びこれらの組合せよりなる群か
    ら選択されるいずれか一つの気体雰囲気で行なわれるこ
    とを特徴とする請求項１に記載の半導体メモリ装置のキ
    ャパシタ製造方法。
  17. 【請求項１７】 前記熱処理段階は、プラズマを供給す
    る段階を含むことを特徴とする請求項１に記載の半導体
    メモリ装置のキャパシタ製造方法。
  18. 【請求項１８】 前記熱処理段階は、紫外線を照射する
    段階を含むことを特徴とする請求項１に記載の半導体メ
    モリ装置のキャパシタ製造方法。
  19. 【請求項１９】 前記前処理膜形成段階の後であって前
    記誘電膜を前記前処理膜上に形成する段階の前に、前記
    前処理膜で覆われた下部電極上にＴａ前駆体を流してお
    く段階をさらに含むことを特徴とする請求項１に記載の
    半導体メモリ装置のキャパシタ製造方法。
  20. 【請求項２０】 前記Ｔａ前駆体は、 金属アルコキシド、有機金属物、金属ハロゲン化物及び
    これらの組合せよりなる群から選択されるいずれか一つ
    であることを特徴とする請求項１７に記載の半導体メモ
    リ装置のキャパシタ製造方法。
  21. 【請求項２１】 前記誘電膜を前記前処理膜上に形成す
    る段階は、前記第１誘電膜形成の後であって第２誘電膜
    形成の前に前記第１誘電膜を酸素雰囲気で熱処理する段
    階を含むことを特徴とする請求項１に記載の半導体メモ
    リ装置のキャパシタ製造方法。
JP34453199A 1999-01-05 1999-12-03 タンタル酸化膜を備えたキャパシタ製造方法 Expired - Fee Related JP3914362B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990000055A KR100304699B1 (ko) 1999-01-05 1999-01-05 탄탈륨 산화막을 갖춘 커패시터 제조방법
KR1999P55 1999-01-05

Publications (2)

Publication Number Publication Date
JP2000200889A true JP2000200889A (ja) 2000-07-18
JP3914362B2 JP3914362B2 (ja) 2007-05-16

Family

ID=19570708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34453199A Expired - Fee Related JP3914362B2 (ja) 1999-01-05 1999-12-03 タンタル酸化膜を備えたキャパシタ製造方法

Country Status (3)

Country Link
US (1) US6207489B1 (ja)
JP (1) JP3914362B2 (ja)
KR (1) KR100304699B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851080B1 (ko) * 2000-10-17 2008-08-08 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치의 제조방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100331270B1 (ko) * 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
GB2358284B (en) * 1999-07-02 2004-07-14 Hyundai Electronics Ind Method of manufacturing capacitor for semiconductor memory device
US6465828B2 (en) 1999-07-30 2002-10-15 Micron Technology, Inc. Semiconductor container structure with diffusion barrier
US6417537B1 (en) 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6660664B1 (en) * 2000-03-31 2003-12-09 International Business Machines Corp. Structure and method for formation of a blocked silicide resistor
US6649502B2 (en) * 2000-05-16 2003-11-18 Samsung Electronics Co., Ltd. Methods of forming multilayer dielectric regions using varied deposition parameters
US6617206B1 (en) * 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
KR100393209B1 (ko) * 2001-01-18 2003-07-31 삼성전자주식회사 금속 산화막을 유전막으로 하는 반도체 커패시터의 형성방법
US6472236B1 (en) * 2001-05-18 2002-10-29 Advanced Micro Devices, Inc. Determination of effective oxide thickness of a plurality of dielectric materials in a MOS stack
KR20030002063A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 비에스티 박막의 형성 방법 및 그를 이용한 캐패시터의제조 방법
KR100415538B1 (ko) * 2001-09-14 2004-01-24 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터 및 그 제조 방법
US20050132549A1 (en) * 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
US6620673B1 (en) 2002-03-08 2003-09-16 Alpine Microsystems, Inc. Thin film capacitor having multi-layer dielectric film including silicon dioxide and tantalum pentoxide
US6821868B2 (en) * 2002-12-27 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming nitrogen enriched gate dielectric with low effective oxide thickness
KR100947064B1 (ko) * 2003-08-13 2010-03-10 삼성전자주식회사 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US20070259111A1 (en) * 2006-05-05 2007-11-08 Singh Kaushal K Method and apparatus for photo-excitation of chemicals for atomic layer deposition of dielectric film
KR100802593B1 (ko) 2006-09-26 2008-02-13 한국표준과학연구원 박막 형성 시 표면 기능기 변형을 통한 조성 조절 및불순물 혼입 방지 방법
KR102623543B1 (ko) * 2018-05-18 2024-01-10 삼성전자주식회사 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치
KR102449895B1 (ko) * 2018-05-18 2022-09-30 삼성전자주식회사 반도체 장치와 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01154547A (ja) * 1987-12-11 1989-06-16 Nec Corp 容量の製造方法
JPH05175423A (ja) * 1991-12-20 1993-07-13 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法
JPH0677402A (ja) * 1992-07-02 1994-03-18 Natl Semiconductor Corp <Ns> 半導体デバイス用誘電体構造及びその製造方法
JP3141553B2 (ja) 1992-08-06 2001-03-05 日本電気株式会社 半導体装置の製造方法
KR100280803B1 (ko) * 1994-04-18 2001-02-01 김영환 반도체 소자의 캐패시터 형성방법
US5468687A (en) * 1994-07-27 1995-11-21 International Business Machines Corporation Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation)
JPH0864763A (ja) * 1994-08-18 1996-03-08 Oki Electric Ind Co Ltd キャパシタ及びその製造方法
KR0183732B1 (ko) * 1995-09-01 1999-03-20 김광호 반도체 장치의 캐패시터 제작방법
GB2326279B (en) * 1997-06-11 2002-07-31 Hyundai Electronics Ind Method of forming a capacitor of a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851080B1 (ko) * 2000-10-17 2008-08-08 가부시키가이샤 히타치세이사쿠쇼 반도체 집적회로장치의 제조방법

Also Published As

Publication number Publication date
KR100304699B1 (ko) 2001-09-26
JP3914362B2 (ja) 2007-05-16
KR20000050306A (ko) 2000-08-05
US6207489B1 (en) 2001-03-27

Similar Documents

Publication Publication Date Title
JP2000200889A (ja) タンタル酸化膜を備えたキャパシタ製造方法
JPH10200074A (ja) 漏れ電流が少ない低圧化学蒸着酸化タンタル被膜形成の方法
JPH09116104A (ja) 半導体素子のキャパシタ製造方法
JPH09121035A (ja) 半導体素子のキャパシタ製造方法
US20030100162A1 (en) Method for forming capacitor of semiconductor device
JP4003846B2 (ja) 半導体装置のキャパシタ製造方法
JPH08264733A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JPH10135155A (ja) 障壁金属膜の形成方法
KR100450685B1 (ko) 유전막 공정을 단순화하여 반도체 소자의 커패시터를제조하는 방법과 그 유전막을 형성하는 장치
KR100417855B1 (ko) 반도체소자의 캐패시터 및 그 제조방법
JP2005150228A (ja) 半導体装置の製造方法
US6740553B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6127218A (en) Methods for forming ferroelectric films using dual deposition steps
KR20030083442A (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
JPH05167008A (ja) 半導体素子の製造方法
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR20030002789A (ko) 반도체 소자의 커패시터 형성방법
US6444265B1 (en) Method for producing a titanium monophosphide layer and its use
US20020011620A1 (en) Capacitor having a TaON dielectric film in a semiconductor device and a method for manufacturing the same
KR20060001048A (ko) 반도체 소자의 캐패시터 형성방법
KR100297722B1 (ko) 반도체소자의커패시터제조방법
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
KR100325428B1 (ko) 탄탈륨 옥사이드를 포함하는 커패시터의 형성방법
KR100249095B1 (ko) 엘피씨브이디 산화티타늄막을 위한 저누설 전류 전극 제조 방법
US20080090375A1 (en) Method for manufacturing a semiconductor device including a stacked capacitor

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees