JPS63249128A - 表示装置用アクテイブマトリクス用素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶、エレクトロルミネセンス（ＥＬ）、エ
レクトロクロミズム（ＥＣ）等の表示要素からなるマト
リクス型表示装置において、当該表示要素を駆動するた
めに用いられる表示装置用アクティブマトリクス用素子
に関するものである。

〔発明の背景〕

液晶、ＥＬ、ＥＣ等の表示要素からなるマトリクス型表
示装置においては、解像度が高く精細な画像を得るため
には、高密度のマトリクス構成が必要とされる。このよ
うな要請に応える技術として、近年においては、各表示
素子をスイッチング素子によって直接的に駆動する、い
わゆるアクティブマトリクス表示が注目されている。

斯かるスイッチング素子としては、従来、薄膜トランジ
スタ等の３端子素子、あるいは薄膜ダイオード、バリス
タ、ＭｒＭ（金属層と絶縁体層と金属層との積層体）等
の２端子素子を用いることが提案されている。

しかして、バリスタ、ＭＩＭ等の素子は、しきい値電圧
（電流が急激に増大するときの電圧）が相当高いため大
きな駆動電圧を必要とし、その結果アクティブマトリク
ス表示のスイッチング素子として用いる場合には、消費
電力が増大する問題点がある。また、薄膜トランジスタ
は、ｍ膜ダイオードに比して、製造に手間を要する等の
難点がある。

これに対して、薄膜ダイオードは、■素子の構成が簡易
で微細なマトリクス構造を存する表示装置を高い歩留ま
りで製造することができること、■表示品質が良好なこ
と、等の優れた点を有し、アクティブマトリクス表示に
用いるスイッチング素子として好適である。

薄膜ダイオードをアクティブマトリクス表示におけるス
イッチング素子として用いた例としては、例えば「ジャ
パンディスプレイ゛８３Ｊ　（Ｎ、５ｚｙｄｌｏ。

ｅｔ　　ａｌ、＋　　Ｊａｐａｎ　　Ｄｉｓｐｌａｙ　
　’８３．　　Ｐｒｏｃ、　　ＩＤＲＣ，＋第４１６〜
４１Ｂ頁（１９８３）　）に記載されているように、シ
ッソトキーダイオードを直列かつ逆方向に接続（バック
・トウ・バック・ダイオード）した例、特開昭５９−５
７２７３号公報に記載されているように、ＰＩＮダイオ
ードあるし）はシッットキーダイオードを並列かつ逆方
向に接続（リングダイオード）した例等が知られている
。

斯かる従来のバック・トウ・バック・ダイオードを用い
て構成された液晶セルの一例を第２図に示す、同図にお
いて、８１は上基板、８２は下基板、８３は対向電極層
、８４は画素電極層、８５および８６は配向層、８７は
液晶層、８８はバフジベーション層、９０はバック・ト
ウ・バック・ダイオードよりなるアクティブマトリクス
用素子である。このアクティブマトリクス用素子９０に
おいて、９１はｎ゛型半導体よりなる導電層、９２は半
導体層、９３および９４はそれぞれシッフトキーバリア
を形成するための金属層、９５は走査電極層、９６は画
素電極層と一体的に形成された画素電極用リード層であ
る。

〔発明が解決しようとする問題点〕

しかしながら、上記構成のアクティブマトリクス用素子
９０においては、製造工程において必要とされるマスク
の数が多く、しかもパッシベーシヨンＦｌｉ８８を形成
するという手間を要し、さらには当−該パフシベーシッ
ン層８８に走査電極層９５および画素電極用リード層９
６を形成するための開口部を形成しなければならず、結
局製造工程数が多くて歩留まりが低下する問題点がある
。またアクティブマトリクス用素子の形態が凹凸の顕著
なものであるため、当該素子を構成する各層の剥離ある
いは断線等の損傷が生じやすく、この点からも歩留まり
が低下する問題点があり、また液晶セルを構成する場合
において配向角の均一な配向層を形成することが困難と
なり、その結果配向不良が生ずる問題点がある。

また、導電層９１を構成する材料の選択によっては、下
基［８２側から進入してきた光により、半導体層９２が
光劣化し、スイッチング不良となる画素が早期に発生す
る問題点がある。

〔発明の目的〕

本発明は、以上の如き事情に基いてなされたものであっ
て、その目的は、製造工程数が少な（て高い歩留まりで
製造することができる構造を有し、しかも凹凸の少ない
平坦な形態を有し、スイッチング不良のないアクティブ
マトリクス用素子を提供することにある。

〔問題点を解決するための手段〕

本発明の表示装置用アクティブマトリクス用素子は、直
列かつ逆方向に接続された一対の薄膜ダイオードよりな
る表示装置用アクティブマトリクス用素子において、前
記一対の薄膜ダイオードは、基板上に互いに離間して形
成された２つの第１電極層と、これらの第１電極層上に
それぞれ積層された半導体層と、当該半導体層上に一体
的に積層され、かつ当該半導体層のそれぞれとの間にお
いてシッットキーバリアが形成される第２１ｉｔ極層と
を有してなり、前記第１電極層は２以上の層部分が積層
された積層体であり、かつ当該積層体を構成する少なく
とも１つの層部分は不透明であることを特徴とする。

〔発明の作用効果〕

本発明によれば、凹凸の少ない平坦な形態であって、ス
イッチング不良のない信較性の高いアクティブマトリク
ス用素子を高い生産性で生産することができる。

すなわち、２つの第１電極層が基板上に直接形成される
構造であり、しかも当該第１電極層が２以上の層部分が
積層された積層体であって、かつ当該積層体を構成する
少なくとも１つの層部分が不透明であるため、基板側か
ら進入した光は、当該積層体を構成する不透明な層部分
により遮断されるようになり、その結果第１電極層上に
積層された半導体層の光劣化によるスイッチング不良の
早期発生を防止することができる。従って、半導体層と
して特に低コストで有利なアモルファスシリコンを用い
るときに著しく優れた効果が発揮される。

そしてこれらの第１電極層に半導体層を積層し、さらに
これらの半導体層上に一体的に第２電極層を積層する構
造であるため、素子の全体が極めて平坦な形態となり、
従って素子を構成する各層の剥離あるいは断線等の損傷
を十分に防止することができて信転性の高い素子を形成
することができ、しかも当該素子を例えば液晶セルの駆
動用スイッチング素子として用いる場合には配向角の均
一性の高い配向層を容易に形成することが可能となる。

そしてパンシベーション層を必要としない簡単な層構成
であるため、素子の製造工程数が少なく、また必要とさ
れるマスクの数も少なくて済み、その結果高い歩留まり
でアクティブマトリクス用素子を製造することができる
。

そして、第１電極層を構成する積層体のうち、他の少な
くとも１つの層部分を透明にすることにより、当該透明
な層部分と画素を構成する画素電極層とを同一の工程に
より形成することができ、その結果バターニング工程数
の低減化を図ることができ、生産性の向上を図ることが
可能となる。

〔発明の具体的構成〕

本発明においては、基本的には、基板上に、少ナクトも
１つの層部分は不透明である２以上の層部分が積層され
た積層体よりなる２つの第１１１１橿層を互いに離間す
る状態に形成し、これらの２つの第１電極層のそれぞれ
の上に半導体層を積層する・そしてこれらの半導体層の
上に、当該半導体層のそれぞれとの間においてショット
キーバリアが形成される第２電極層を一体的にすなわち
一対の薄膜ダイオードに共通となるよう積層し、もって
直列かつ逆方向に接続された一対の薄膜ダイオードより
なるアクティブマトリクス用素子を構成する。

基板としては、特に限定されないが、例えばソーダガラ
ス、ホウケイ酸ガラス、高融点ガラス、石英ガラス、ｒ
７０５９ガラス」　（コーニング社製）、「テンパック
スガラス」　（イエナー社製）等を好ましく用いること
ができる。また、５ｉＮｑ　５ｉｎ１等のコーテイング
膜を存する基板を用いてもよい。

第１電極層は２以上の層部分が積層された積層体よりな
り、そのうち少なくとも１つの層部分は不透明である。

積層体を構成する各層部分のうち特に半導体層と接触す
る層部分（以下「最上層部分」ともいう。）は、当該半
導体層との間にオーミンク接触あるいは小さな障壁が形
成される材料により形成する。この障壁は、当該半導体
層と第２電極層との間に形成されるショットキーバリア
よりは小さいことが必要である。

ま、た、積層体を構成する層部分のうち、他の少なくと
も１つの層部分は透明とすることが好ましい、このよう
な好ましいＢ様とすることにより、当該透明な層部分を
画素を構成する画素電極層の形成と同一の工程により形
成することができ、その結果バターニング工程数の低減
化を図ることができ、生産性の向上を図ることができる
。

第１電極層の各層部分を形成する材料としては、種々の
導電性材料を組合せて用いることができる。

透明な層部分の形成材料としては、例えばＴＴＯ（スズ
とインジウムの酸化物）　、Ｓｎｏｗ（二酸化スズ）　
、Ｚｎ０（酸化亜鉛）等から選択することができる。不
透明な層部分の形成材料としては、例えばクロム（Ｃｒ
）、ニッケル（Ｎｉ）、ニクロム（Ｎｉ−Ｃｒ）、アル
ミニウム（Ａ　Ｉ）、モリブデン（Ｍｏ）、マグネシウ
ム（Ｍｇ）等の金属、あるいは高ドープｎ型アモルファ
スシリコン（ｎ”　ａ　−５ｔ　：　Ｈ）等から選択す
ることができる。

第１電極層の具体的構成例としては、■ニッケルよりな
る最上層部分と、クロムよりなる中間層部分と、ＩＴＯ
よりなる最下層部分との積層体、■高ドープｎ型アモル
ファスシリコンよりなる最上層部分と、ＩＴＯよりなる
最下層部分との積層体、■高ドープｎ型アモルファスシ
リコンよりなる最上層部分と、クロムよりなる中間層部
分と、ＩＴＯよりなる最下層部分との積層体、■ニッケ
ルよりなる最上層部分と、ＩＴＯよりなる最下層部分と
の積層体、■ＩＴＯよりなる最上層部分と、ニッケルよ
りなる最下層部分との積層体、等を挙げることができる
。

また、第１電極層の各層部分の形成手段としては、特に
限定されず、種々の薄膜形成方法、例えば真空蒸着法、
電子ビーム蒸着法、スパッタリング法、プラズマＣＶＤ
法等を採用することができる。第１電極層の厚さは特に
限定されないが、例えば１０００人〜１μ程度であるこ
とが好ましく、特に１０００〜３０００人程度が好まし
い、また、第１電極層を構成する各層部分の厚さは例え
ば５００〜２０００人程度が好ましい。

半導体層を構成する材料は特に限定されるものではない
が、例えば不純物を含まないアモルファスシリコン（ａ
　−３ｉ　：Ｈ）、リン（Ｐ）あるいはヒ素（Ａｓ）等
を不純物として含むアモルファスシリコン（ａ　−５ｔ
　：　Ｈ）、フッ素化アモルファスシリコン（ａ−３ｉ
：Ｆ：Ｈ）、ポリシリコン（ｐｏｌｙ−３ｉ）、アモル
ファスシリコンカーバイド（ａ　−５ｉＣ：　Ｈ）、ア
モルファス窒化シリコン（ａ　−３ｉＮ　：　Ｈ）、ア
モルファスシリコンゲルマニウム（ａ　−３ｉＧｅ　：
　Ｈ）、テルル（Ｔｅ）、セレン（Ｓｅ）等を用いるこ
とができる。また半導体層の構成は特に限定されず、例
えばｉ型半導体層よりなる単層構造であってもよいし、
またｎ型半導体層もしくはｐ型半導体層とｉ型半導体層
とを組合せた多層構造であってもよい。

また、半導体層の形成方法としては各種の薄膜形成方法
を用いることができる。具体的には、例えばプラズマＣ
ＶＤ　（化学的気相成長）法、熱ＣＶＤ（化学的気相成
長）法、真空蒸着法、スパッタリング法、イオンブレー
ティング法等の方法を好ましく用いることができる。

例えばプラズマＣＶＤ法により半導体層を形成する場合
には、シリコン原子、水素原子、リン原子等を含む、Ｓ
＋Ｈ４、ＰＨ３等のガスを主成分とし、あるいは必要に
応じてさらに窒素原子またはフッ素原子を含む、Ｎｚ　
、ＮＨｓ　、５ｔＦａ等のガスを加えたものを主成分と
し、これらにアルゴン、Ｈ２等の希釈ガスを加えてなる
ガスを用いることができる。

この半導体層の厚さは、特に限定されないが、例えば５
００人〜２μ程度であることが好ましく、特に好ましく
は３０００人〜１μ程度である。

第２電極層は、半導体層上に積層されて当該半導体層と
の間にショットキーバリアが形成されるものであり、当
該第２電極層の形成材料としては、例えば白金（Ｐｔ）
、金（Ａｕ）、パラジウム（Ｐｄ）、タングステン（Ｗ
）、ロジウム（Ｒｈ）、チタン（Ｔ　ｉ）、モリブデン
（Ｍｏ）、イリジウム（Ｉｒ）、クロム（Ｃｒ）、ニッ
ケル（Ｎｉ）、ニクロム（Ｎｉ−Ｃｒ）　等’ｃ用いる
ことができる。またこれらの材料には、多少の不純物が
含まれていてもよい。

当該第２電極層は、具体的には各種の薄膜形成手段によ
り形成することができ、その形成手段は特に限定されな
いが、例えば真空蒸着法、電子ビーム蒸着法、スパッタ
リング法等の方法を好ましく用いることができる。

この第２電極層の厚さは、特に限定されないが、例えば
５０〜５０００人程度であることが好ましく、特に好ま
しくは１００〜５００　人程度である。

第１図（イ）および（ロ）は、本発明の表示装置用アク
ティブマトリクス用素子を液晶セルに適用する場合の具
体的構成の一例を示す、同図において、１１および１２
は第１電極層、２１は半導体層、３０は第２電極層、４
１は上基板、４２は下基板、４３は対向電極層、４４は
画素電極層、４５および４６は配向層、４７は液晶層で
ある。

この例においては、下基板４２上に、走査電極とされる
帯状の一方の第１電掻層１１が形成され、この一方の第
１電極層１１とは離間した位置において、画素電極用リ
ード層とされる他方の第１電極Ｎ１２が形成されている
。

一方の第１電極層１１は、最上層部分１１ａと、中間層
部分１１ｂと、最下層部分１１ｃの３つの層部分よりな
る積層体であり、他方の第１電極層１２は、最上層部分
１２ａと、中間層部分１２ｂと、最下層部分１２ｃの３
つの層部分よりなる積層体である。

好ましい実施態様においては、最上層部分１１ａおよび
１２ａが高ドープｎ型アモルファスシリコンよりなる不
透明層であり、中間層部分１１ｂおよび１２ｂがクロム
よりなる不透明層であり、最下層部分１１ｃおよび１２
ｃがＩＴＯよりなる透明層である。

この透明層である最下層部分１１Ｃおよび１２ｃは、画
素を構成する画素電極層４４と同一の工程で形成□　　
　　することができる。

そして第１電極層１１およびＩ２の上部には、半導体層
２１が一体的に積層されて設けられ、さらにこの半導体
層２１の上部には、第２電極層３０が積層されて設けら
れている。なお、半導体層２１は、一方の第１電極層１
１上の部分と、他方の第１電極層１２上の部分とが分離
されていてもよい。

液晶層４７の構成材料としては、特に限定されず、例え
ばネマティック液晶、カイラルネマテインク液晶、コレ
ステリック液晶、スメクティック液晶、カイラルスメク
テインク液晶、その他公知の液晶を用いることができ、
またこれらを組合せて用いることもできる。そして表示
モードとしては、ツイストネマティック（Ｔ　Ｎ）型モ
ード、ゲスト・、ｈス）　（ＧＨ）　型モー）’、ｉｔ
圧ｆｌｔｌｌｌ？ｊｌ屈折（ＥＣＢ）型モード、コレス
テリッターネマティック型相転移モード、動的散乱（Ｄ
Ｓ）型モード等のいずれのモードをも用いることができ
る。

対向電極層４３および画素電極層４４の形成材料として
は、例えばＩＴＯ（スズとインジウムの酸化物）等の透
明な導電性材料を好ましく用いることができる。

配向層４５および４６は、公知の方法で形成することが
できる０例えば、ＳｉＯｌＭｇＯＳＭｇＦｚ等の蒸着物
質を基板表面に斜めの角度から蒸着して配向層を形成す
る斜め蒸着法、例えばポリイミド系、ポリアミド系、ポ
リビニルアルコール系、フェノキシ系等の高分子物質の
被膜を基板表面に形成したうえ、当該被膜の表面を綿布
、ビニロン布、テトロン布、脱脂綿等によって擦ること
により配向層を形成するラビング法、例えば基板の表面
にカルボン酸クロム錯体、有機シラン化合物等を塗布あ
るいはプラズマ重合法等により被着させて、化学的吸着
により液晶分子を配向させる方法等の方法を用いること
ができる。

本発明の表示装置用アクティブマトリクス用素子は、液
晶セルに好ましく用いられるほか、その他ＥＬ、、ＥＣ
等の表示要素からなるマトリクス型表示装置にも好適に
用いることができる。

〔具体的実施例〕

以下、本発明の具体的実施例について説明するが、本発
明がこれらの実施例に限定されるものではない。

〈実施例１〉 下記（１）乃至（４）の工程を経て、本発明に係る表示
装置用アクティブマトリクス用素子を作製した。

（１）ガラス製の基板上に、スパッタリング法によりｒ
Ｔｏ　（スズとインジウムの酸化物）よりなる厚さ１０
００人の薄膜を積層し、これを第１マスクを用いてエツ
チングによりパターニング処理して、幅が４Ｏｎで帯状
の薄膜と、大きさが５００ｎ　Ｘ　５００ｎのほぼ方形
状の画素電極層並びに当該画素電極層と一体的に形成さ
れた第１電極層を構成する透明層とを形成した。

次いで、これらの薄膜の上に、スパッタリング法により
クロム（Ｃｒ）よりなる厚さ１０００人の薄膜を積層し
、次いでプラズマＣＶＤ法により高ドープｎ型アモルフ
ァスシリコン（ｎ”　ａ　−５ｉ　：　Ｈ）よりなる厚
さ１０００人の薄膜を積層した０次いで第２マスクを用
いてエツチングによりバターニング処理して、３つの層
部分が積層された積層体よりなる幅が４Ｏｎで帯状の一
方の第１電極層と、３つの層部分が積層された積層体よ
りなる幅が４Ｏｎで小さな矩形状の他方の第１電極層と
を形成した。

（２）プラズマＣＶＤ法により、上記第１電極層上に一
体的に連続したアモルファスシリコンよりなる厚さ８０
００人の半導体層用薄膜を設けた。

（３）上記半導体層用薄膜の上に、電子ビーム蒸着法に
より、クロム（Ｃｒ）よりなる厚さ１０００人の第２を
極層用薄膜を設けた。

（４）上記半導体層用薄膜および第２電極層用薄膜を、
第３マスクを用いて連続的なエツチングによりパターニ
ング処理し、もって所定の形状の半導体層および第２電
極層を形成した。

（液晶セルの作製） 以上の工程を経て作製された表示装置用アクティブマト
リクス用素子を有してなる基板の当該素子が設けられた
内面上に、ＳｉＯを蒸着材料として用いて斜め蒸着法に
より平均厚さ２０００人の蒸着膜よりなる配向層を設け
て下基板を作製した。

一方、ガラス製基板上にｒＴｏ　（スズとインジウムの
酸化物）よりなる厚さ１０００人の対向電極層を設け、
さらにその上にＳＩＯを蒸着材料として用いて斜め蒸着
法により平均厚さ２０００人の蒸着膜よりなる配向層を
設けて上基板を作製した。

上記上基板と、下基板とを対向配置し、これらの基板間
に液晶を封入して液晶層を形成して液晶セルを作製した
。

（歩留まり） 上記のようにして液晶セルを多数作製し、これらの液晶
セルを実際に駆動するテストを行うことにより、液晶セ
ルの不良品の割合を調べた。その結果、不良品の割合が
２０％以下であり、歩留まりが極めて高いことが確認で
きた。

なお、コントラスト比および配向角の均一性が実用上十
分であるものを良品とし、コントラスト比が実用上不十
分であるもの、配向角の不均一に起因すると考えられる
画像ムラが生じたもの、あるいはアクティブマトリクス
用素子を構成する各層の剥離もしくは断線に起因する欠
陥画素が生じたものは、いずれも不良品とした。

（光劣化テスト） 上記液晶セルのそれぞれについて、第［電極層が積層さ
れた基板側からその内部に向かって、タングステンラン
プ（２００＋ｗＷ／ｃｓ＋”）の光を連続して１００時
間にわたり照射する試験をした後、当該液晶セルを実際
に駆動するテストを行ったとこ、ろ、アクティブマトリ
クス用素子のスイッチング不良が生ぜず、いずれの画素
も良好な表示性能を示した。

〈比較例１〉 第１電掻層を、ＩＴＯ（スズとインジウムの酸化物）よ
りなる単層の構成としたほかは、上記実施例１に準じて
、比較用の液晶セルを多数作製した。

（光劣化テスト） 上記液晶セルのそれぞれについて、第１電極層が積層さ
れた基板側からその内部に向かって、タングステンラン
プ（２０抛Ｗ／ｃａ＋”）の光を連続して１００時間に
わたり照射する試験をした後、当該液晶セルを実際に駆
動するテストを行ったところ、アクティブマトリクス用
素子のスイッチング不良に起因する不良画素の発生率が
２０％と相当に高かった。

【図面の簡単な説明】

第１図（イ）および（ロ）はそれぞれ本発明の表示装置
用アクティブマトリクス用素子を用いて液晶セルを構成
する場合の具体的構成例を示す説明用断面図および要部
を示す説明用平面図、第２図は従来のアクティブマトリ
クス用素子を用いて液晶セルを構成する場合の具体的構
成例を示す説明図である。 １１・・・一方の第１電極層　１２・・・他方の第１電
極層１１ａ、１２ａ・・・最上層部分 １１ｂ、１２ｂ・・・中間層部分 １１ｃ、１２ｃ・・・最下層部分 ２１・・・半導体層　　　　　３０・・・第２電極層４
１・・・上基板　　　　　　４２・・・下基板４３・・
・対向電極層　　　　４４・・・画素電極層４５、４６
・・・配向７１　　　　４７・・・液晶層８１・・・上
基板　　　　　　８２・・・下基板８３・・・対向電極
層　　　　８４・・・画素電極層８５．８６・・・配向
Ｎ８７・・・液晶層８８・・・パフシベーション層 ９０・・・アクティブマトリクス用素子９１・・・導電
層　　　　　　９２・・・半導体層９３．９４・・・金
属層　　　　９５・・・走査電極層９６・・・画素電極
用リード層 １ま　１　図　（））

Claims (1)

1. 【特許請求の範囲】 １）直列かつ逆方向に接続された一対の薄膜ダイオード
   よりなる表示装置用アクティブマトリクス用素子におい
   て、 前記一対の薄膜ダイオードは、基板上に互いに離間して
   形成された２つの第１電極層と、これらの第１電極層上
   にそれぞれ積層された半導体層と、当該半導体層上に一
   体的に積層され、かつ当該半導体層のそれぞれとの間に
   おいてショットキーバリアが形成される第２電極層とを
   有してなり、前記第１電極層は２以上の層部分が積層さ
   れた積層体であり、かつ当該積層体を構成する少なくと
   も１つの層部分は不透明であることを特徴とする表示装
   置用アクティブマトリクス用素子。 ２）第１電極層を構成する積層体のうち、他の少なくと
   も１つの層部分は透明であることを特徴とする特許請求
   の範囲第１項記載の表示装置用アクティブマトリクス用
   素子。