JPH0697319B2 - マトリクス型表示装置 - Google Patents

マトリクス型表示装置

Info

Publication number
JPH0697319B2
JPH0697319B2 JP61097170A JP9717086A JPH0697319B2 JP H0697319 B2 JPH0697319 B2 JP H0697319B2 JP 61097170 A JP61097170 A JP 61097170A JP 9717086 A JP9717086 A JP 9717086A JP H0697319 B2 JPH0697319 B2 JP H0697319B2
Authority
JP
Japan
Prior art keywords
display device
linear
conductor layer
matrix type
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61097170A
Other languages
English (en)
Other versions
JPS62253193A (ja
Inventor
晋吾 藤田
伊佐子 菊池
博司 山添
勲夫 太田
克彦 熊川
秀夫 小関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61097170A priority Critical patent/JPH0697319B2/ja
Publication of JPS62253193A publication Critical patent/JPS62253193A/ja
Publication of JPH0697319B2 publication Critical patent/JPH0697319B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高表示品位で、かつ、大容量表示可能なマト
リクス型表示装置に関するものである。更に、具体的に
は、非直線素子を用いたマトリクス型表示装置である。
従来の技術 従来、提案された非直線素子付きマトリクス型表示装置
において、その表示媒体としては液晶である場合が最も
多い。従って、以下ではマトリクス型液晶表示を例にと
って説明する。
液晶表示装置は、時計、電卓等の表示から、端末用表示
や映像表示へとその応用分野が広がりつつあるが、そこ
で求められるのは高品位に大容量表示を実現する能力で
ある。その方法としては、(1)単純マトリクス法と、
(2)アクティブマトリクス法があり、さらに(2)
は、(2a)薄膜トランジスタ(TFT)などの三端子素子
を用いる方法と、(2b)非直線二端子素子を用いる方法
がある。各方法とも一長一短があり、(1)法は表示品
位に難があり、(2a)は、製造工程が複雑なことにより
コストが高くなるという欠点がある。(2b)は、(2a)
よりも容易な工程であり、コストを下げることが可能で
ある。
非直線素子付きマトリクス型液晶表示装置において、主
なものには二種ある。
先ず、第1のものは、第3図に示した様な素子を用いた
装置である。〔アイトリプルイー,トランザクション,
エレクトロン,デバイシズ,イーディ28巻,6号,736ペー
ジ(1981)(IEEE TRANSA-CTION ON ELECTRON DEVICES
Vol.ED-28,No.6,736(1981)〕第3図(a)は非直線二
端子素子の構成断面図であり、第3図(b)はこれを用
いた液晶表示用基板の配置図である。同図(a)におい
て、101は基板、102はタンタル(Ta)層、103は厚さ約4
00〜700Åの、陽極酸化によって得られた酸化タンタル
(Ta2O5)、104は絵素電極、105はクロム(Cr)層であ
り、同図(b)において、106は非直線二端子素子、107
はバス・バー、108は端子、109は絵素電極である。
第2のものは、第4図に示した様な素子を用いた装置で
ある。〔テレビジョン学会技術報告、昭和59年5月25日
発表〕これは2個のアモルファス・シリコン(a−Si)
PINダイオードを並列逆方向にリング状に接続した構成
をなして、非直線素子を実現している。第4図(a)
は、この素子の構成断面図であり、同図(b)はこの素
子を用いた液晶表示用基板の配置図である。この図にお
て、PINダイオードは通常のPNダイオードを表わす記号
で示している。第4図において、201は基板、202は第1
電極、203はN型a−Si、204はI型a−Si、205はP型
a−Si、206はクロム層、207は絶縁体からなる保護層、
208は第2電極、209はリング状に連結したPINダイオー
ド、210はバス・バー、211は絵素電極である。
これらの非直線抵抗素子を用いることにより、通常の液
晶表示よりも格段に大規模な表示容量を実現することが
できる。デューティ比で表示すれば、1/1000程度のデュ
ーティ比でも駆動が可能である。
発明が解決しようとする問題点 非直線二端子素子を用いた表示装置を駆動することを考
えると、非直線素子に充分に電圧を印加する必要がある
が、その為には非直線素子の電気容量を絵素部分のそれ
の1/10程度以下に設計しなければならない。しかしなが
ら、前述した従来の技術による非直線素子の第1のもの
については、酸化タンタルの比誘導率が20以上と大きい
ことにより、素子の形状を微細にしているが、このこと
は歩留りを著しく悪化させる原因となっている。このこ
とに加えて、製造工程において、複雑で時間を要するフ
ォトリソグラフィー過程が少なくとも3回含まれること
も問題である。
次に、非直線素子の例の第2ものにいては、フォトリソ
グラフィー工程が少なくとも5回ないし6回含まれる。
このことは、生産における歩留りを低下させ、生産コス
トを上昇させることになる。
従って、簡易な工程で製造が可能で、かつ、充分に大き
な非直線的な電流−電圧特性を有する素子が期待されて
いる。
問題点を解決するための手段 本発明は前述のような問題点を解決するために、基板上
に、順次、間隙を有する一対の導体層、砒素(As)とセ
レン(Se)との化合物からなる半導体層、さらに導体層
を積層してなる構造の素子を有するマトリクス型表示装
置を提供するものである。
作用 本発明は上記した構成によって、非直線的な電流−電圧
特異性を示す素子を実現している。この非直線性は、半
導体層と導体層の接合分における障壁層効果に起因して
いるものと想定される。現実の素子の電流−電圧特性を
測定すると I=A・Vα の形で近似できる特性を示す。ここで、Aとαは定数で
ある。この素子をバス・バーと各絵素電極との間に介在
させることにより、絵素部分に印加されるオン電圧とオ
フ電圧との比を大きくすることができ、コントラスト特
性を向上させることが可能となる。
また、本発明による表示装置に用いる非直線素子の製法
は非常に簡易である。すなわち、基板上にパターン化さ
れた下部導体層の上に半導体層、上部導体層を積層させ
る方法としては、一枚のマスクを用い、連続して蒸着す
ることで得ることができる。
さらに、半導体層を形成する砒素とセレンとの化合物の
比誘電率が10以下と比較的小さいことより、本発明によ
る非直線素子の形状は比較的大きくすることができる。
以上二点より、製造上の歩留り向上が望める。
実施例 以下、本発明のマトリクス型表示装置の一実施例を図面
を参照しながら説明する。
先述した様に、非直線素子を用いたマトリクス型表示装
置における表示媒体としては、液晶が最も実用に供して
いるので、以下の説明においては、主に液晶表示装置に
ついて述べる。
また、以下の実施例においては、第2図に示した、下部
導体層13とバス・バー12および絵素電極15は同一の材料
より形成した。特に、電極抵抗による電圧の減衰が問題
となる際には、バス・バー12としては高導電性の材料を
使用すればよい。
先ず、非直線二端子素子付きマトリクス型液晶表示パネ
ルの製作工程の実施例を説明する。
所定のパターンにエッチングされた透明電極付きソーダ
ガラスを入手し、この基板を発煙硝酸に浸し、水洗、乾
燥させる。
次に、厚さ約30μmの磁性ステンレス鋼板性の、所定の
パターンの穴があけられたマスクと、上記基板とを、ア
ライナーを用いて合わせ、基板裏面にサマリウム・ゴハ
ルト磁石を置いて、メタルマスクと基板とを密着させ
た。これを蒸着要真空槽内に設置し、抵抗加熱法によっ
て基板上に成膜した。これによって、第2図に示した様
な基板を得た。
蒸着法を詳しくのべる。モリブデン(Mo)製の蒸発源を
真空槽内下部の周囲に4個、その中央に1個、合計5個
を独立に加熱できる様に設置した。中央蒸発源に上部導
体槽層の材料を、周囲の4個の蒸発源に半導体層の材
料、砒素とセレンの化合物を適量置く。基板は真空槽内
上部中央に設置した。槽内を1×10-6Torr程度まで廃棄
したところで、先ず周囲の蒸発源のうち一つを加熱し、
シャッターを開け、所定の膜厚が蒸発されたら、シャッ
ターを閉じる。膜厚は水晶振動子を用いた膜厚モニタを
用いて検知した。続いて順次、周囲の蒸発源を加熱し、
それぞれ同程度の膜厚となる様に蒸着した。次に、中央
の蒸発源を加熱して所定の膜厚となる様に蒸着した。こ
れより、第1図に示した様に、砒素とセレンの化合物半
導体の島状の薄膜上に、上部導体層がその島の内側に付
着した如き構造の素子を形成することができた。
この基板をパネル化する前に、素子の電流−電圧特性を
計測した。
さらに、この非直線二端子素子を形成した基板と、帯状
の透明電極を表面に形成した対向基板とに、各々、配向
膜を形成した後、ラビング処理し、二枚の基板を貼り合
わせてパネルにし、液晶を注入した。ラビング方向は、
液晶分子が90゜ねじれ構造となる様にした。
以上の過程を経て、非直線二端子素子付き液晶表示パネ
ルを得た。
(実施例1) 第1図に示した、非直線二端子付き液晶表示パネルを作
製した。作製法は上記に示した通りである。
基板1にはソーダガラス上に、二酸化ケイ素(SiO2)を
被覆したものを用いた。下部導体層2は2000Åの厚みの
ITOまたはチタン(Ti)の二種類で形成した。その各々
について、半導体層3は砒素とセレンの化合物では砒素
が1原子%、5原子%、10原子%、25原子%、40原子
%、50原子%、60原子%、80原子%、85原子%の計9種
類のものを約1000Å蒸着させた。さらに、上記導体層4
として、厚さ約500Åのテルル膜を形成させた。
素子の電流−電圧特性の非直線性はα=7〜15と著しい
ものであった。またその容量も、液晶層の容量に比して
充分に小さかった。
これらの基板を用いて液晶表示パネルを製作したこと
ろ、デューティ比1/1000、バイアス比1/7のマトリクス
駆動時において、10:1以上のコントラストで表示が実現
できた。
ところで、パネル製作工程において、液晶注入や配向膜
形成等の際には基板を少なくとも90℃以上に加熱する必
要があるが、半導体層3を構成する砒素とセレンの化合
物について砒素の成分比が10原子%未満のものはそのガ
ラス化温度がかなり低くなることにより、熱処理時に、
素子が破壊された。また、砒素の成分比が85原子%の素
子では砒素の析出が見られ実用的ではなかった。
以上のことから、砒素とセレンの化合物において砒素の
成分比が10原子%以上80原子%以下であれば、液晶表示
装置用の非直線二端子素子として満足し得る特性を備え
ていることが判明した。
(実施例2) 上記に示した作製法によって、第1図に示した様な、非
直線二端子素子付き液晶表示パネルを作製した。
基板1として二酸化ケイ素(SiO2)で表面を被覆したソ
ーダガラスを用いた。下部導体層2は膜厚約1500ÅのIT
Oまたはチタンの二種類のものを形成させた。その各々
について、上部導体層4の構成材料としてテルルを用
い、その膜厚を約200Å、300Å、500Å、1000Å、2000
Å、3000Å、4000Å、5000Å、8000Åとしたもの計9
種、蒸着した。半導体層3は、3セレン化2砒素(As2S
e3)を約2000Å蒸着させた。
これらの条件の素子について電気的測定を行ったが、電
流−電圧特性の非直線性は著しく大きく、また、容量
は、その素子に結びついている絵素電極部の液晶層の容
量に比して充分に小さかった。これらの基板を用いて液
晶表示パネルを製作したところデューティ比1/1000、バ
イアス比1/7のマトリクス駆動時において、表示コント
ラスト10:1以上であった。
(実施例3) 前記作製法に従い、第1図に示した様な非直線二端子素
子付き液晶パネルを作製した。
基板1として二酸化ケイ素(SiO2)で表面を被覆したソ
ーダガラスを用いた。下部導体層2として膜厚約2500Å
のITOまたはチタンの二種類のものを用意した。その二
種類について各々、上部導体層4の構成材料として、膜
厚約500Å、1000Å、2000Åのクロム(Cr)、アルミニ
ウム(Al)、チタン(Ti)3種類を形成させた。半導体
層3としては、3セレン化1砒素(AsSe3)を約2000Å
蒸着した。
これらの条件によって作製した素子の電気的特性を測定
したが、電流−電圧特性の非直線性は大きく、また容量
は充分に小さく、マトリクス駆動に適していた。これら
の基板を用いて液晶表示ぱねるを作製した。デューティ
比1/1000、バイアス比1/7のマトリクス駆動時におい
て、表示コントラストが10:1以上であった。
(実施例4) 前記作製法に従い、第1図に示した様な非直線二端子素
子付き液晶表示パネルを製作した。
基板1として、二酸化ケイ素(SiO2)で表面を被覆した
ソーダガラスを用いた。下部導体層2として、膜厚約20
00Åのクロム(Cr)、アルミニウム(Al)またはアンチ
モン(Sb)を含んだ酸化錫(SnO2)を形成させた。その
上に半導体層3として3セレン化2砒素(As2Se3)を膜
厚約2000Å、さらに、上部導体層4として、テルルを膜
厚約500Å、順に、抵抗加熱法により蒸着した。
以上の条件によって作製した素子の電気的特性は、著し
く非直線的な電流−電圧特性を示し、また、容量は充分
に小さかった。
これらの基板を用いてマトリクス型液晶表示パネルを製
作したところ、デューティ比1/1000、バイアス比1/7で
駆動させたとき、表示コントラストが10:1以上あった。
(実施例5) 前記作製法に従い、第1図に示した様な非直線二端子素
子付き液晶パネルを製作した。
基板1として、二酸化ケイ素(SiO2)で表面を被覆した
ソーダガラスを用いた。下部導体層2としては膜厚約20
00ÅのITOまたはチタンの二種類のものを用意した。そ
の二種類について、半導体層3の構成材料としては3セ
レン化2砒素(As2Se3)を用い、その膜厚を約300Å、5
00Å、1000Å、2000Å、3000Å、4000Å、5000Å、6000
Åとしたもの計8種類を蒸着によって得た。さらに、そ
の上に、上部導体層4として厚さ約400Åのテルル膜を
形成させた。
以上の条件によって作製した素子の電気的特性は、すべ
て、著しく非直線的な電流−電圧特性を示し、また、容
量は充分に小さかった。
これらの非直線素子付き基板を用いてマトリクス型液晶
表示パネルを製作したところ、デューティ比1/1000、バ
イアス比1/7で駆動させたところ、表示コントラストが1
0:1以上の良好な表示品位を示した。
実施例1〜5においては、半導体層及び上部導体層をパ
ナーニングする方法として、メタルマスクを用いる方法
で実施したが、フォトレジストを用いたリフトオフ法に
よっても同様の形状の素子を得ることができた。
また、第2図に非直線素子が(a)一段のもの、(b)
二段のものを示したが(原理的には三段以上の構成も考
えられる)、段数を多くして行くほど、非直線特性の閾
値を高くすることができた。液晶材料の閾値との関連で
最適の構成を選べばよいことになる。
さらに、表示媒体としては液晶を例にとったが、他に電
場発光素子(EL)、電気泳動素子、エレクトロクロミッ
ク素子、プラズマ発光素子などを用いても、同様の効果
を得ることができるのは言うまでもない。
発明の効果 以上説明した様に、本発明の非直線二端子素子は簡易な
構造であるが故に、高歩留りで製造が可能であり、さら
に、電流−電圧特性に関して優れた非直線性を有してい
る。従って、本発明による素子を用いたマトリクス型表
示装置は、大容量表示が可能であり、なおかつ、良好な
表示品位を実現することができる。
【図面の簡単な説明】
第1図は本発明に係るマトリクス型表示装置に用いる非
直線二端子素子の(a)の構成断面図と(b)平面図、
第2図は本発明に係るマトリクス型表示装置用基板の配
置図、第3図(a)および第4図(a)は従来例のマト
リクス型表示装置に用いる非直線二端子素子の構成断面
図、第3図(b)及び第4図(b)は従来例によるマト
リクス型表示装置用基板の配置図である。 1……基板、2……下部導体層、3……半導体層、4…
…上部導体層、11……電極端子、12……バス・バー、13
……下部導体層、14……半導体層と上部導体層の積層、
15……絵素電極、101……基板、102……タンタル層、10
3……酸化タンタル層、104……絵素電極、105……クロ
ム層、106……非直線二端子素子、107……バス・バー、
108……端子、109……絵素電極、201……基板、202……
第1電極、203……N型非晶質シリコン、204……I型非
晶質シリコン、205……P型非晶質シリコン、206……ク
ロム層、207……絶縁体からなる保護層、208……第2電
極、209……PINダイオード、210……バス・バー、211…
…絵素電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 勲夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 熊川 克彦 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小関 秀夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】基板上に、順次間隙を有する下部導体層、
    前記間隙上及び前記導体層の上に砒素(As)とセレン
    (Se)との化合物からなる半導体層、さらに前記半導体
    層の上に上部導体層を積層してなる構造からなる素子を
    有することを特徴とするマトリクス型表示装置。
  2. 【請求項2】半導体層を構成する砒素とセレンの化合物
    について砒素の成分非が10原子%以上80原子%以下であ
    ることを特徴とする特許請求の範囲第(1)項記載のマ
    トリクス型表示装置。
  3. 【請求項3】下部導体層が、錫(Sn)を含んだ酸化イン
    ジウム(In2O3)、アンチモン(Sb)を含んだ酸化錫(S
    nO2)、クロム(Cr)、アルミニウム(Al)、チタン(T
    i)の何れかからなることを特徴とする特許請求の範囲
    第(1)項記載のマトリクス型表示装置。
  4. 【請求項4】上部導体層が、テルル(Te)、クロム(C
    r)、チタン(Ti)、アルミニウム(Al)の何れかから
    なることを特徴とする特許請求の範囲第(1)項記載の
    マトリクス型表示装置。
JP61097170A 1986-04-25 1986-04-25 マトリクス型表示装置 Expired - Fee Related JPH0697319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61097170A JPH0697319B2 (ja) 1986-04-25 1986-04-25 マトリクス型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61097170A JPH0697319B2 (ja) 1986-04-25 1986-04-25 マトリクス型表示装置

Publications (2)

Publication Number Publication Date
JPS62253193A JPS62253193A (ja) 1987-11-04
JPH0697319B2 true JPH0697319B2 (ja) 1994-11-30

Family

ID=14185104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61097170A Expired - Fee Related JPH0697319B2 (ja) 1986-04-25 1986-04-25 マトリクス型表示装置

Country Status (1)

Country Link
JP (1) JPH0697319B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381387A (ja) * 1986-09-25 1988-04-12 松下電器産業株式会社 マトリクス型表示装置

Also Published As

Publication number Publication date
JPS62253193A (ja) 1987-11-04

Similar Documents

Publication Publication Date Title
US5042917A (en) Liquid crystal matrix display unit
JPH0697319B2 (ja) マトリクス型表示装置
JPH0697318B2 (ja) マトリクス型表示装置
JPH0697320B2 (ja) マトリクス型表示装置
JP2778746B2 (ja) 液晶表示装置及び電極基板の製造方法
JPS63187279A (ja) マトリクス表示装置
JP3169319B2 (ja) 非線形素子の製造方法
JPS6381387A (ja) マトリクス型表示装置
JPH08153916A (ja) 非線形素子の製造方法
JPS63121082A (ja) マトリクス表示装置
JPS63110484A (ja) マトリクス表示装置
JPS6381386A (ja) マトリクス型表示装置
JPH0670695B2 (ja) マトリクス型表示装置
JPS62253190A (ja) マトリクス表示装置
JPS63121077A (ja) マトリクス表示装置
JPH03174123A (ja) 電気光学装置およびその製造方法
JPS6358490A (ja) マトリクス表示装置
JPS63249191A (ja) 表示装置用アクテイブマトリクス用素子
JPS63109492A (ja) マトリクス表示装置
JPS63173027A (ja) マトリクス表示装置
JPS63187281A (ja) マトリクス表示装置
JPS62253191A (ja) マトリクス型表示装置
JPS63253986A (ja) マトリクス表示装置
JPS6358487A (ja) マトリクス表示装置
JPS62253188A (ja) マトリクス表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees