JPS63253986A - マトリクス表示装置 - Google Patents

マトリクス表示装置

Info

Publication number
JPS63253986A
JPS63253986A JP62089423A JP8942387A JPS63253986A JP S63253986 A JPS63253986 A JP S63253986A JP 62089423 A JP62089423 A JP 62089423A JP 8942387 A JP8942387 A JP 8942387A JP S63253986 A JPS63253986 A JP S63253986A
Authority
JP
Japan
Prior art keywords
display device
nonlinear
semiconductor layer
matrix display
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62089423A
Other languages
English (en)
Inventor
晋吾 藤田
茂 吉田
山添 博司
勲夫 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62089423A priority Critical patent/JPS63253986A/ja
Publication of JPS63253986A publication Critical patent/JPS63253986A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示品位が高く、大容量表示が可能なマトリ
クス表示装置に関するものである。さらに、具体的には
、非線形二端子素子を用いたマトリクス表示装置に関す
るものである。
従来の技術 従来、提案された非線形二端子素子を用いたマトリクス
表示装置において、その表示媒体とじては液晶である場
合が最も多い、したがって、以下においてはマトリクス
型液晶表示装置を例にとって説明する。
液晶表示装置は、時計、電卓等の表示から、端末用表示
や画像表示へとその応用分野が広がりつつあるが、そこ
で求められるのは高品位にしかも大容量の表示を実現す
る能力である。その方法としては、(1)単純マトリク
ス法と、(2)アクティブマトリクス法があり、さらに
、(2)は、(2a)薄膜トランジスター(TPT)な
どの三端子素子を用いる方法と、(2b)非線形二端子
素子を用いる方法がある。各方法とも一長一短があり、
+1+は特に、走査電極数を多くした時の表示品位に難
があり、(2a)は、製造工程が複雑であることにより
コストが高くなるという欠点を有する。 (2b)は、
(2a)よりも容易な工程で製造でき、コストを下げる
ことが可能である。
非線形二端子素子付きマトリクス型液晶表示装置におい
て、主なものには次の二種がある。
まず、第一のものは、第5図に示したような素子を用い
た装置である(アイトリプルイー・トランザクション・
エレクトロン・デバイシズ・イーディ28巻、6号、7
36ページ(1981)(IEEE TRANSACT
ION ON ELECTRON DEVICES v
al。
HD−28,m6.736(1981)) )、第5図
(a)は非線形二端子素子の構成断面図であり、第5図
山)はこれを用いた液晶表示用基板の配置図である。同
図において、101は基板、102はタンクル(Ta)
層、103は厚さ約400〜700人の、陽極酸化によ
って得られた酸化タンタル(Ta205)、104は表
示電極ないし絵素電極、105は非線形特性の原因であ
る酸化タンタルと表示電極とを接続する接続配線であっ
てクロム(Cr)層から成り、同図(blにおいて、1
06は非線形二端子素子、107はリード配線ないしバ
ス・バー、108は端子、109は表示電極ないし絵素
電極である。
第2のものは、第6図に示したような素子を用いた装置
である〔テレビジョン学会技術報告、昭和59年5月2
5日発表〕、これは二個のアモルファス・シリコン(a
−3i)PINダイオードを並列逆方向にリング状に接
続した構成をなして、非線形二端子素子を実現している
。第6図[a)は、この素子の構成断面図であり、同図
(blはこの素子を用いた液晶表示用基板の配置図であ
る。この図において、PINダイオードは通常のPNダ
イオードを表す記号で示している。第6図において、2
01は基板、202は第一電極、203はN型a−3i
、204はI型a−3),205はpya−3i、20
6はクロム(Cr)層、207は絶縁体からなる保護層
、208は第二電極、209はリング状に連結したPI
Nダイオード、210はバス・バー、21)は表示電極
ないし絵素電極である。
これらの非線形二端子素子を用いることにより、通常の
液晶表示よりも格段に大規模な表示容量を実現すること
ができる。デエーティ比で表現すれば、1/1000程
度のデエーティ比でも駆動が可能である。
発明が解決しようとする問題点 しかしながら上記のような構成の非線形二端子素子を用
いた表示装置を駆動することを考えると、非線形素子に
充分に電圧を印加する必要があるが、そのためには非線
形素子の電気容量を絵素部分のそれの1/10程度以下
に設計しなければならない、しかしながら、前述した従
来の技術による非線形素子の第一のものについては、酸
化タンタルの比誘電率が20以上と大きいことにより、
素子の形状を微細にしているが、このことは歩留りを著
しく悪化させる原因となっている。それに加えて、製造
工程において、複雑で時間を要するフォトリソグラフィ
一工程が少なくとも3回含まれることも問題である。
次に、非線形素子の例の第二のものについては、フォト
リソグラフィ一工程が少なくとも5回ないし6回含まれ
る。このことは生産における歩留りを低下させ、生産コ
ストを上昇させ、ることになる。
したがって、簡易な工程で製造が可能で、かつ、充分に
大きな非線形的な電圧−電流特性を有する素子が期待さ
れている。
問題点を解決するための手段 上記問題点を解決するために本発明のマトリクス表示装
置は、この装置を構成する基板上に、複数のリード配線
と、前記リード配線の各々について複数個ずつ設けられ
た表示電極と、前記リード配線と前記各表示電極との間
に介在し、電気的に縦続接続されており、かつ、その一
部分が絶縁体膜と接触している半導体層を具備するとい
う構成を備えたものである。
作用 本発明は上記導体−半導体−導体構造から成る非線形素
子部において、非線形的な電圧−電流特性を実現してい
る。この非線形性は、かなりの部分、砒素(As)と硫
黄(S)とセレン(Se)との化合物からなる半導体層
のバルク効果であると推定される。この素子をリード配
線と表示電極との間に介在させることにより、絵素部分
に印加されるオン電圧とオフ電圧との比を大きくするこ
とができ、コントラスト特性を向上させることが可能に
なる。
また、半導体層を形成する砒素と硫黄とセレンとの化合
物の比誘電率が10以下と比較的小さいことにより、本
発明による非線形素子の形状は比較的大きくすることが
できるので、製造上の歩留り向上が望める。
製造工程を考えると、たとえば、基板上に第一導体層(
通常は、リード配線)、半導体層、フォトレジスト膜、
次に第二導体層(通常、これは表示電極の一部であるこ
ともあるし、前記半導体層と表示電極を接続する接続配
線であることもある)を積層させることは、4回の膜形
成、および二度のフォトリソグラフィ一工程で可能であ
る。
しかし、前述のこと、すなわち非線形素子の形状は比較
的大きくすることができることと、前記半導体層を蒸着
法で形成する場合には基板加熱を必要としないことを考
えると、本発明による表示装置に用いる非線形素子の製
法は簡易であることが判る。すなわち、基板上にパター
ン化された第一導体層の上の半導体層の形成は、メタル
マスクを用いた蒸着の過程でもって容易に達成される。
したがって、このことからも、製造上の歩留り向上が望
める。
また、非線形素子の電気的な性質は半導体膜の厚さに依
存するが、半導体膜の膜厚均一部分に被覆されているフ
ォトレジスト膜のうち所定の面積領域をフォトエツチン
グすることにより除去した後、さらに、第二導体層を形
成することにより非線形素子の電気的特性の均一化を計
ることができる。つまり、この方法を用いれば膜厚の変
動が推定される、半導体膜の端部の特性に影響されずに
非線形素子を形成することが可能である。同時に、半導
体膜と第二導体層の接触面積の制御も容易である。
実施例 以下本発明の一実施例のマトリクス表示装置について、
図面を参照しながら説明する。
先述したように、非線形素子を用いたマトリクス表示装
置における表示媒体としては、液晶が最も実用に供され
ているので、以下の説明においては、主に液晶表示装置
について述べる。
さらに、前記半導体層に接続する片方の導体はリード配
線、またはリード配線から分岐したそれの一部であり、
もう一方の導体は表示電極の一部、または表示電極への
接続を目的とする接続配線である。いかなる場合にも本
発明の効果は発揮されることを確認したが、本実施例で
は、片方の導体をリード配線となし、他方の導体は接続
配線である場合について述べるものとする。
第1図talは本実施例に係わる第一の非線形素子の構
成断面図であり、第1図(blは平面図である。
第2図(a)は本実施例に係わる第二の非線形素子の構
成断面図であり、第2図(′b)は平面図である。第3
図(alは本実施例に係わる第三の非線形素子の構成断
面図であり、第3図(blは平面図である。第1図、第
2図、第3図において、1は基板、2は第一導体層、す
なわちリード配線、3は半導体層、4は第二導体層、す
なわち接続配線、5は表示電極、すなわち絵素電極、6
はフォトレジスト膜である。第一と第二の型の非線形素
子の形成には4枚のマスクが必要となるが(この内、半
導体層と接続配線の形成にはメタルマスクが利用できる
)、第三の型の非線形素子の形成では半導体層と接続配
線を共通のマスクで形成することができる。この三種類
の構成の非線形素子は基本的に同様の非線形性の電圧’
ti特性を示す、第4図は本実施例に係わるマトリクス
表示装置用基板の配置図であり、1)はリード配線、1
2は非線形素子、13は接続電極、14は表示電極、す
なわち絵素電極である。第4図fa+は非線形素子が一
段の場合であり、(blはそれが二段の場合に対応する
0本実施例では、第1図の素子構成で、第4図(8)の
一段の場合について述べる。
以下の実施例においては、リード配線2ないし1)は錫
を添加した酸化インジウム透明電極(ITO’l極)な
いしクロム(Cr)、またはチタン(Ti)、アルミニ
ウム(Al)、アンチモン(Sb)を添加した酸化錫透
明電極から、接続配線4はテルル(To)、チタン((
1)、クロム(Cr)、アルミニウム(Ajl)から、
絵素電極14はITOより形成した。特に、電極抵抗に
よる電圧の減衰が問題となる際には、リード配線2ない
し1)としては高導電性、たとえばアルミニウム(Am
りなどの材料を使用するのが望ましい。
まず、非線形素子付きマトリクス液晶表示パネルの製造
工程の実施例を、リード配線2ないし1)をITOより
形成した場合について説明する。
所定のパターンにエツチングされたITO付きソーダガ
ラスを入手し、この基板を発煙硝酸に浸し、水洗、乾燥
させる。
次に、厚さ約30μmの磁性ステンレス鋼板製の、所定
のパターンの孔が開けられたマスクと前記基板とをアラ
イナ−を用いて合わせ、基板の裏面にサマリウム・コバ
ルト磁石を置いて、メタルマスクと基板とを密着させた
。これを蒸着用真空槽内に設置し、抵抗加熱蒸着法によ
って基板上に半導体層を形成した0次に、フォトレジス
ト膜を塗布した後、半導体膜上の所定の位置かつ一定面
積のレジスト膜をフォトエツチング工程を経て除去する
。さらに、接続配線を蒸着形成した。かくて、第4図に
示したような基板を得た。半導体層の蒸着による形成に
おいて真空度はlX104T orr程度にし、ヒータ
ーはモリブデン(Mo)製のものを使用した。
さらに、この基板と、帯状のITO電掻を表面に形成し
た対向基板とに、各々、配向膜を形成した後、ラビング
処理し、二枚の基板を貼り合せてパネルにし、液晶を注
入した。ラビング方向は液晶分子が90度ねじれ構造と
なるようにした。
以上の過程を経て、非線形素子付き液晶表示パネルを得
た。
〔実施例1〕 第1図に示した、非線形素子付き液晶表示パネルを作製
した0作製法は前記した通りである。
基板1にはソーダガラス上に、二酸化ケイ素(SiO□
)を被覆したものを用いた。リード配線2としては約2
000人の厚みのITOまたはアルミニウムの二種類で
形成した。その各々について、半導体層3は砒素と硫黄
とセレンとの化合物で、硫黄とセレンは同等の成分比、
砒素が約1原子%、約5原子%、約10原子%、約25
原子%、約40原子%、約50原子%、約60原子%。
約80原子%、約85原子%の計9種類のものを約15
00大蓋着した。さらに、接続配線4として、厚さ約4
000人のアルミニウム膜を形成した。
素子の電圧−電流特性は充分な非線形性を示し、その容
量も液晶層の容量に比して充分に小さかった。
これらの基板を用いて液晶表示パネルを製作したところ
、デユーティ比1/1000.バイアス比1/7のマト
リクス駆動時において、10対1以上のコントラストで
表示が実現できた。
ところで、パネル製作工程において、液晶注入や配向膜
形成等の際には基板を少なくとも90℃以上に加熱する
必要があるが、半導体層3を構成する砒素と硫黄とセレ
ンとの化合物について砒素の成分比が10原子%未溝の
ものはそのガラス化温度がかなり低くなることにより、
熱処理時に、素子が破壊された。また、砒素の成分比が
85原子%の素子では砒素の析出が見られ実用的ではな
かった。
以上のことから、砒素と硫黄とセレンとの化合物におい
て砒素の成分比が10原子%以上8o原子%以下であれ
ば、液晶表示装置用の非線形二端子素子として満足し得
る特性を備えていることが判明した。
〔実施例2〕 第1図に示した、非線形素子付き液晶表示パネルを作製
した0作製法は前記した通りである。
基板lにはソーダガラス上に、二酸化ケイ素(S i 
02 )を被覆したものを用いた。リード配線2として
は膜厚約2500人の厚みのITOまたはアルミニウム
の二種類で形成した。その各々について、半導体層3は
砒素とセレンとの化合物で、砒素が約10原子%、約2
5原子%、約40原子%、約50原子%、約60原子%
、約80原子%の計6種類のものを約200OA蒸着し
た。
さらに、接続配線4として、厚さ4000人のアルミニ
ウム膜を形成した。
素子の電圧−電流特性は充分な非線形性を示し、その容
量も液晶層の容量に比して充分に小さかった。
これらの基板を用いて液晶表示パネルを製作したところ
、デユーティ比1/1000.バイアス比1/7のマト
リクス駆動時において、10対1以上のコントラストで
表示が実現できた。
ところで、本実施例に関連して、セレンの代りに硫黄を
用いて実験を行ったところ、はぼ同様の効果を得ること
ができた。
(実施例3) 第1図に示した、非線形素子付き液晶表示パネルを作製
した0作製法は前記した通りである。
基板1にはソーダガラス上に、二酸化ケイ素(Si02
)を被覆したものを用いた。リード配線2としては膜厚
約2500人の厚みのITOまたはアルミニウムの二M
tg4で形成した。その各々について、半導体層3は砒
素とセレンとの化合物で、砒素が約40原子%のものを
約500人、約1000人、約1500人、約2000
人。
約2500人、約3000人、約4000人、約500
0人、約7000人の計9種類の膜厚で蒸着した。さら
に、接続配線4として、厚さ約3000人のアルミニウ
ム膜を形成した。
これらの基板を用いて液晶表示パネルを製作したところ
、デユーティ比1/1000.バイアス比1/7のマト
リクス駆動時において、10対1以上のコントラストで
表示が実現できた。
以上の実施例においては、半導体層および接続電極をパ
ターン形成する方法として、メタルマスクを用いる方法
で行ったが、リフトオフ法やフォトリソグラフィ法によ
っても同様の形状の素子を得ることができた。
また、半導体層の上にm縁体膜を形成させた例を示した
が、先に絶縁体膜をパターン形成した後、半導体層、接
続配線を順に蒸着形成して得た素子においても、以上で
説明した効果と同様な効果が示されることをii!認で
きている。
ここで、絶縁体層としてフォトレジスト膜を例として挙
げたが、半導体層と導体層との電気的な絶縁が図れるな
らば他の絶縁体材料でも勿論問題はない、たとえば、酸
化イツトリウム、二酸化ケイ素などが使用できる。
また、第4図に非線形素子がtal一段のもの、〜)二
段のものを示したが(原理的には三段以上の構成も考え
られる)、段数を多(していくほど非線形特性のしきい
値を高くすることができた。液晶材料のしきい値電圧と
の関連で最適の構成を選択すればよい。
さらに、表示媒体としては液晶を例にとったが、他に電
場発光素子(EL)、電気泳動素子、エレクトロクロミ
ック素子、プラズマ発光素子などを用いても、同様の効
果を得ることができるのは言うまでもない。
発明の効果 以上のように本発明は非線形素子を形成する導体、−半
導体−導体構造の接触面積と半導体層の膜厚分布とを、
所定のパターン形成された絶縁体層を介在させることに
より、均一に制!することができる。つまり、この構成
を採れば基板上に形成する複数の非線形素子の特性を均
一にすることができる。
【図面の簡単な説明】
第1図は本発明の実施例におけるマトリクス表示装置に
用いる非線形素子の第一の型のTal構成断面図と申)
平面図、第2図は本発明の実施例におけるマトリクス表
示装置に用いる非線形素子の第二の型の(a)構成断面
図と世)平面図、第3図は本発明の実施例におけるマト
リクス表示装置に用いる非線形素子の第三の型の(al
構成断面図と山)平面図、第4図は本発明の実施例にお
けるマトリクス表示装置用基板の配置図、第5図ial
および第6図(δ)は従来例におけるマトリクス表示装
置に用いる非線形素子の構成断面図、第5図中)および
第6図中)は従来例におけるマトリクス表示装置用基板
の配置図である。 1・・・・・・基板、2・・・・・・第一導体層すなわ
ちリード配線、3・・・・・・半導体層、4・・・・・
・第二導体層すなわち接続配線、5・・・・・・表示電
極すなわち絵素電極、6・・・・・・フォトレジスト層
、1)・・・・・・リード配線、12・・・・・・非線
形素子、13・・・・・・接続配線、14・・・・・・
表示電極、101・・・・・・基板、102・・・・・
・タンタル層、103・・・・・・酸化タンタル層、1
04・・・・・・表示電極すなわち絵素電極、105・
・・・・・クロムよりなる接続配線、106・・・・・
・非線形素子、107・・・・・・リード配線ないしバ
スバー電極、108・旧・・端子、109・・・・・・
表示電極すなわち絵素電極、201・・・・・・基板、
202・・・・・・第一電極、203・・・・・・n型
a  S t、 204=” i型a−3t、 205
−=−p型a−3t、 206・・・・・・クロム層、
207・・・・・・絶縁体からなる保護層、208・・
・・・・第二電極、209・・・・・・リング状に連結
したPINダイオード、210・・・・・・バスバー、
21)・・・・・・表示電極すなわち絵素電極。 代理人の氏名 弁理士 中尾敏男 はか1名1−基  
枝 2−第一導体層 6− フォトレジスト層 (Q) (b) l−基  叔 2−第一導体層 3−+溝体層 (σJ (い ! −・・ L、  版 2−第一導体1 3−生成体層 4・・・第二厚生層 郡ン bl 第5図 tQ) (b) 第6図 (a) (bJ

Claims (1)

  1. 【特許請求の範囲】 (1)表示装置を構成する、少なくとも一方の基板上に
    、少なくとも、複数のリード配線と、前記リード配線の
    各々について複数個ずつ設けられた表示電極と、前記リ
    ード配線と前記各表示電極との間に介在し、電気的に縦
    続接続された半導体層を具備するとともに前記半導体層
    の上下少なくとも一方に絶縁体層がパターン形成されて
    いることを特徴とするマトリクス表示装置。 (2)前記絶縁体層がフォトレジスト膜からなることを
    特徴とする特許請求の範囲第(1)項記載のマトリクス
    表示装置。 (3)前記半導体層が砒素(As)と硫黄(S)とセレ
    ン(Se)との化合物からなることを特徴とする特許請
    求の範囲第(1)項または第(2)項記載のマトリクス
    表示装置。(4)前記半導体層が砒素(As)と硫黄(
    S)との化合物からなることを特徴とする特許請求の範
    囲第(1)項または第(2)項記載のマトリクス表示装
    置。 (5)前記半導体層が砒素(As)とセレン(Se)と
    の化合物からなることを特徴とする特許請求の範囲第(
    1)項または第(2)項記載のマトリクス表示装置。 (6)前記半導体化合物において砒素(As)の成分比
    が10原子%以上80原子%以下であることを特徴とす
    る特許請求の範囲第(3)項、第(4)項、または第(
    5)項記載のマトリクス表示装置。
JP62089423A 1987-04-10 1987-04-10 マトリクス表示装置 Pending JPS63253986A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62089423A JPS63253986A (ja) 1987-04-10 1987-04-10 マトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62089423A JPS63253986A (ja) 1987-04-10 1987-04-10 マトリクス表示装置

Publications (1)

Publication Number Publication Date
JPS63253986A true JPS63253986A (ja) 1988-10-20

Family

ID=13970248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62089423A Pending JPS63253986A (ja) 1987-04-10 1987-04-10 マトリクス表示装置

Country Status (1)

Country Link
JP (1) JPS63253986A (ja)

Similar Documents

Publication Publication Date Title
JPS63253986A (ja) マトリクス表示装置
JP2778746B2 (ja) 液晶表示装置及び電極基板の製造方法
JPS6381387A (ja) マトリクス型表示装置
JPS63229484A (ja) マトリクス表示装置
JPS62253194A (ja) マトリクス型表示装置
JPS62253192A (ja) マトリクス型表示装置
JPS62253193A (ja) マトリクス型表示装置
JPS6381386A (ja) マトリクス型表示装置
JPS62253186A (ja) マトリクス表示装置の製法
JP2585465B2 (ja) マトリックスアレイ基板
JPS63109492A (ja) マトリクス表示装置
JPS6381385A (ja) マトリクス型表示装置
JPS63187281A (ja) マトリクス表示装置
JPS63121081A (ja) マトリクス表示装置
JPS63121077A (ja) マトリクス表示装置
JPS63173027A (ja) マトリクス表示装置
JPS63121078A (ja) マトリクス表示装置
JPS63106786A (ja) マトリクス型表示装置
JPS6353587A (ja) マトリクス表示装置の製法
JPS62253185A (ja) マトリクス表示装置の製法
JPS6358487A (ja) マトリクス表示装置
JPH05297415A (ja) 液晶表示装置およびその製造方法
JPS63121080A (ja) マトリクス表示装置
JPS63229483A (ja) マトリクス型表示装置
JPS62253187A (ja) マトリクス表示装置の製法