JP2585465B2 - マトリックスアレイ基板 - Google Patents
マトリックスアレイ基板Info
- Publication number
- JP2585465B2 JP2585465B2 JP31436790A JP31436790A JP2585465B2 JP 2585465 B2 JP2585465 B2 JP 2585465B2 JP 31436790 A JP31436790 A JP 31436790A JP 31436790 A JP31436790 A JP 31436790A JP 2585465 B2 JP2585465 B2 JP 2585465B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- wiring
- transparent
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、スイッチング素子としてMIM（Metal−In
sulator−Metal）素子を有するマトリックスアレイ基板
に関する。
sulator−Metal）素子を有するマトリックスアレイ基板
に関する。
（従来の技術） 近年、液晶表示器を用いた表示装置は、時計・電卓・
計測機器の比較的簡単なものから、パーソナル・コンピ
ュータ、ワードプロセッサー、更にはOA用の端末機器、
TV画像表示等の大容量情報表示用途に使用されてきてい
る。こうした大容量の液晶表示装置においては、マトリ
ックス表示のマルチプレックス駆動方式が一般に採用さ
れている。ところがこの方式は、液晶自身の本質的な特
性によって、表示部分（オン画素）と非表示部分（オフ
画素）のコントラスト比の点では、200本程度の走査線
を有する場合でも不十分であり、更に走査線500本以上
程度の大規模なマトリックス駆動を行なう場合には、コ
ントラストの劣化が致命的であった。
計測機器の比較的簡単なものから、パーソナル・コンピ
ュータ、ワードプロセッサー、更にはOA用の端末機器、
TV画像表示等の大容量情報表示用途に使用されてきてい
る。こうした大容量の液晶表示装置においては、マトリ
ックス表示のマルチプレックス駆動方式が一般に採用さ
れている。ところがこの方式は、液晶自身の本質的な特
性によって、表示部分（オン画素）と非表示部分（オフ
画素）のコントラスト比の点では、200本程度の走査線
を有する場合でも不十分であり、更に走査線500本以上
程度の大規模なマトリックス駆動を行なう場合には、コ
ントラストの劣化が致命的であった。
そして、この液晶表示装置のもつ欠点を解決するため
の開発が、各所で盛んに行われている。その一つの方向
が、画素を直接にスイッチ駆動するものがあり、スイッ
チング素子に薄膜トランジスタ（以下、TFTと称す）や
非線形抵抗素子を用いている。このうち非線形抵抗素子
は、TFTの三端子に比べて、基本的に二端子で構造が簡
単であり製造が容易である。このため、製品歩留りの向
上が期待でき、コスト低下の利点がある。
の開発が、各所で盛んに行われている。その一つの方向
が、画素を直接にスイッチ駆動するものがあり、スイッ
チング素子に薄膜トランジスタ（以下、TFTと称す）や
非線形抵抗素子を用いている。このうち非線形抵抗素子
は、TFTの三端子に比べて、基本的に二端子で構造が簡
単であり製造が容易である。このため、製品歩留りの向
上が期待でき、コスト低下の利点がある。
非線形抵抗素子は、TFTと同様の材料を用いて、接合
形成したダイオードの型、酸化亜鉛を用いたバリスタの
型、電極間に絶縁物を挟んだ金属−絶縁層−金属（MI
M）型、更には金属電極間に半導電性の層を用いた型等
が開発されている。
形成したダイオードの型、酸化亜鉛を用いたバリスタの
型、電極間に絶縁物を挟んだ金属−絶縁層−金属（MI
M）型、更には金属電極間に半導電性の層を用いた型等
が開発されている。
このうちMIM型は、構造が最も簡単なものの一つで、
現在のところ実用化が最も近いものということができ
る。第２図はMIM素子を有するアレイ基板の一画素部分
の一例を示す断面図である。
現在のところ実用化が最も近いものということができ
る。第２図はMIM素子を有するアレイ基板の一画素部分
の一例を示す断面図である。
これを製造工程に従って説明すると、まず、ガラス基
板１上にTa膜２をスパッタリング法や真空蒸着法等の薄
膜形成法により形成し、写真蝕刻法により所望のパター
ンにする。これにより、配線とMIM素子の片側の電極と
が形成される。次に、Ta膜２をクエン酸水溶液等を用い
た陽極酸化法により化成し、酸化膜３を形成する。更
に、MIM素子のもう片方の電極としてTi膜４を、薄膜形
成法により形成することにより、MIM素子が完成する。
更にこの後には、画像表示用の透明電極５を形成すれば
よい。こうした基本的な製造技術は特公平１−35352号
公報に開示され、その改良技術が特開昭58−178320号公
報等に示されている。
板１上にTa膜２をスパッタリング法や真空蒸着法等の薄
膜形成法により形成し、写真蝕刻法により所望のパター
ンにする。これにより、配線とMIM素子の片側の電極と
が形成される。次に、Ta膜２をクエン酸水溶液等を用い
た陽極酸化法により化成し、酸化膜３を形成する。更
に、MIM素子のもう片方の電極としてTi膜４を、薄膜形
成法により形成することにより、MIM素子が完成する。
更にこの後には、画像表示用の透明電極５を形成すれば
よい。こうした基本的な製造技術は特公平１−35352号
公報に開示され、その改良技術が特開昭58−178320号公
報等に示されている。
（発明が解決しようとする課題） 従来のMIM素子は、特公平１−35352号公報に記載され
ているように、MIM素子の片側の電極を構成する金属を
配線にも用いている。このため、必ずしも電気抵抗の小
さい材料を用いることができず、多く使用されているβ
型のタンタル等は比較的抵抗が高い材料である。配線電
極の抵抗が高いと、外部駆動回路から印加した駆動パル
スの波形歪みが生じ、書き込み不足によるコントラスト
の低下や、コントラスト傾斜を生じる。特に、表示画面
が大きい場合や表示容量の大きな場合には配線の幅が狭
く且つ配線の長さが長くなるので、この傾向が顕著とな
る。従って、均一な高性能表示を達成するためには、配
線電極の抵抗を下げることが実用上不可欠の課題であ
る。しかしながら、低抵抗の別の金属を配線電極専用と
して用いることは、工程数の増加につながるため好まし
くなく、可能な限り従来の材料と工程を大幅に逸脱しな
い方法でこれを達成しなければならない。
ているように、MIM素子の片側の電極を構成する金属を
配線にも用いている。このため、必ずしも電気抵抗の小
さい材料を用いることができず、多く使用されているβ
型のタンタル等は比較的抵抗が高い材料である。配線電
極の抵抗が高いと、外部駆動回路から印加した駆動パル
スの波形歪みが生じ、書き込み不足によるコントラスト
の低下や、コントラスト傾斜を生じる。特に、表示画面
が大きい場合や表示容量の大きな場合には配線の幅が狭
く且つ配線の長さが長くなるので、この傾向が顕著とな
る。従って、均一な高性能表示を達成するためには、配
線電極の抵抗を下げることが実用上不可欠の課題であ
る。しかしながら、低抵抗の別の金属を配線電極専用と
して用いることは、工程数の増加につながるため好まし
くなく、可能な限り従来の材料と工程を大幅に逸脱しな
い方法でこれを達成しなければならない。
この発明は上記した従来の事情に鑑みなされたもので
あり、フォトリソグラフィー工程を従来に比べ増加させ
ることなく、従来と同様の材料を用いて配線電極の抵抗
を低減することが可能なマトリックスアレイ基板を提供
することを目的とする。
あり、フォトリソグラフィー工程を従来に比べ増加させ
ることなく、従来と同様の材料を用いて配線電極の抵抗
を低減することが可能なマトリックスアレイ基板を提供
することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明では、従来配線よりとして用いられていた非
線形抵抗素子を構成するTa等の金属の下に、画素電極と
して用いるITO膜を敷いた。このため、画素電極即ちITO
膜の形成とパターニングを、非線形抵抗素子を構成する
Ta等の金属の形成に先立って行なうことにより、工程の
増加とはならない。ITO膜上に形成したTa膜は非常に低
い抵抗値を示すα型となることが実験の結果から判明し
ており、単なる下敷きのITO膜による配線抵抗の結果を
はるかに超えた結果が生じ、著しく抵抗の低い配線が得
られる。しかし、このITO膜の下敷きは配線部分に限
る。MIM素子が形成されるTaの下にはITOがあってはなら
ない。α型のTaから形成したMIM素子はリーク電流が大
きく、スイッチング抵抗が悪いため、その部分のITOは
最初から取り除いたパターンを形成した後に、Taのパタ
ーンを形成すればよい。このようにして、配線電極の抵
抗を下げ、且つMIM特性も従来と同等のマトリックスア
レイ基板を実現できた。
線形抵抗素子を構成するTa等の金属の下に、画素電極と
して用いるITO膜を敷いた。このため、画素電極即ちITO
膜の形成とパターニングを、非線形抵抗素子を構成する
Ta等の金属の形成に先立って行なうことにより、工程の
増加とはならない。ITO膜上に形成したTa膜は非常に低
い抵抗値を示すα型となることが実験の結果から判明し
ており、単なる下敷きのITO膜による配線抵抗の結果を
はるかに超えた結果が生じ、著しく抵抗の低い配線が得
られる。しかし、このITO膜の下敷きは配線部分に限
る。MIM素子が形成されるTaの下にはITOがあってはなら
ない。α型のTaから形成したMIM素子はリーク電流が大
きく、スイッチング抵抗が悪いため、その部分のITOは
最初から取り除いたパターンを形成した後に、Taのパタ
ーンを形成すればよい。このようにして、配線電極の抵
抗を下げ、且つMIM特性も従来と同等のマトリックスア
レイ基板を実現できた。
（作 用） 非線形抵抗素子から直列につながる配線下にITO膜を
設けたことにより、配線構成金属を構造変化して低抵抗
化することができ、大容量・高精細の表示か可能とな
る。更に、MIM構成金属（Ta）の全面下ではなく配線部
分にのみ限定してITOを用いることにより、MIM素子部の
金属は構造変化を起こすことなく、良好なMIM特性が期
待できる。以上に述べたこの発明に係る先立つ発見事象
について、実験結果をまとめると次の第１表に示すよう
になる。
設けたことにより、配線構成金属を構造変化して低抵抗
化することができ、大容量・高精細の表示か可能とな
る。更に、MIM構成金属（Ta）の全面下ではなく配線部
分にのみ限定してITOを用いることにより、MIM素子部の
金属は構造変化を起こすことなく、良好なMIM特性が期
待できる。以上に述べたこの発明に係る先立つ発見事象
について、実験結果をまとめると次の第１表に示すよう
になる。
更に、このような構造にすることにより、配線部分が
断線が万一生じても、ITOのパターンにて導通が補償さ
れるという利点を有する。また、ITOからなる画素電極
と配線下の下地膜の形成はTa膜形成以前に行うので、高
温での成膜や強いエッチャントでのパターン形成が可能
となり、プロセス上有益である。
断線が万一生じても、ITOのパターンにて導通が補償さ
れるという利点を有する。また、ITOからなる画素電極
と配線下の下地膜の形成はTa膜形成以前に行うので、高
温での成膜や強いエッチャントでのパターン形成が可能
となり、プロセス上有益である。
（実施例） 以下、この発明の詳細を図面を参照して説明する。
第１図はこの発明の一実施例におけるマトリックスア
レイ基板の製造工程を示す概略図であり、第１図におい
て断面図は平面図のＡ−Ａ′断面に該当する。まず、第
１図（ａ）に示すように、例えばSiO2のアルカリ防御被
膜を表面部に備えた1.1mm厚のガラスからなる透明基板1
0上に、例えば膜厚0.1μｍのITOからなる透明導電膜11
をスパッタリングにより形成する。このときに、透明導
電膜11において、透過率を高め且つ抵抗値を十分下げる
ために、基板温度を250℃に上げる。この工程は素子が
形成された後、最後に画素電極を形成するような順番の
工程では、素子に熱ダメージを与えるため不可能であ
る。そこで、従来は基板を加熱する温度を高々180℃程
度までとし、膜質の安定化が難しい場合があることに対
する対策としていた。次に、第１図（ｂ）に示すよう
に、透明導電膜11上にレジストを全面塗布した後、フォ
トマスクを用いて露光し、現像してレジストパターン12
を形成する。このレジストパターン12は、第１図（ｃ）
における画素電極13の部分と配線電極を構成する下敷き
膜14の部分とに設け、素子の形成が予定される部分15に
は設けない。続いて、水、塩酸及び硝酸を1:1:0.1の割
合（容量比）に混合し、30℃に加熱したエッチング液に
より、第１図（ｄ）に示すように、レジストパターン12
と同一のITOパターン16を形成し、レジストを除去す
る。続いて、膜厚0.3μｍのTa膜17をスパッタリング法
により形成する。次に、このTa膜17上にレジストを全面
塗布した後、フォトマスクを用いて露光・現像し、レジ
ストパターン18を形成する。続いて、ケミカルドライエ
ッチング法によりTa膜17のエッチングを行えばよい。こ
こでは、CF4とO2ガス等量混合したプラズマ中でエッチ
ングを行い、パターン周辺（エッジ）にテーパ形状が形
成される。この混合ガスのエッチングでは、既に形成し
た透明導電膜11は、エッチングされた或いは変質を起こ
さないことが確認されている。ここで、パターニングさ
れたTa膜17は、第１図（ｅ），（ｆ）に示すように、先
に形成した透明導電膜11の配線部を被覆し、且つ素子形
成部へ連続的に設ける。引き続き、レジストパターン18
を除去した状態で、Ta膜17を陽極として酸性電解液（0.
05重量％クエン酸水溶液）中で化成を行い、このときの
電圧をコントロールすることにより、Ta膜17の表面及び
側面上に絶縁体層19を所望の厚さに形成する。この実施
例では、42Vの電圧を印加し膜厚700オングストロームの
絶縁体層19を得ている。また、電解液に対し露出してい
るTa膜17において、膜厚280オングストロームが膜厚700
オングストロームのTa2O5に変化する。次に、第１図
（ｇ）に示すように、膜厚0.15μｍのTi膜20をスパッタ
リング法により形成した後、再びレジストの塗布、マス
クを用いた露光・現像を行い、レジストパターン21を形
成する。続いて、EDTA（エチレン・ジアミン・テトラ・
アセティックアジド）9g、水400cc、過酸化水素水216cc
及びアンモニア水30mlの割合で混ぜたエッチング液によ
り、室温に保った状態でTi膜20を第１図（ｈ）に示すよ
うにエッチングする。こうして、透明基板10上に金属−
絶縁体−金属の構成、即ち、Ta膜17−絶縁体層19−Ti膜
20よりなる非線形抵抗素子22をアレイ状に配置し、非線
形抵抗素子22に画素電極13を直列に配置し、下敷き膜14
とTi膜20を積層してなる配線電極23により各行又は各列
方向を接続してなるマトリックスアレイ基板が得られ
る。
レイ基板の製造工程を示す概略図であり、第１図におい
て断面図は平面図のＡ−Ａ′断面に該当する。まず、第
１図（ａ）に示すように、例えばSiO2のアルカリ防御被
膜を表面部に備えた1.1mm厚のガラスからなる透明基板1
0上に、例えば膜厚0.1μｍのITOからなる透明導電膜11
をスパッタリングにより形成する。このときに、透明導
電膜11において、透過率を高め且つ抵抗値を十分下げる
ために、基板温度を250℃に上げる。この工程は素子が
形成された後、最後に画素電極を形成するような順番の
工程では、素子に熱ダメージを与えるため不可能であ
る。そこで、従来は基板を加熱する温度を高々180℃程
度までとし、膜質の安定化が難しい場合があることに対
する対策としていた。次に、第１図（ｂ）に示すよう
に、透明導電膜11上にレジストを全面塗布した後、フォ
トマスクを用いて露光し、現像してレジストパターン12
を形成する。このレジストパターン12は、第１図（ｃ）
における画素電極13の部分と配線電極を構成する下敷き
膜14の部分とに設け、素子の形成が予定される部分15に
は設けない。続いて、水、塩酸及び硝酸を1:1:0.1の割
合（容量比）に混合し、30℃に加熱したエッチング液に
より、第１図（ｄ）に示すように、レジストパターン12
と同一のITOパターン16を形成し、レジストを除去す
る。続いて、膜厚0.3μｍのTa膜17をスパッタリング法
により形成する。次に、このTa膜17上にレジストを全面
塗布した後、フォトマスクを用いて露光・現像し、レジ
ストパターン18を形成する。続いて、ケミカルドライエ
ッチング法によりTa膜17のエッチングを行えばよい。こ
こでは、CF4とO2ガス等量混合したプラズマ中でエッチ
ングを行い、パターン周辺（エッジ）にテーパ形状が形
成される。この混合ガスのエッチングでは、既に形成し
た透明導電膜11は、エッチングされた或いは変質を起こ
さないことが確認されている。ここで、パターニングさ
れたTa膜17は、第１図（ｅ），（ｆ）に示すように、先
に形成した透明導電膜11の配線部を被覆し、且つ素子形
成部へ連続的に設ける。引き続き、レジストパターン18
を除去した状態で、Ta膜17を陽極として酸性電解液（0.
05重量％クエン酸水溶液）中で化成を行い、このときの
電圧をコントロールすることにより、Ta膜17の表面及び
側面上に絶縁体層19を所望の厚さに形成する。この実施
例では、42Vの電圧を印加し膜厚700オングストロームの
絶縁体層19を得ている。また、電解液に対し露出してい
るTa膜17において、膜厚280オングストロームが膜厚700
オングストロームのTa2O5に変化する。次に、第１図
（ｇ）に示すように、膜厚0.15μｍのTi膜20をスパッタ
リング法により形成した後、再びレジストの塗布、マス
クを用いた露光・現像を行い、レジストパターン21を形
成する。続いて、EDTA（エチレン・ジアミン・テトラ・
アセティックアジド）9g、水400cc、過酸化水素水216cc
及びアンモニア水30mlの割合で混ぜたエッチング液によ
り、室温に保った状態でTi膜20を第１図（ｈ）に示すよ
うにエッチングする。こうして、透明基板10上に金属−
絶縁体−金属の構成、即ち、Ta膜17−絶縁体層19−Ti膜
20よりなる非線形抵抗素子22をアレイ状に配置し、非線
形抵抗素子22に画素電極13を直列に配置し、下敷き膜14
とTi膜20を積層してなる配線電極23により各行又は各列
方向を接続してなるマトリックスアレイ基板が得られ
る。
この実施例では、配線電極23の少なくとも一部が画素
電極13を形成する透明電極材料の下敷き膜14を有してい
るので、配線電極23を従来に比べ低抵抗化することがで
きる。そして、この下敷き膜14は非線形抵抗素子22の部
分には存在しないため、良好なMIM特性を維持すること
ができる。更に、配線電極23は下敷き膜14とTi膜20の二
層構造であるため、従来のTi膜20のみの一層構造の場合
に比べ、断線欠陥が生じにくい。
電極13を形成する透明電極材料の下敷き膜14を有してい
るので、配線電極23を従来に比べ低抵抗化することがで
きる。そして、この下敷き膜14は非線形抵抗素子22の部
分には存在しないため、良好なMIM特性を維持すること
ができる。更に、配線電極23は下敷き膜14とTi膜20の二
層構造であるため、従来のTi膜20のみの一層構造の場合
に比べ、断線欠陥が生じにくい。
なお、得られたマトリックスアレイ基板からマトリッ
クス型液晶表示装置を形成するには、例えば次のように
すればよい。即ち、マトリックスアレイ基板の非線形抵
抗素子形成面に更に、ポリイミド樹脂からなる配向膜を
塗布・焼成しラビングすることにより、液晶配向方向を
規制する。一方別に、例えばパイレックスガラスからな
る基板上に、例えばITOからなる共通電極を形成し且つ
ポリイミド樹脂からなる配向膜とラビングによって液晶
配向方向を規制した対向基板を用意する。そして、液晶
の分子長軸方向がマトリックスアレイ基板と対向基板の
間で約90゜ねじれるように、５〜20μｍの間隔を保って
保持させ、液晶を注入する。そして、こうして構成した
液晶セルの外側に、互いの偏光軸を約90゜ねじった形で
２枚の偏光板を配置すればよい。
クス型液晶表示装置を形成するには、例えば次のように
すればよい。即ち、マトリックスアレイ基板の非線形抵
抗素子形成面に更に、ポリイミド樹脂からなる配向膜を
塗布・焼成しラビングすることにより、液晶配向方向を
規制する。一方別に、例えばパイレックスガラスからな
る基板上に、例えばITOからなる共通電極を形成し且つ
ポリイミド樹脂からなる配向膜とラビングによって液晶
配向方向を規制した対向基板を用意する。そして、液晶
の分子長軸方向がマトリックスアレイ基板と対向基板の
間で約90゜ねじれるように、５〜20μｍの間隔を保って
保持させ、液晶を注入する。そして、こうして構成した
液晶セルの外側に、互いの偏光軸を約90゜ねじった形で
２枚の偏光板を配置すればよい。
［発明の効果］ この発明は、非線形抵抗素子の特性を損なうことな
く、配線電極の抵抗の低減化を容易に実現でき、大規模
且つ高精細のマトリックス型液晶表示装置の実用化に非
常に有効である。
く、配線電極の抵抗の低減化を容易に実現でき、大規模
且つ高精細のマトリックス型液晶表示装置の実用化に非
常に有効である。
第１図はこの発明の一実施例を示す概略図、第２図は従
来のマトリックスアレイ基板の一画素部分の一例を示す
断面図である。 10……透明基板,13……画素電極 14……下敷き膜,22……非線形抵抗素子 23……配線電極
来のマトリックスアレイ基板の一画素部分の一例を示す
断面図である。 10……透明基板,13……画素電極 14……下敷き膜,22……非線形抵抗素子 23……配線電極
Claims (1)
- 【請求項１】透明基板と、前記透明基板上に形成された
インジウム錫酸化物からなり略平行な複数の透明配線と
前記複数の透明配線間に配列して形成された複数の透明
な画素電極と、前記複数の透明配線上に形成されたα型
Taを含む材料からなる電極配線と、各画素電極に対応し
て形成され第１の電極と前記第１の電極上に絶縁膜を介
して形成された第２の電極とを備えた非線形抵抗素子と
を有し、 前記第１の電極は前記電極配線と同層で且つ前記透明配
線及び前記画素電極の形成されていない領域に形成され
たβ型Taからなり、前記第２の電極は前記画素電極と電
気的に接続して形成されていることを特徴とするマトリ
ックスアレイ基板。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31436790A JP2585465B2 (ja) | 1990-11-21 | 1990-11-21 | マトリックスアレイ基板 |
| TW080108990A TW201343B (ja) | 1990-11-21 | 1991-11-15 | |
| DE69119709T DE69119709T2 (de) | 1990-11-21 | 1991-11-19 | Substrat für Matrizenanordnung |
| EP91119766A EP0487055B1 (en) | 1990-11-21 | 1991-11-19 | Matrix array substrate |
| US07/796,248 US5274482A (en) | 1990-11-21 | 1991-11-21 | Matrix array using MIM device and α and β tantalum electrodes |
| KR1019910020889A KR950002288B1 (ko) | 1990-11-21 | 1991-11-21 | 매트릭스 배열기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31436790A JP2585465B2 (ja) | 1990-11-21 | 1990-11-21 | マトリックスアレイ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04186233A JPH04186233A (ja) | 1992-07-03 |
| JP2585465B2 true JP2585465B2 (ja) | 1997-02-26 |
Family
ID=18052485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31436790A Expired - Fee Related JP2585465B2 (ja) | 1990-11-21 | 1990-11-21 | マトリックスアレイ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2585465B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695424B2 (ja) * | 1988-03-07 | 1997-12-24 | 三菱電機株式会社 | 液晶表示装置 |
| JP2746403B2 (ja) * | 1989-02-13 | 1998-05-06 | コニカ株式会社 | 液晶表示装置およびその製造方法 |
-
1990
- 1990-11-21 JP JP31436790A patent/JP2585465B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04186233A (ja) | 1992-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605382B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0458008B2 (ja) | ||
| JP2585465B2 (ja) | マトリックスアレイ基板 | |
| US5274482A (en) | Matrix array using MIM device and α and β tantalum electrodes | |
| JP2778746B2 (ja) | 液晶表示装置及び電極基板の製造方法 | |
| US6157422A (en) | Two-terminal nonlinear element having insulating films of different thickness formed on the flat top surface of a lower electrode | |
| JPH07114043A (ja) | 液晶表示装置及びその製造方法 | |
| JP2647115B2 (ja) | マトリックスアレイ基板の製造方法 | |
| JPH0326367B2 (ja) | ||
| JP2695827B2 (ja) | マトリックスアレイ基板 | |
| JPH03116027A (ja) | マトリックスアレイ基板 | |
| JPH0312638A (ja) | マトリックスアレイ基板 | |
| JPH05313206A (ja) | マトリックスアレイ基板 | |
| JPH05333380A (ja) | 液晶表示装置 | |
| JPH06160911A (ja) | 液晶表示装置 | |
| JPH052192A (ja) | マトリツクスアレイ基板及びその製造方法 | |
| JPH04346319A (ja) | マトリックスアレイ基板及びその製造方法 | |
| JPH04263223A (ja) | 液晶表示装置の製造方法 | |
| JPH0822032A (ja) | 液晶表示装置の製造方法 | |
| JPH05341326A (ja) | 液晶表示装置及びその製造方法 | |
| JPS61294414A (ja) | マトリツクス端子型液晶表示装置 | |
| JPS61212828A (ja) | 液晶セルとその製法 | |
| JPH05188403A (ja) | マトリックスアレイ基板の製造方法 | |
| JPH09265115A (ja) | アクティブマトリクス型表示装置 | |
| JPH0764116A (ja) | 液晶表示装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |