JPH0312638A - マトリックスアレイ基板 - Google Patents

マトリックスアレイ基板

Info

Publication number
JPH0312638A
JPH0312638A JP1146884A JP14688489A JPH0312638A JP H0312638 A JPH0312638 A JP H0312638A JP 1146884 A JP1146884 A JP 1146884A JP 14688489 A JP14688489 A JP 14688489A JP H0312638 A JPH0312638 A JP H0312638A
Authority
JP
Japan
Prior art keywords
layer
electrode
wiring
metal
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1146884A
Other languages
English (en)
Inventor
Hiroshi Morita
廣 森田
Keiko Ishizawa
石澤 慶子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1146884A priority Critical patent/JPH0312638A/ja
Publication of JPH0312638A publication Critical patent/JPH0312638A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、スイッチング素子としてMIM(MeIa
l刊nsulator−Metal )素子を用いたマ
トリックスアレイ基板に関する。
(従来の技術) 近年、液晶表示器を用いた表示装置は、時計・電卓・計
測機器等の比較的簡単なものから、パーソナル舎コンピ
ューター、ワードφプロセッサ、更にはOA用の端末機
器、TV画像表示等の大容量情報表示用途に使用されて
きている。こうした大容量の液晶表示装置においては、
マトリックス表示のマルチプレックス駆動方式が一般に
採用されている。ところがこの方式は、液晶自身の本質
的な特性によって、表示部分(オン画素)と非表示部分
(オフ画素)のコントラスト比の点では、200本程本
以走査線を有する場合でも不十分であり、更に走査線が
500本以上程度の大規模なマトリックス駆動を行なう
場合には、コントラストの劣化が致命的であった。
そして、この液晶表示装置のもつ欠点を解決するための
開発が、各所で盛んに行われている。その一つの方向が
、個々の画素を直接にスイッチ駆動するものである。そ
の場合のスイッチング素子として薄膜トランジスタが採
用されている。薄膜トランジスタを構成する半導体とし
て、これまで単結晶シリコン、多結晶シリコン、セレン
化カドミウム及びテルル等の種々の材料が提案されてき
たが、現在は非晶質シリコンが最も多く研究されている
。しかしながら、この種の液晶表示器の製造においては
、微細加工工程が数回必要となり、工程が複雑で歩留り
が悪くなることがあった。この結果、製品コストが高く
なり、また、大規模な液晶表示器の製造が著しく困難と
なっていた。
スイッチング素子列(アレイ)を用いた別の方向として
、非線形抵抗素子を用いたものがある。
非線形抵抗素子は、薄膜トランジスタの三端子に比べて
、基本的に二端子で構造が簡単であり、製造が容易であ
る。このため、製品歩留りの向上が期待でき、コスト低
下の利点がある。
非線形抵抗素子は、薄膜トランジスタと同様の材料を用
いて、接合形成したダイオードの型、酸化亜鉛を用いた
バリスタの型、電極間に絶縁物を挟んだ金属−絶縁層−
金属(MIM)型、更には金属電極間に半導電性の層(
MSI)を用いた型等が開発されている。
このうちMIM型は、構造が最も簡単なものの一つで、
現在のところ実用化が最も近いということができる。第
2図はMIM素子を有するアレイ基板の一画素部分の一
例を示す断面図である。これを製造工程に従って説明す
ると、まず、ガラス基板1上にタンタル(Ta)膜2を
スパッタリング法や真空蒸着法等の薄膜形成法により形
成し、写真蝕刻法により所望のパターンにする。これに
より、配線とMIM素子の片側の電極とが形成される。
次に、Ta膜2をクエン酸水溶液等を用いた陽極酸化法
により化成し、酸化膜3を形成する。
更に、MIM素子のもう片方の電極としてクロム(Cr
)膜4を、薄膜形成法により形成することにより、MI
M素子が完成する。更にこの後には、画像表示用の透明
電極5を形成すればよい。こうした基本的な製造技術は
特開昭55−161273号公報に開示され、その改良
技術が特開昭58−1.78320号公報等に示されて
いる。
(発明が解決しようとする課題) 従来のMIM素子は通常、特開昭55−101273号
公報に記載されているように、MIM素子の片側を構成
する金属を配線にも用いている。このため、外部駆動回
路との接続もこの金属配線端部にて行うことになる。こ
の接続は多端子対応として、異方性導電ゴムコネクタ方
式やT A B (Tape AutoIIated 
BondIng)式が用いられる。
しかしながら、このような接続方式、更にはMIMアレ
イ基板製造工程のプローバー接触による検査にて、接触
抵抗が増大して印加信号波形の歪みや接触不可の状態が
生じ、表示上好ましくなく、また、検査不能という状態
を生じることがあった。
従って、Ta系金属の配線と外部接続端子の接触抵抗を
低下させることは実用上不可欠である。
そこで、例えば特開昭83−195687号公報では、
MIM素子の端子構造としてTa膜上にITO(Ind
ium Tin 0xide)膜を形成した二層構造を
採用した例が記載されている。
しかしながら、この従来例ではTa膜表面に成長した酸
化膜をエツチングする工程が追加され、また、この種の
酸化膜をエツチングにより完全に除去することは困難で
ある。従って、この構造においても、Ta系配線と外部
接続端子の接触抵抗は、充分に低下しない場合があった
この発明は上記した事情に鑑みてなされたものであり、
製造工程を従来に比べ増加させることなく、配線電極の
接触抵抗を低減することが可能なマトリックスアレイ基
板を提供することを目的とする。
[発明の構成] (課題を解決するための手段) この発明は、基板上に下部金属−絶縁体−上部金属の素
子構造よりなる非線形抵抗素子をアレイ状に配置し、非
線形抵抗素子に表示画素電極を直列に配置し且つ配線電
極により非線形抵抗素子の各行或いは各列方向を接続し
てなるマトリックスアレイ基板についてのものであり、
配線電極の引出端子部分が下部金属を構成する材料から
なる第1層、上部金属を構成する材料で且つチタン(T
i)、アルミニウム(AI)及びC「から選ばれた少な
くとも一つから蛙る第2層及び表示画素電極を構成する
透明導電膜からなる第3層を順次積層してなる。
(作 用) この発明におけるマトリックスアレイ基板では、従来配
線として用いられていたTa等の非線形抵抗素子を形成
する金属の上に、接触抵抗を低下させるような導電体を
積層させた。この導電体には、アレイ基板上の素子を形
成するのに必要な材料と共通なものを選ぶことが可能な
ため、製造工程の増加とはならない。種々の実験の結果
、TA B (Tape Autoa+ated Bo
nding)や異方性導電ゴムコネクターに対しては、
アレイ基板の表示画素を構成するITOが接触抵抗が低
く、信頼性も高いことがわかった。そこで、Ta上にI
TOを形成して電極端子とすればよいことは推測される
が、この構成では、Ta表面に酸化物の層が成長しIT
Oとの接触障壁が生じるため、接触抵抗の経時変化が観
l−1された。従って、TaとITOの間にバリアメタ
ルとして、種々の金属を設けることを試みたところ、T
i、AI、Crの薄い層(50オングストロ一ム以上)
を設けると、このような経時変化を引き起こさないこと
がわかった。このようにして、配線電極の抵抗を下げ且
つ安定化したマトリックスアレイ基板を実現できた。
(実施例) 以下、この発明の詳細を図面を参照して説明する。
第1図はこの発明の一実施例を得るための製造工程を示
す断面図であり、非線形抵抗素子部と引出端子部を表し
ている。同図において、例えばホウ珪酸ガラスからなる
基板1o上に、膜厚0.3μmのTa膜をスパッタリン
グ法により形成する。
次に、このTa膜上にレジストを全面塗布した後、マス
クを用いて露光・現像して、レジストパターンを形成す
る。続いて、ケミカルドライエツチング法によりTa膜
のエツチングを行うことにより、第1図(a)に示すよ
うに、一体化された下部金属11及び引出端子部分の第
1層12を得る。ここでは、CF4と0゜を等全混合し
たプラズマ中でエツチングを行い、パターン周辺(エツ
ジ)部にテーバ形iNか形l戊される。そして、レジス
トパターンを除去した後、下部金属11を陽極として酸
性電解液(1重量%クエン酸水溶液)中で化成を行い、
このときの電圧を制御することにより、第1図(b)に
示すように、下部金属11上に絶縁体13を形成する。
このとき、電解液に対し露出している下部金属11にお
いては、膜厚0.024μmのTaが膜厚0.06μm
のTa205に変化するが、第1層12は電解液に対し
遮蔽されるため陽極酸化されない。次に、膜厚75オン
グストロームのTiMとIkI厚300オングストロー
ムのITO膜を順次、スパッタリング法により形成する
。続いて、このTi膜とITO膜上にレジストを全面塗
布した後、マスクを用いて露光・現像して、レジストパ
ターンを形成する。次に、塩酸と水を1対1の割合で混
ぜたITOTiエツチング液EDTA(エチレン・ジア
ミン・テトラ・アセティツクアシド)9g1水400c
c 、 H2O221Bcc及びN H、a OH30
a+1の割合で混ぜたTiエツチング液にて、ITO膜
とTi膜のエツチングを順次行うことにより、第1図(
C)に示すように、上部金属14、表示画素電極15及
び引出端子部分の第2層16及び第3層17を形成する
。こうして、基板10上に下部金属11−絶縁体13−
上部金属14の素子構造よりなる非線形抵抗素子18を
アレイ状に配置し、非線形抵抗素子18に表示画素電極
15を直列に配置し且つ引出端子部分が第1層12、第
2層16及び第3層17が順次積層されてなる配vA電
極19により非線形抵抗素子18の各行或いは各列方向
を接続してなる所望のマトリックスアレイ基板が得られ
る。
この実施例では、例えば下部金属11と第1層12のエ
ツチング工程において、Taからなる下部金属11上及
び第1層12上に酸化膜が成長することがあるが、Ti
、AI及びCrから選ばれた少なくとも一つの材料から
なる第2層16がこの酸化膜中に拡散することにより、
引出端子をTa膜とITO膜の二層構造とする場合に必
要であった上述の酸化膜のエツチング工程が不要になる
とともに、表示画素電極15を構成する透明導電膜から
なる第3層17が第1層12との間で良好な電気的導通
を得ることができる。また、配線電極19の引出端子部
分の多層構造は、非線形抵抗素子18の形成と同じ製造
工程で得られるので、特にこのための製造工程が増加さ
せることはなく、特にこの実施例の場合、マトリックス
アレイ基板を得るのに必要なPEP工程が2回で済む。
更に、得られたマトリックスアレイ基板からマトリック
ス型液晶表示装置を形成するには、例えば次のようにす
ればよい。まず、マトリックスアレイ基板の非線形抵抗
素子形成面に更に、ポリイミド樹脂からなる配向膜を塗
布・焼成しラビングすることにより、液晶配向方向を規
制する。一方別に、パイレックスガラスからなる基板上
に、ストライプ状のITOからなる共通電極を配線と直
交する方向で液晶を介して表示画素電極と重なるように
形成し、且つポリイミド樹脂からなる配向膜とラビング
によって液晶配向方向を規制した対向基板を用意し、液
晶の分子長軸方向が側基板間で約90@ねじれるように
、5〜20μmの間隔を保って保持させ、液晶を注入す
る。そして、こうして構成した液晶セルの外側に、偏光
軸を約90″ねじった形で偏光板を配置すればよい。
なお、今までの例では、製造工程を簡略化するために、
上部金属】4と表示画素電極15を同じ材料を用いて同
一の工程で形成していたが、上部金属14と表示画素電
極15の順序で別々の工程で形成してもよい。また、配
線電極19において第1層12、第2層16及び第3層
17が順次積層された部分は、引出端子部分に限らず全
体的に存在してもよい。
[発明の効果] この発明は、配線電極の引出端子部分の構造を工夫する
ことにより、特に製造工程を増加させることなく、配線
電極の接続部の接触抵抗の低減化を容易に実現でき、例
えば大規模なマトリックス型液晶表示装置の実用化に非
常に有効である。
【図面の簡単な説明】
第1図はこの発明の一実施例の製造工程を説明するため
の断面図、第2図は従来のマトリックスアレイ基板の一
画≠;部分の一例を示す断面図である。 10・・・基板 11・・・下部金属 12・・・第1層 13・・・絶縁体 14・・・上部金属 15・・・表示画素電極 16・・・第2層 17・・・第3層 18・・・非線形抵抗素子 19・・・配線電極 第1図

Claims (1)

    【特許請求の範囲】
  1. 基板上に下部金属−絶縁体−上部金属の素子構造よりな
    る非線形抵抗素子をアレイ状に配置し、前記非線形抵抗
    素子に表示画素電極を直列に配置し且つ配線電極により
    前記非線形抵抗素子の各行或いは各列方向を接続してな
    るマトリックスアレイ基板において、前記配線電極の引
    出端子部分が前記下部金属を構成する材料からなる第1
    層、前記上部金属を構成する材料で且つチタン、アルミ
    ニウム及びクロムから選ばれた少なくとも一つからなる
    第2層及び前記表示画素電極を構成する透明導電膜から
    なる第3層を順次積層してなることを特徴とするマトリ
    ックスアレイ基板。
JP1146884A 1989-06-12 1989-06-12 マトリックスアレイ基板 Pending JPH0312638A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1146884A JPH0312638A (ja) 1989-06-12 1989-06-12 マトリックスアレイ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1146884A JPH0312638A (ja) 1989-06-12 1989-06-12 マトリックスアレイ基板

Publications (1)

Publication Number Publication Date
JPH0312638A true JPH0312638A (ja) 1991-01-21

Family

ID=15417755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1146884A Pending JPH0312638A (ja) 1989-06-12 1989-06-12 マトリックスアレイ基板

Country Status (1)

Country Link
JP (1) JPH0312638A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748179A (en) * 1995-05-15 1998-05-05 Hitachi, Ltd. LCD device having driving circuits with multilayer external terminals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748179A (en) * 1995-05-15 1998-05-05 Hitachi, Ltd. LCD device having driving circuits with multilayer external terminals

Similar Documents

Publication Publication Date Title
JP2957901B2 (ja) アクティブマトリックスアレイ基板とその製造方法
US5539549A (en) Active matrix substrate having island electrodes for making ohmic contacts with MIM electrodes and pixel electrodes
JPH0312638A (ja) マトリックスアレイ基板
JP3076483B2 (ja) 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法
JP2778746B2 (ja) 液晶表示装置及び電極基板の製造方法
JP2585465B2 (ja) マトリックスアレイ基板
JP2695827B2 (ja) マトリックスアレイ基板
JP2647115B2 (ja) マトリックスアレイ基板の製造方法
JPH03116027A (ja) マトリックスアレイ基板
JPH04367827A (ja) 液晶表示装置
JPH0511277A (ja) マトリツクスアレイ基板の製造方法
JPH07168208A (ja) アクティブマトリックス方式液晶表示体
JPH04253033A (ja) 液晶表示装置
JP3559354B2 (ja) 液晶表示装置およびその製造方法
JPH02162328A (ja) マトリックスアレイ基板
JPH05232517A (ja) 液晶表示装置用基板およびその製造方法
JPS63294529A (ja) マトリクス型表示装置
JPH06250227A (ja) 液晶表示装置
JPH02162327A (ja) マトリックスアレイ基板
JPH05333380A (ja) 液晶表示装置
JPH05297415A (ja) 液晶表示装置およびその製造方法
JPS63229483A (ja) マトリクス型表示装置
JPH01105914A (ja) マトリックスアレイ基板の製造方法
JPH0519302A (ja) マトリツクスアレイ基板の製造方法
JPH052191A (ja) マトリツクスアレイ基板の製造方法