JPH02162327A - マトリックスアレイ基板 - Google Patents

マトリックスアレイ基板

Info

Publication number
JPH02162327A
JPH02162327A JP63316149A JP31614988A JPH02162327A JP H02162327 A JPH02162327 A JP H02162327A JP 63316149 A JP63316149 A JP 63316149A JP 31614988 A JP31614988 A JP 31614988A JP H02162327 A JPH02162327 A JP H02162327A
Authority
JP
Japan
Prior art keywords
thin film
substrate
nonlinear resistance
entire surface
transparent conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63316149A
Other languages
English (en)
Inventor
Keiko Ishizawa
石澤 慶子
Hiroshi Morita
廣 森田
Ushimatsu Moriyama
森山 丑松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63316149A priority Critical patent/JPH02162327A/ja
Publication of JPH02162327A publication Critical patent/JPH02162327A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、スイッチング素子として非線形抵抗素子を
用いたマトリックスアレイ基板に関する。
(従来の技術) 近年、液晶表示器を用いた表示装置は、時計・電卓・計
測機器等の比較的簡単なものから、パソナル・コンピュ
ーター、ワード・プロセッサ更にはOA用の端末機器、
TV画像表示等の大容量情報表示用途に使用されてきて
いる。こうした大容量の液晶表示装置においては、7ト
リツクス表示のマルチプレックス駆動方式か一般に採用
されている。ところがこの方式は、液晶自身の本質的な
特性によって、表示部分(オン画素)と非表示部分(オ
フ画素)のコントラスト比の点では、200本程鹿の走
査線を有する場合でも不十分であり、更に走査線が50
0本以コニ程度の大規模なマトリックス駆動を行なう場
合には、コントラストの劣化が致命的であった。
そして、この液晶表示装置のもつ欠点を解決するための
開発が、各所で盛んに行われている。その一つの方向が
、個々の画素を直接にスイッチ駆動するものである。そ
の場合のスイッチング素子として薄膜トランジスタが採
用されている。薄膜トランジスタを構成する半導体とし
て、これまで単結晶シリコン、多結晶シリコン、セレン
化カドミウム及びテルル等の種々の材料か提案されてき
たか、現在は非晶質シリコンが最も多く研究されている
。しかしなから、この種の液晶表示器の製造においては
、微細加工工程が数回必要となり、工程が複雑で歩留り
が悪くなることがあった。この結果、製品コストが高く
なり、また、大規模な液晶表示器の製造が著しく困難と
なっていた。
スイッチング素子列(アレイ)を用いた別の方向として
、非線形抵抗素子を用いたものがある。
非線形抵抗素子は、薄膜トランジスタの三端子に比べて
、基本的に二端子で構造が簡単であり、製造が容易であ
る。このため、製品歩留りの向上が期待でき、コスト低
下の利点がある。
非線形抵抗素子は、薄膜トランジスタと同様の材料を用
いて、接合形成したダイオードの型、酸化亜鉛を用いた
バリスタの型、電極間に絶縁物を挟んだ金属−絶縁層−
金属(MIM)型、更には金属電極間に半導電性の層(
MSI)を用いた型等が開発されている。
このうちMIM型は、構造が最も簡単なものの一つで、
現在のところ実用化が最も近いということかできる。第
2図はMIM素子を有するアレイ基板の一画素部分の一
例を示す断面図である。これを製造工程に従って説明す
ると、まず、ガラス基板1上にタンタル(Ta)膜2を
スパッタリング法や真空蒸着法等の薄膜形成法により形
成し、写真蝕刻法により所望のパターンにする。これに
より、配線とMIM素子の片側の電極とが形成される。
次に、Ta膜2をクエン酸水溶液等を用いた陽極酸化法
により化成し、酸化膜3を形成する。
更に、MIM素子のもう片方の電極としてクロム(Cr
)膜4を、薄膜形成法により形成することにより、MI
M素子か完成する。更にこの後には、画像表示用の透明
電極5を形成すればよい。こうした基本的な製造技術は
特開昭55−161273号公報に開示され、その改良
技術か特開昭58−178320号公報等に示されてい
る。
(発明が解決しようとする課題) 従来のMIM素子は通常、特開昭55−161273号
公報に記載されているように、MIM素子を形成するフ
ォトリソグラフィー工程が3回必要であった。
これに対し、画素電極とMIM素子の上部電極を同じ透
明導電膜にして、フォトリソグラフィ工程を2回にする
ことが、例えば特開昭59−9B35号公報により知ら
れているが、Ta等の金属からなる下部電極と画素電極
にて構成されたMIM素子は特性上良好でない。
また、画素電極とMIM素子の上部電極に同一のパター
ニングを施して、フォトリソグラフィー工程を2回にす
ることが、例えばテレビジョン学会誌、 vol、40
. No、LO(198G)、第980頁乃至第983
頁に記載されている。しかしながら、この場合、表示画
素部がCr/ITO(インジウム・チン・オキサイド)
の2層構造になるので、透過率が従来に比べ低くなると
いう問題を生じていた。
この発明は上記した事情に鑑みてなされたものであり、
素子特性を損なったり或いは透過率を低下させることな
く、MIM素子形成に必要なフォトリソグラフィー工程
を2回に低減することが可能なマトリックスアレイ基板
を提供することを目的とする。
[発明の構成] (課題を解決するための手段) この発明は、複数の表示画素電極及びその各々に電気的
に接続した非線形抵抗素子を基板上に形成したマトリッ
クスアレイ基板についてのものであり、非線形抵抗素子
は透光性導電体−絶縁体透光性導電体の素子構造よりな
り、表示画素電極は非線形抵抗素子における基板に遠い
側の上部透光性導電体と一体であり、非線形抵抗素子の
絶縁体は基板の全面に渡って形成されている。
(作 用) この発明におけるマトリックスアレイ基板を得るために
、例えば次に示すような方法を用いている。即ち、まず
基板上に、画素電極と同一材料であるITOからなる導
電層を形成した後、1回目のパターニングを行う。この
とき、パターンエツジにテーパーをつけ、このパターン
上の絶縁体層か断切れしないようにすることが大切であ
る。次に、スパッタリングにより全面にTa205を成
膜する。そして最後に再び、MIM素子の上部金属及び
表示画素電極となるITOからなる導電層を成膜した後
、2回目のパターニングを行う。このとき、全面にT 
a 205か形成されているので、MIM素子の下部金
属にまでエツチングが及ぶことがない。このように、こ
の発明では、非線形抵抗素子の形成に必要なフォトリソ
グラフィー工程は2回でよい。
そして、この発明では、表示画素電極や非線形抵抗素子
のに1部電極及び下部電極を同じ透光性材料で形成する
ことにより、非線形抵抗素子の構成が透光性導電体−絶
縁体−透光性導電体となり、これが金属−絶縁体−透光
性導電体となる場合に比べ特性か良好になる。また、マ
トリックスアレイ基板における各電極を透光性としたこ
とにより、透過率か従来に比へ向」ニすることは明らか
である。
(実施例) 以下、この発明の詳細を図面を参照して説明する。
第1図はこの発明の一実施例を示す断面図であり、製造
工程に従って説明する。まず、第1図(a)に示すよう
に、例えばホウ珪酸ガラスからなる基板10上に、膜厚
02μmのITOからなる薄膜11を、スパッタリング
法により形成する。
次に、第1図(b)に示すように、薄膜11上にレジス
トを全面塗布した後、マスクを用いて露光・現像して、
レジストパターン12を形成スる。
続いて、第1図(c)に示すように、塩酸、塩化第二鉄
及び水を10:  l+  1(重量比)の割合で混合
したエツチング液にて薄膜11をエツチングすることに
より、非線形抵抗素子の基板1oに近い側の下部透光性
導電体13を形成する。次に、第1図(d)に示すよう
に、基板1oの全面に、膜厚0.06μmのTa205
からなる薄膜を形成することにより、非線形抵抗素子の
絶縁体14が得られる。次に、第1図(e)に示すよう
に、膜厚015μmのITOからなる薄膜15を、スパ
ッタリング法により形成する。続いて、第1図(f)に
示すように、薄膜15上にレジストを全面塗布した後、
マスクを用いて露光・現像して、レジストパターン16
を形成する。そして、第1図(g)に示すように、−1
一連のITOエツチング液にて薄膜15をエツチングす
ることにより、非線形抵抗素子の基板10に遠い側の上
部透光性導電体17及びこれと一体の表示画素電極18
を形成した後、レジストパターン16を剥離する。こう
して、非線形抵抗素子19を有する所望のマトリックス
アレイ基板か得られる。
この実施例では、絶縁体14か基板10の全面に渡って
形成されていて且つ上部透光性導電体17が表示画素電
極18と一体であるので、非線形抵抗素子19の形成に
用いるフォトリソグラフィー工程が、下部透光性導電体
13と上部透光性導電体17を形成するときの合わせて
2回あればよい。そして、得られた非線形抵抗素子19
は、透光性導電体−絶縁体−透光性導電体の素子構造で
あるので、素子特性か良好であるとともに、透過率が高
い。
なお、得られたマトリックスアレイ基板からマトリック
ス型液晶表示装置を形成するには、例えは次のようにす
れはよい。得られたマトリックスアレイ基板の非線形抵
抗素子形成面に更に、ポリイミド樹脂からなる配向膜を
塗布・焼成しラビングすることにより、液晶配向方向を
規制する。
方別に、パイレックスガラスからなる基板上に、ストラ
イブ状のITOからなる共通電極を配線と直交する方向
で液晶を介して表示画素電極と重なるように形成し、且
つポリイミド樹脂からなる配向膜とラビングによって液
晶配向方向を規制した対向基板を用意し、液晶の分子長
軸方向か両県板間で約90’ねじれるように、5〜20
μmの間隔を保って保持させ、液晶を注入する。そして
、こうして構成した液晶セルの外側に、偏光軸を約90
゜ねじった形で偏光板を配置すればよい。
[発明の効果] この発明は、スイッチング素子に用いる非線形抵抗素子
を透光性導電体−絶縁体−透光性導電体の素子構造とす
るとともに、表示画素電極を非線形抵抗素子の」一部透
光性導電体と一体にし、更に、非線形抵抗素子の絶縁体
を基板の全面に渡って形成することにより、2回のフォ
トリングラフィ工程により、特性が良好で且つ透過率が
高い非線形抵抗素子を得ることが可能である。
【図面の簡単な説明】
第1図はこの発明の一実施例の一画素部分を示す概略断
面図、第2図は従来のマトリックスアレイ基板の一画素
部分の一例を示す断面図である。 10・・・基板 13・・・下部透光性導電体 14・・・絶縁体 17・・・上部透光性導電体 18・・・表示画素電極 19・・・非線形抵抗素子

Claims (1)

    【特許請求の範囲】
  1. 複数の表示画素電極及びその各々に電気的に接続した非
    線形抵抗素子を基板上に形成したマトリックスアレイ基
    板において、前記非線形抵抗素子は透光性導電体−絶縁
    体−透光性導電体の素子構造よりなり、前記表示画素電
    極は前記非線形抵抗素子における前記基板に遠い側の上
    部透光性導電体と一体であり、前記非線形抵抗素子の前
    記絶縁体は前記基板の全面に渡って形成されていること
    を特徴とするマトリックスアレイ基板。
JP63316149A 1988-12-16 1988-12-16 マトリックスアレイ基板 Pending JPH02162327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63316149A JPH02162327A (ja) 1988-12-16 1988-12-16 マトリックスアレイ基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63316149A JPH02162327A (ja) 1988-12-16 1988-12-16 マトリックスアレイ基板

Publications (1)

Publication Number Publication Date
JPH02162327A true JPH02162327A (ja) 1990-06-21

Family

ID=18073820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63316149A Pending JPH02162327A (ja) 1988-12-16 1988-12-16 マトリックスアレイ基板

Country Status (1)

Country Link
JP (1) JPH02162327A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174509A (ja) * 1985-01-29 1986-08-06 Seiko Instr & Electronics Ltd 液晶表示装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174509A (ja) * 1985-01-29 1986-08-06 Seiko Instr & Electronics Ltd 液晶表示装置の製造方法

Similar Documents

Publication Publication Date Title
US4534623A (en) Horizontally-stacked metal-insulator-metal element for electro-optical device and method for manufacture
US4861141A (en) Electro optical device and method for manufacturing same
JPH02162327A (ja) マトリックスアレイ基板
JP2778746B2 (ja) 液晶表示装置及び電極基板の製造方法
JPH05203997A (ja) 液晶表示装置
JPH01105914A (ja) マトリックスアレイ基板の製造方法
JPH03116027A (ja) マトリックスアレイ基板
JP2585465B2 (ja) マトリックスアレイ基板
JPH05232517A (ja) 液晶表示装置用基板およびその製造方法
JPH0312638A (ja) マトリックスアレイ基板
JP3052361B2 (ja) アクティブマトリクス液晶表示装置とその製造方法
JP2647115B2 (ja) マトリックスアレイ基板の製造方法
JP2654661B2 (ja) 電気光学表示装置
JPH03103831A (ja) 液晶表示装置
JP2695827B2 (ja) マトリックスアレイ基板
JP2995335B2 (ja) 二端子素子
JPH05333380A (ja) 液晶表示装置
JP2646612B2 (ja) 液晶ディスプレイ
JPH0326367B2 (ja)
JPH05341326A (ja) 液晶表示装置及びその製造方法
JPH06160911A (ja) 液晶表示装置
JPH06308538A (ja) 液晶表示装置の製造方法
JPH02162328A (ja) マトリックスアレイ基板
JPH052192A (ja) マトリツクスアレイ基板及びその製造方法
JPH0566424A (ja) 液晶表示装置