JPH04253033A

JPH04253033A - 液晶表示装置

Info

Publication number: JPH04253033A
Application number: JP3010174A
Authority: JP
Inventors: Shinichi Yano; 真一矢野; Hideki Takahashi; 英樹高橋
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1991-01-30
Filing date: 1991-01-30
Publication date: 1992-09-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に関し、特
に液晶表示装置を構成するスイッチング素子の位置ずれ
を防止する構造で、液晶表示装置の歩留りを向上する液
晶表示装置に関するものである。

【０００２】

【従来の技術】一般に液晶ディスプレイには、セグメン
ト表示とマトリックス表示の２種類があり、ここではマ
トリックス表示に関して述べてゆく。特にテレビ等の精
細な画像を表示する場合は、高い解像度の映像が求めら
れ、スイッチング素子をマトリックス状に配列したアレ
イを用いて、液晶を直接スイッチ駆動するアクティブ・
マトリックス表示が注目されるようになって来た。この
アクティブ・マトリックス表示は、ＭＯＳトランジスタ
アレイで駆動する方法、薄膜トランジスタアレイで駆動
する方法、バリスタ素子やＭＩＭ（ｍｅｔａｌ　ｉｎｓ
ｕｌａｔｏｒ　ｍｅｔａｌ）素子を用いて駆動する方法
に大別できる。以上の事柄は、例えば株式会社工業調査
会が発行した「液晶の最新技術」や日経ＢＰ社が発行し
た「フラットパネル・ディスプレス１９９１」等に詳し
く述べられている。

【０００３】これらの液晶ディスプレイは、画素数の向
上、歩留りの向上およびコストの低下等の色々な問題点
を解決し、飛躍的に改善してゆく必要がある。特に画素
数の向上を行うには、素子を微細化し、また素子を構成
する導電部や活性領域の位置ずれ防止、断線防止、ショ
ートの防止および特性改善等を至急に対策してゆく必要
がある。以下にこれらの問題点を具体的に説明するため
に、特開昭６２−２７６５２６号公報、ここではＴＦＴ
を利用したアクティブ・マトリックス液晶表示装置で説
明されている、を活用しながら説明してゆく。

【０００４】先ず図１４において、図番（１０）はガラ
ス等の透明な絶縁基板である。この絶縁基板（１０）上
面に、ＩＴＯより成る透明導電膜（１１）およびＣｒ，
Ｎｉ，Ｍｏ等より成る金属膜（１２）を形成し、この積
層された各膜（１１），（１２）をフォトリソグラフィ
によりエッチングし、画素電極部（１３）をマトリック
ス状に形成する。またこの画素電極（１３）に対応する
ゲート電極（１４）およびゲートライン（１５）を形成
する。

【０００５】ここでは、レジスト塗布、露光、現像処理
により金属膜（１２）上にレジストパターンを形成し、
露出した金属膜（１２）および下層の透明電極（１１）
をエッチングし、ゲート電極（１４）、ゲートライン（
１５）および画素電極部（１３）を形成している。続い
て、図１５の如く、金属膜（１２）を覆うように、ゲー
ト絶縁膜（１６）および２層のアモルファスシリコン層
（１７），（１８）をプラズマ・ＣＶＤ法で連続して積
層形成する。ここでゲート絶縁膜（１６）はシリコン窒
化膜であり、アモルファスシリコン層は、活性アモルフ
ァスシリコン層（１７）とイオンをドープしたアモルフ
ァスシリコン層（１８）より成る。そして積層されたゲ
ート絶縁膜（１６）および２層のアモルファスシリコン
層（１７），（１８）をフォトリソグラフィにより処理
し、ここではゲート電極（１４）およびゲートライン（
１５）を覆う部分のみにゲート絶縁膜（１６）および２
層のアモルファスシリコン層（１７），（１８）が残る
ように処理する。

【０００６】次に図１６の如く、アモルファスシリコン
層（１７），（１８）を覆うようにアルミニウムを蒸着
し、フォトリソグラフィによりレジスト膜（１９）を形
成し、アルミニウムより成る金属膜（２０）をエッチン
グして、ドレイン電極（２１）、ドレインライン（２２
）およびソース電極（２３）を形成する。更に図１７に
示すように、レジスト膜（１９）を残した状態で、表面
に露出しているイオンをドープしたアモルファスシリコ
ン層（１８）および画素電極部（１３）の金属膜（１２
）を、エッチングで除去する。

【０００７】最後に、レジスト膜（１９）を取除くと図
１８の如く、絶縁基板（１０）の上面に透明な画素電極
（２４）が形成され、この画素電極（２４）に対応して
ＴＦＴが電気的に接続された状態に形成される。

【０００８】

【発明が解決しようとする課題】前述した製造方法では
、次の問題が発生する。図１６に於いて、レジスト（１
９）のパターンずれにより、画素電極（１３）上にレジ
ストが被着されないと、アルミニウム（２０）は画素電
極（１３）と電気的に接続されない状態で形成される問
題が生じる。

【０００９】従来例でも述べた様に、画素数の向上を達
成するには、素子を微細化する必要があり、この微細化
に伴い、前述した液晶表示装置の構成部のずれは顕著に
なる。従って歩留りの低下を招く問題を有する。

【００１０】

【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、ソースに対応するアモルファスシリコン・
コンタクト層から表示電極（５０）を、またドレインに
対応するアモルファスシリコン・コンタクト層からドレ
インライン（４４）を表示電極（５０）の材料で形成す
ることで解決するものである。

【００１１】また表示電極（５０）の材料は、例えばＩ
ＴＯより成り抵抗が高いため、このＩＴＯ上には抵抗を
下げるために抵抗の低い導電層（５６）を被着して高抵
抗化の問題を解決している。しかも前記導電層（５６）
をＮｉの無電解メッキで形成すると、ＮｉはＩＴＯ上に
だけ成膜されるため、導電層（５６）とＩＴＯのずれは
全く生じなくなる。

【００１２】

【作用】前述した如く、表示電極（５０）材料でソース
と表示電極（５０）を一体で形成するため、ソースと表
示電極（５０）との電気的接続は、全く問題が無くなる
。またドレインとドレインライン（４４）の電気的接続
も全く問題が無くなる。しかも表示電極（５０）材料が
形成された領域は、導電材料が被着されているので、ソ
ース、ドレインおよびドレインラインは、アルミニウム
等の金属で形成した時の抵抗値と全く同等になる。従っ
て液晶表示装置の歩留り低下を防止できる。

【００１３】

【実施例】以下本発明について説明する。前述の説明か
らも明らかな如く、本発明は、透明の絶縁性基板上にマ
トリックス状に形成されるスイッチング素子やこのスイ
ッチング素子と電気的に接続される行ラインまたは列ラ
インが複数の層に分けて形成される液晶装置、例えばＴ
ＦＴを用いたもの、ＴＦＤを用いたもの等において、優
れた効果を有する。先ず具体的に、ＴＦＴを使った液晶
装置の製造方法を図１から図９を参照しながら説明して
ゆく。

【００１４】まず、光を透過する絶縁性基板（３１）を
用意し、洗浄を行う。次にホトレジスト（３２）を塗布
し、ゲート、ゲートライン、およびストレージ電極に対
応するレジストを除去して、パターニングし、全面にゲ
ート材料（３３）を全面に被着する。ここでは、ゲート
材料としてアルミニウムおよびチタンまたはアルミニウ
ムおよび銅を使いスパッタリング法で形成する。ここま
でを図１に示した。以下図面は、波線で左右を分断して
おり、左側がトランジスタを示し、右側がドレイン端子
を示している。

【００１５】続いて、前記レジストの剥離を行う。図２
に示すようにレジストは全て剥離され、同時にレジスト
（３２）間にゲート（３４）、ゲートライン（３５）お
よびストレージ電極（３６）が形成される。図１１は、
セルの拡大平面図であり、このゲート（３４）およびゲ
ートライン（３５）が上下に一点破線で示されている。またストレージ電極（３６）が一点破線でフィッシュボ
ーンの様に上下に形成されている。以上の工程は本発明
の第１の特徴となる工程であり、いわゆるリフトオフ法
にて形成されるために、ゲート（３４）、ゲートライン
（３５）およびストレージ電極（３６）のステップはな
だらかに形成される。つまり図１のように、レジスト（
３２）がゲート材料の形成の際に、壁となり、レジスト
と隣接した領域にゲート材料が回り込みにくくなるため
である。

【００１６】続いて、図１２の端子部、ここではゲート
端子（３７）およびドレイン端子（３８）を被うリング
状のマスク、例えばメタルマスク（３９）を形成し、絶
縁膜（４０）例えばシリコンチッカ膜、アモルファスシ
リコン膜（４１）、高濃度のＮ型のアモルファスシリコ
ン膜（４２）を形成する。またこの上にクロム膜（４３
）が形成されるが連続で形成されてもよいし、スパッタ
リングで形成されてもよい。

【００１７】本工程でメタルマスク（３９）を用いてい
る理由は、ドレインライン（４４）とドレイン端子（３
８）、ゲートライン（３５）とゲート端子（３７）を接
続する際に、コンタクト孔を形成しないためである。ま
たＣＶＤ等で約３００度まで上昇するためである。もし
メタル以外でもこの高温度に耐え得る材料があれば、こ
れをマスクとしてもよい。従来、液晶装置は、図１３の
ように形成されている。中央のマトリックス状に形成さ
れている小さな四角形は、ＴＦＴおよびこのＴＦＴ周囲
に形成される表示電極、ゲートライン（１００）、ドレ
インライン（１０１）、補助容量および補助容量ライン
（１０２）を一組としたものであり、左右にはドレイン
ライン（１０１）が伸び、ドレイン端子（１０３）に接
続され、この間には、救済ライン（１０４）が横切って
形成されている。一方、上下にはゲートライン（１００
）及び補助容量ライン（１０２）が伸び、ゲートライン
（１００）はゲート端子（１０５）と接続され、補助容
量ライン（１０２）は、ゲートライン（１００）を横切
るように接続ライン（１０６）で並行に接続されている
。このドレインライン（１０１）と救済ライン（１０４
）、接続ライン（１０６）とゲートライン（１００）は
クロスするために、同層では形成できずクロスオーバー
されている。従って一本のゲートラインに対して、上と
下に例えば２つのコンタクトホールが形成される。また
一本のドレインライン（１０１）に対して、左右に例え
ば２対のコンタクトホールが形成される。このコンタク
トホールは、画素数の増大および微細化に伴い、歩留り
の低下を招く。つまりコンタクトホールの数が非常に多
く、しかも非常に小さいために、コンタクトホールの形
成不良、コンタクト不良および工程数増加に伴う不良を
招く。どのようにコンタクトするかは、以下の工程の説
明にて説明されるので、ここでは省略する。

【００１８】続いて、前記メタルマスク（３９）を除去
し、図１１のゲート（３４）上に長方形の実線で示され
ている形状を達成するために、フォトレジストの塗布、
露光、現像を行い、ＴＦＴ（４５）のゲートに対応する
領域のみを残し、前記クロム膜（４３）、アモルファス
シリコン（４２），（４１）をケミカルエッチングする
。またここでは、ゲートライン（３５）とドレインライ
ン（４４）の交差部（４６）も実線のようにエッチング
する。続いて前記レジストを除去する。以上は、図４を
参照。

【００１９】続いて図５の如く、透明電極材料、ここで
はＩＴＯ（４７）を全面に形成する。更に、図６のよう
に、ドレイン電極（４８）、ドレインライン（４４）、
ソース電極（４９）、表示電極（５０）およびドレイン
端子（３８）、ゲート端子（３７）に対応する領域上に
レジスト（５１）が残るようにパターニングする。前記
ＩＴＯ（４７）をエッチングした後、前記レジスト（５
１）を使い、ＴＦＴ（４５）のチャンネルに対応する前
記クロム膜（４３）およびアモルファスシリコン膜（４
２）をエッチングし、前記レジスト（５１）を剥離する
。この結果、ソースとドレインに対応するアモルファス
シリコン・コンタクト層が形成され、図７のような形状
が達成される。

【００２０】ここではレジスト膜、ニッケル膜（５６）
およびＩＴＯ（４７）をマスクにして、セルフアライン
でアモルファスシリコン膜（４２）のチャンネル領域を
エッチングできるので、このエッチング領域のずれの問
題が全くなくなる。また図１１に於て、ＩＴＯ（４７）
は、破線で示した図番（５２）が相当し、ドレインライ
ン（４４）、このドレインライン（４４）と一体となっ
て形成されるドレイン電極領域、表示電極（５０）、こ
の表示電極と一体となって形成されるソース電極領域お
よびドレインライン（４４）と一体となって形成される
ドレイン端子領域が連続して形成される。

【００２１】本工程により達成される構造は、本発明の
特徴となる点である。つまりドレイン電極（４８）に対
応する領域とドレインライン（４４）に対応する領域は
、ＩＴＯで一体で形成されるため、必ず電気的に接続さ
れる。またソース電極（４９）に対応する領域と表示電
極（５０）は、ＩＴＯで一体で形成されるため、必ず電
気的に接続される。特に従来では、ソースをメタルで形
成し、表示電極をＩＴＯで形成しているので、マスク合
せ精度によりソースと表示電極が接触しない場合が生じ
る。

【００２２】ここで図１２に示す救済ライン（５３）は
説明を省略したが図１の工程において、ゲートと同一材
料で構成され、第１層に形成される。しかも図３のよう
にメタルマスク（３９）でドレイン端子領域の絶縁膜（
４０）が形成されないので、従来例とは異なりコンタク
トホールを形成せずに電気的にドレインラインとドレイ
ン端子を接続できる。図９から端子部は、ＩＴＯとクロ
ムの２層構造であるが、クロムを省略しても良いし、Ｉ
ＴＯを端子部まで延在させず、ＩＴＯとコンタクトして
いるクロムのみを端子部に延在させても良い。また補助
容量ライン（５４）も図１の工程で第１層目に形成され
、しかも図３のようにメタルマスクで被われているので
、ゲートラインの端子部近傍の表面は絶縁膜（４０）で
被われず露出している。従って図５及び図６の工程によ
り、コンタクトホールを形成せずにゲート端子（３７）
とゲートライン（３５）を電気的に接続できる。この構
造を図１０に示す。ここではゲートライン、ＩＴＯ、Ｎ
ｉの３層構造であるが、ゲートラインのみを端子部へ延
在させても良いし、図１０においてＮｉを省略しても良
い。

【００２３】更に、図８のように、画素電極となる領域
のみをレジスト（５５）で形成し、全面にニッケル（５
６）を形成する。ここでニッケルは、無電解メッキで形
成され、ドレイン電極（４８）、ドレインライン（４４
）、ソース電極（４９）およびドレイン端子（３８）上
に形成され、これらの抵抗の低下のために成される。本工程により達成される構造は、本発明の特徴とする点
であり、ＩＴＯ上には、無電解メッキでニッケルが形成
できるため、いわゆるセルフアラインの機能を有して形
成できる。ドレイン電極（４８）、ドレインライン（４
４）、ソース電極（４９）が下層のＩＴＯとずれること
なく形成できる。

【００２４】Ｎｉメッキ法は、先塩化パラジウムに浸し
、ＩＴＯの表面にＰｄを還元析出させ、その後に無電解
メッキ液に入れ、触媒のＰｄ上にＮｉを析出させる。メッキ液は、硫酸ニッケル、塩化ニッケル、スルファミ
ン酸ニッケル、塩化アンモニウム、ほう酸、光沢剤、ピ
ット防止剤等が適当に選択されて構成されている。一般
に、プラスチック表面のＮｉメッキの場合は、塩化スズ
を吸着させてから、前述の方法を行うが、ＩＴＯの場合
スズを有しているので、ここでは省略をしている。

【００２５】従ってソース電極と表示電極、ドレイン電
極とドレインラインは必ず電気的に接続され、しかもニ
ッケルにより、これらの電極の抵抗を通常の電極並みに
下げることができる。またニッケルには限定せずアルミ
ニウム、モリブデン、アルミニウム、チタン等の金属を
被着させても良い。最後に、前記レジスト（５５）を除
去し、図９には示されていないがオーバーコートがほど
こされ、対向電極が形成される対向基板と本基板（３１
）が貼り合わされ、中に液晶が注入されて完成される。

【００２６】

【発明の効果】以上の説明からも明らかな様に、ソース
電極および表示電極、ドレイン電極およびドレインライ
ンは、ＩＴＯで連続して形成できるので、フォトリソグ
ラフィ等のパターンずれによる接触不良を全く無くせる
特徴を有する。しかもＩＴＯの上には、導電材料が被着
されており、従来より用いられている金属と同等の抵抗
値を有する特徴を有する。

【００２７】更には、この導電材料およびＩＴＯをマク
スクにして、アモルファスシリコン・コンタクト層がセ
ルフアラインで形成できる特徴を有する。従って微細化
が進む本液晶表示装置に於て、フォトリソグラフィ等の
ずれによる不良が無くせ、歩留りを向上できる。

【図面の簡単な説明】

【図１】本発明にかかわる液晶表示装置の断面図である
。

【図２】本発明にかかわる液晶表示装置の断面図である
。

【図３】本発明にかかわる液晶表示装置の断面図である
。

【図４】本発明にかかわる液晶表示装置の断面図である
。

【図５】本発明にかかわる液晶表示装置の断面図である
。

【図６】本発明にかかわる液晶表示装置の断面図である
。

【図７】本発明にかかわる液晶表示装置の断面図である
。

【図８】本発明にかかわる液晶表示装置の断面図である
。

【図９】本発明にかかわる液晶表示装置の断面図である
。

【図１０】本発明にかかわる液晶表示装置の断面図であ
る。

【図１１】本発明にかかわる液晶表示装置の平面図であ
る。

【図１２】本発明にかかわる液晶表示装置の概略平面図
である。

【図１３】従来の液晶表示装置の概略平面図である。

【図１４】従来の液晶表示装置の断面図である。

【図１５】従来の液晶表示装置の断面図である。

【図１６】従来の液晶表示装置の断面図である。

【図１７】従来の液晶表示装置の断面図である。

【図１８】従来の液晶表示装置の断面図である。

Claims

【特許請求の範囲】

【請求項１】　　透明な絶縁性基板上に複数のドレイン
ライン、ゲートラインが形成され、この交点にＴＦＴの
スイッチング素子と表示電極がマトリックス状に配置さ
れた液晶表示装置であって、前記ＴＦＴのゲートと一体
となって前記絶縁性基板上を延在する第１層目に形成さ
れるゲートラインと、前記ゲートラインを被うように絶
縁性基板上に形成された絶縁層と、前記ゲートと対応す
る前記絶縁層上に形成されるアモルファスシリコン活性
層、アモルファスシリコン・コンタクト層と、前記ソー
スに対応するアモルファスシリコン・コンタクト層上か
ら一体となって形成される表示電極と、この表示電極と
同一材料で、前記ドレインに対応するアモルファスシリ
コン・コンタクト層上から一体となって形成されるドレ
インラインとを有することを特徴とした液晶表示装置。
【請求項２】　　前記アモルファスシリコン・コンタク
ト層のソース領域およびドレイン領域は、この上層に形
成される表示電極材料とセルフアラインされていること
を特徴とした請求項１記載の液晶表示装置。
【請求項３】　　前記表示電極材料はＩＴＯよりなり、
この表示電極表面には抵抗の低い導電材料が形成されて
いることを特徴とした請求項１記載の液晶表示装置。
【請求項４】　　前記導電材料は、ニッケルをメッキす
ることで形成される請求項３記載の液晶表示装置。
【請求項５】　　前記アモルファスシリコン・コンタク
ト層上にはクロムが形成されていることを特徴とした請
求項１記載の液晶表示装置。
【請求項６】　　透明な絶縁性基板上に複数のドレイン
ライン、ゲートラインが形成され、この交点にＴＦＴの
スイッチング素子と表示電極がマトリックス状に配置さ
れた液晶表示装置であって、前記ＴＦＴのゲートと一体
となって前記絶縁性基板上を延在する第１層目に形成さ
れるゲートラインと、前記ゲートラインを被うように絶
縁性基板上に形成された絶縁層と、前記ＴＦＴと対応す
る前記絶縁層上に形成されるアモルファスシリコン活性
層と、前記ＴＦＴのソース領域およびドレイン領域と対
応するアモルファスシリコン活性層上に形成されるアモ
ルファスシリコン・コンタクト層と、前記ソースに対応
するアモルファスシリコン・コンタクト層上から連続し
て形成され、一端が前記ＴＦＴのソース領域と対応する
アモルファスシリコン活性層とセルフアラインされる表
示電極と、この表示電極と同一材料で、前記ドレインに
対応するアモルファスシリコン・コンタクト層上から連
続して形成され、一端が前記ＴＦＴのドレイン領域と対
応するアモルファスシリコン活性層とセルフアラインさ
れるドレインラインと、前記表示電極および前記ドレイ
ンライン上に無電解メッキで形成されるニッケルとを有
することを特徴とした液晶表示装置。
【請求項７】　　前記ゲート端子に対応する絶縁性基板
を形成しないでゲートラインを露出し、前記ゲートライ
ンは、ゲート端子またはゲート端子の下層で電気的に接
続するための接続手段となることを特徴とした請求項６
記載の液晶表示装置。
【請求項８】　　前記ドレイン端子に対応する絶縁性基
板を形成しないで前記絶縁性基板を露出し、前記ドレイ
ンラインは、この露出領域ま延在されてドレイン端子ま
たはドレイン端子の一構成要素となることを特徴とした
請求項６記載の液晶表示装置。