JPH0519302A - マトリツクスアレイ基板の製造方法 - Google Patents

マトリツクスアレイ基板の製造方法

Info

Publication number
JPH0519302A
JPH0519302A JP17485391A JP17485391A JPH0519302A JP H0519302 A JPH0519302 A JP H0519302A JP 17485391 A JP17485391 A JP 17485391A JP 17485391 A JP17485391 A JP 17485391A JP H0519302 A JPH0519302 A JP H0519302A
Authority
JP
Japan
Prior art keywords
electrode
auxiliary capacitance
array substrate
matrix array
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17485391A
Other languages
English (en)
Inventor
Hirotsugu Abe
裕嗣 安倍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP17485391A priority Critical patent/JPH0519302A/ja
Publication of JPH0519302A publication Critical patent/JPH0519302A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【構成】 絶縁基板上に金属−絶縁体−金属素子構造の
非線形抵抗素子と補助容量電極27とが形成されてなるマ
トリックスアレイ基板の製造方法において、上記絶縁基
板に上記非線形抵抗素子の一方の電極22とこの電極に一
体に接続した電極配線部23とからなる金属層を複数の表
示領域に対応して分割形成すると同時に、上記補助容量
電極を形成し、この補助容量電極の表面を選択的に陽極
酸化して酸化膜からなる絶縁層28を形成したのち、この
絶縁層上に上記分割形成された金属層の隣接電極配線部
相互を接続する接続配線29を形成するようにした。 【効果】 MIM素子と補助容量を有するマトリックス
アレイ基板を容易かつ歩留りよく製造することができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、非線形抵抗素子を有
するマトリックスアレイ基板の製造方法に関する。
【0002】
【従来の技術】近年、液晶表示器を用いた液晶表示装置
は、時計、電卓、計測機器などの比較的簡単な構造のも
のから、パーソナル・コンピュータ、ワード・プロセッ
サ、さらには各種OA用端末機器、TV画像表示装置な
どの大容量情報表示のものまで幅広く使用されつつあ
る。このうち、特に大容量の液晶表示装置においては、
一般にマトリックス表示のマルチプレックス駆動方式が
採用されている。
【0003】ところが、このマトリックス表示のマルチ
プレックス駆動方式は、液晶自体の本質的な特性によ
り、表示部分(オン画素)と非表示部分(オフ画素)の
コントラスト比が200本程度の走査線の場合でも不十
分であり、さらに走査線を500本以上とする大規模な
マトリックス駆動をおこなう場合には、コントラストの
劣化が致命的になるという問題がある。
【0004】そのため、この駆動方式の問題点を解決す
るための開発が盛んにおこなわれている。その一方法と
して、個々の画素を直接スイッチ駆動するものがあり、
そのスイッチング素子として薄膜トランジスタや非線形
抵抗素子が用いられている。このスイッチング素子う
ち、非線形抵抗素子は、薄膜トランジスタにくらべて、
基本的に2端子であるため、構造が簡単であり、製造が
容易なことから、製造歩留りの向上、製造コストの低減
が期待できるという利点がある。
【0005】このような非線形抵抗素子としては、薄膜
トランジスタと同じ材料を用いて接合形成されるダイオ
ード型、酸化亜鉛を用いて形成されるバリスタ型、金属
電極間に絶縁物を挟んだ金属−絶縁体−金属型(MIM
型)、金属電極間に半導電性の層を挟んだ型などが既に
開発されている。このうち、MIM型は、最も構造が簡
単なものの一つで、現在のところ最も実用化しやすいも
のということができる。
【0006】図3にそのMIM素子を有するマトリック
スアレイ基板を一画素部分について示す。そのMIM素
子1は、ガラス基板2上に形成されたタンタル(Ta)
膜からなる一方の電極3およびこの一方の電極3に一体
に接続形成された電極配線部4からなる第1金属層と、
その一方の電極3および電極配線部4の表面を覆う酸化
膜からなる絶縁層5と、上記一方の電極3上の絶縁層5
を跨いでガラス基板2上に形成されたクローム(Cr)
膜からなる他方の電極6としての第2金属層とからな
る。その他方の電極6は、ガラス基板2上の表示画素領
域に形成された透明導電膜からなる表示画素電極7に接
続されている。
【0007】このMIM素子1は、つぎのよう形成され
る。まずガラス基板2上にタンタル膜をスパッタリング
法や真空蒸着法などの薄膜形成法により形成し、これを
フォトリソグラフィ法により一体の一方の電極3と電極
配線部4とからなる所定のパターンに形成する。つぎに
この所定のパターンに形成された一方の電極3と電極配
線部4をクエン酸水溶液を用いた陽極酸化法により化成
し、その表面に酸化膜からなる絶縁層5を形成する。そ
の後、薄膜形成法によりクローム膜を形成し、このクロ
ーム膜をフォトリソグラフィ法により所定のパターンの
他方の電極6を形成する。なお、透明導電膜からなる表
示画素電極7は、フォトリソグラフィ法により上記MI
M素子1形成後に形成される。
【0008】このMIM素子1の基本的な製造技術は、
特開昭55−161273号公報に開示されており、そ
の改良技術が特開昭58−178320号公報などに開
示されている。
【0009】ところで、上記MIM構造のマトリックス
アレイ基板を対向ストライプ電極と組合わせて液晶表示
装置を構成すると、各表示画素の等価回路は、図4に示
すように、MIM容量9と非線形抵抗10との並列回路で
示すMIM素子1と、液晶容量11と液晶抵抗12との並列
回路で示す液晶層13との直列結合と見なすことができ
る。そのため、マトリックスアレイ基板の引出し電極と
対向ストライプ電極にそれぞれデータ信号と走査信号を
与えたとき、MIM素子1と液晶層13との間の電圧差が
非線形抵抗10と液晶抵抗12とにより容量分割される。こ
の場合、MIM素子1の容量が液晶層13の容量にくらべ
て十分に小さければ、電圧差の大部分がMIM素子1に
かかり、低抵抗素子として動作し、画素電極に十分な電
荷量を蓄積することができる。
【0010】しかしながら、MIM素子1と液晶層13と
の容量比が大きくとれない場合は、MIM素子1がスイ
ッチング機能を果たさなくなる。したがって、そのスイ
ッチング機能を十分に果たすようにMIM素子1と液晶
層13との容量比が大きくするためには、MIM素子1の
容量を小さくすればよく、そのためには、MIM素子1
の面積を小さくすればよいことになる。しかし、現在の
MIM素子1の大きさは数ミクロン程度であるため、こ
れをさらに小さくするためには、微細加工かつ大面積に
わたり均一に形成することが可能な半導体製造設備が必
要となり、製造コストの上昇をまねく。
【0011】また絶縁層5の膜厚を厚くすることでも、
MIM素子1の容量を小さくできるが、この場合は、M
IM素子1の電流−電圧特性の対称性が悪化する。また
他の方法として、スイッチング機能を十分に果たすよう
にするために、液晶層13の容量を大きくすることでも解
決できるが、この場合は、画素面積が大きくなり、高解
像度表示装置を構成することができなくなる。
【0012】このような問題を解決する手段として、マ
トリックスアレイ基板に液晶容量と並列に補助容量を設
ける方法が知られている。図5にその補助容量の設けら
れたマトリックスアレイ基板の等価回路を示す。通常そ
の補助容量14は、マトリックスアレイ基板上に設けら
れ、画素電極の下に補助容量14となるべき絶縁層を形成
し、さらにこの絶縁層を介して基板面に補助容量電極を
形成することにより、その画素電極と補助容量電極との
間に形成される。
【0013】図6にこの補助容量を作り込んだマトリッ
クスアレイ基板の画素部分を示す。このマトリックスア
レイ基板の補助容量の形成は、ガラス基板上にタンタル
膜を形成し、フォトリソグラフィ法により所定パターン
の補助容量電極16を形成する。つぎにスパッタリング法
などによりガラス基板のほぼ全面に五酸化タンタルや酸
化シリコンなどからなる補助容量絶縁層17を形成する。
この場合、補助容量電極16の引出し部分については、マ
スクデポにより絶縁膜17の形成を防止する。その後、前
記したMIM素子の形成方法と同様の方法によりMIM
素子を形成する。すなわち、上記補助容量電極16および
補助容量絶縁層17の形成されたガラス基板上にタンタル
膜を形成し、フォトリソグラフィ法によりMIM素子1
の一方の電極3およびこの電極3と一体の電極配線部4
からなる第1金属層を補助容量電極16と直交する方向に
形成する。つぎに陽極酸化法によりその一方の電極3と
この電極3と一体の電極配線部4との表面に酸化膜から
なる絶縁層5を形成する。その後、クローム膜を形成
し、このクローム膜をフォトリソグラフィ法により他方
の電極6をパターニングすることにより形成される。そ
してその後、透明導電膜からなる表示画素電極7を形成
する。
【0014】このようにマトリックスアレイ基板に液晶
画素容量と並列に補助容量を作り込むことにより、MI
M容量に直列に接続された液晶側の容量が、液晶容量+
補助容量と大きくなり、MIM容量との比を大きくする
ことができる。
【0015】しかし、上記マトリックスアレイ基板に補
助容量を作り込む方法では、MIM素子1を有するマト
リックスアレイ基板の製造プロセスのほかに、補助容量
電極16と補助容量絶縁層17の形成する工程が必要である
ため、その工程増加によりマトリックスアレイ基板の製
造歩留りの低下をまねく。しかもその補助容量電極16
は、MIM素子1の一方の電極3と一体の電極配線部4
と交差して形成されるため、補助容量絶縁層17にピンホ
ールなどがあると、MIM素子1の一方の電極3と補助
容量電極16との間でショート不良をおこすなどの問題が
ある。
【0016】これを解決する手段として、図7に示すよ
うに、補助容量電極16と、MIM素子1の一方の電極3
と一体の電極配線部4とを平行に形成する構造がある
が、このような構造は、表示画素領域を削減して補助容
量電極16を形成するためのスペースを確保しなければな
らないため、表示領域の開口率が低下するばかりでな
く、補助容量電極16とMIM素子1の一方の電極3と一
体の電極配線部4とが平行であるために、それらの引出
し電極線の配線の自由度が少なくなるなどの問題がおこ
る。
【0017】
【発明が解決しようとする課題】上記のように、従来の
MIM素子と補助容量を有するマトリックスアレイ基板
の製造方法は、MIM素子を有するマトリックスアレイ
基板の製造プロセスのほかに、補助容量電極と補助容量
絶縁層を形成する工程を必要となり、その工程増加のた
めにマトリックスアレイ基板の製造歩留りの低下をまね
く。しかも補助容量電極は、MIM素子の一方の電極と
一体の電極配線部と交差して形成されるため、補助容量
絶縁層にピンホールなどがあると、MIM素子の一方の
電極と補助容量電極との間でショート不良をおこす。
【0018】この問題点を解決するためには、補助容量
電極をMIM素子の一方の電極と一体の電極配線部と平
行に形成すればよいが、この構造では、表示画素領域を
削減して補助容量電極を形成するためのスペースを確保
しなければならず、表示領域の開口率が低下するばかり
でなく、補助容量電極とMIM素子の一方の電極の引出
し電極線の配線の自由度が少なくなる。
【0019】したがって、従来のMIM素子と補助容量
を有するマトリックスアレイ基板の製造方法では、大面
積、高精細の表示装置を無欠陥で製造することがきわめ
て困難であるという問題がある。
【0020】この発明は、上記従来の問題点を解決し
て、大面積、高精細の表示装置を無欠陥で製造しうるM
IM素子と補助容量を有するマトリックスアレイ基板の
製造方法を得ることを目的とする。
【0021】
【課題を解決するための手段】絶縁基板上に金属−絶縁
体−金属素子構造の非線形抵抗素子と補助容量電極とが
形成されてなるマトリックスアレイ基板の製造方法にお
いて、絶縁基板に非線形抵抗素子の一方の電極とこの電
極に一体に接続した電極配線部とからなる金属層を複数
の表示領域に対応して分割形成すると同時に、補助容量
電極を形成し、この補助容量電極の表面を選択的に陽極
酸化して酸化膜からなる絶縁層を形成したのち、この絶
縁層上に上記分割形成された金属層の隣接電極配線部相
互を接続する接続配線を形成するようにした。
【0022】
【作用】上記のように、金属−絶縁体−金属素子構造の
非線形抵抗素子の一方の電極およびこの電極に一体に接
続した電極配線部からなる金属層と補助容量電極とを同
時に形成し、この補助容量電極の表面を陽極酸化したの
ち、金属層の隣接電極配線部相互を接続する接続配線を
形成すると、従来の補助容量を有するマトリックスアレ
イ基板の製造に必要とした補助容量を作り込むための格
別の工程を要することなく、所要の補助容量を有するマ
トリックスアレイ基板を製造することができる。
【0023】
【実施例】以下、図面を参照してこの発明を実施例に基
づいて説明する。
【0024】図2にその一実施例である液晶表示装置用
マトリックスアレイ基板を示す。このマトリックスアレ
イ基板は、たとえばホウ珪酸ガラスからなる透明平板状
のガラス基板20(絶縁基板)の一方の面上に、複数の表
示画素領域に対応して分割かつ並列した複数のMIM素
子21が形成されている。その各MIM素子21は、ガラス
基板20の一方の面に形成されたタンタル膜からなる一方
の電極22およびこの一方の電極22と一体に接続形成され
た電極配線部23からなる第1金属層と、この一方の電極
22およびこの一方の電極22と一体の電極配線部23の表面
を覆う酸化膜からなる絶縁層24と、この絶縁層24を跨い
で後述するガラス基板20上の表示画素領域に形成された
画素電極上に延在して、この画素電極に接続されたチタ
ン(Ti)膜からなる他方の電極25としての第2金属層
とからなる。
【0025】また、上記ガラス基板20上には、上記各M
IM素子21の電極配線部23と直交する方向に各表示画素
領域を挟み、かつ各MIM素子21と重なり合うことな
く、分割形成された一方の電極22と一体の隣接電極配線
部23間を通る複数の補助容量電極27が設けられている。
この補助容量電極27は、後述する画素電極との間に補助
容量を形成するために、表面に酸化膜からる補助容量絶
縁層28が形成されている。そしてこの補助容量電極27と
上記MIM素子21の一方の電極22と一体の電極配線部23
との交差部分には、補助容量絶縁層28を跨いで隣接電極
配線部23相互を接続する透明導電膜からなる接続配線29
が設けられている。さらに、上記MIM素子21と補助容
量電極27とにより囲まれたガラス基板20上の表示画素領
域には、ITO(Indium Tin Oxide)などの透明導電膜
からなる画素電極30が設けられている。この画素電極30
は、上記MIM素子21の他方の電極25に接続され、かつ
上記補助容量電極27との間に補助容量を形成すべく、一
部が補助容量絶縁層28と重なり合うように形成されてい
る。
【0026】このようなマトリックスアレイ基板は、つ
ぎのように製造される。
【0027】まず、図1(a)に示すように、ガラス基
板上に膜厚0.3μmのタンタル膜をスパッタリングや
真空蒸着法などの薄膜形成法により形成したのち、フォ
トリソグラフィ法により、MIM素子21の一方の電極22
およびこの一方の電極22と一体の電極配線部23からなる
第1金属層と補助容量電極27とをパターンニングする。
すなわち、ガラス基板上に形成されたタンタル膜の全面
にレジスト膜を塗布形成したのち、フォトマスクを用い
て光露光により所定のパターンを焼付け、その後、現
像、エッチングすることにより形成される。
【0028】つぎに、上記レジスト膜を剥離し、補助容
量電極27の表面を選択的にクエン酸の0.01重量%水
溶液中で陽極酸化して、膜厚0.20μm の酸化膜から
なる補助容量絶縁層を形成する。
【0029】つぎに、図1(b)に示すように、上記第
1金属層と補助容量電極27の形成されたガラス基板上
に、スパッターリング法により、ITOからなる透明導
電膜を形成し、マスクアライナを用いたフォトリソグラ
フィ法により、画素電極30と、第1金属層の一方の電極
22と一体の電極配線部23と補助容量電極27との交差部分
の補助容量絶縁層28を跨いで隣接電極配線部23相互を接
続する接続配線29とを形成する。ついでこの画素電極30
と接続配線29上に残存するレジスト膜を剥離することな
く、第1金属層の表面を陽極酸化して酸化膜からなる絶
縁層24を形成する。
【0030】この場合、接続配線29上に残存するレジス
ト膜は、第1金属層表面の陽極酸化における漏れ電流を
少なくし、第1金属層表面の陽極酸化に与える影響を少
なくする。
【0031】その後、図1(c)に示すように、上記画
素電極30と接続配線29の形成されたガラス基板上に、た
とえばスパッタリング法によりチタン(Ti)膜を形成
し、フォトリソグラフィ法によりMIM素子21の他方の
電極25をパターニングする。この他方の電極25のパター
ニングは、ガラス基板上に形成されたチタン膜の全面に
レジスト膜を塗布形成し、フォトマスクを用いて光露光
により所定のパターンを焼付け、現像したのち、過酸化
水素水2000ml、アンモニア水500ml、エチレンジ
アミン四酢酸(EDTA)60g、水500mlの割合
いで混合してなるエッチング液によりエッチングするこ
とにより形成される。
【0032】ところで、上記方法のように、MIM素子
21のガラス基板の一方の電極22およびこの一方の電極22
と一体の電極配線部23と補助容量電極27とを同時にかつ
交差る方向に形成し、つぎにその補助容量電極27の表面
を陽極酸化して補助容量絶縁層28を形成したのち、補助
容量電極27との交差部分で分割形成された隣接電極配線
部23相互を接続する接続配線29を画素電極30と同時に形
成すると、従来のMIM素子と補助容量を有するマトリ
ックスアレイ基板のように、補助容量電極を形成するた
めの格別の工程を必要とせず、MIM素子と補助容量を
有するマトリックスアレイ基板を容易かつ歩留りよく製
造することができる。しかもこの方法によれば、MIM
素子21の一方の電極22の電極配線部23と補助容量電極27
とを交差方向に形成するので、それらを平行にした場合
に生ずる表示画素領域の削減を回避して、表示領域の開
口率の低下を防止できる。
【0033】
【発明の効果】表示基板上に金属−絶縁体−金属素子構
造の非線形抵抗素子の表示基板側の一方の電極およびこ
の電極に一体に接続された電極配線部からなる金属層と
補助容量電極とを同時に形成し、この補助容量電極の表
面を陽極酸化したのち、電極配線部を接続する接続配線
を形成するので、従来のMIM素子と補助容量を有する
マトリックスアレイ基板の製造に必要とした補助容量を
作り込むための格別の工程を必要とすることなく、所要
の補助容量を有するマトリックスアレイ基板を容易かつ
歩留りよく製造することができる。しかもMIM素子の
一方の電極の電極配線部と補助容量電極とを交差方向に
形成して、それらを平行にした場合に生ずる表示画素領
域の削減を回避して表示領域の開口率の低下を防止で
き、コントラスト比の高い高品位の補助容量作り込み型
MIM液晶表示装置を高歩留りで製造することができ
る。
【図面の簡単な説明】
【図1】図1(a)ないし(c)はそれぞれこの発明の
一実施例であるマトリックスアレイ基板の製造方法を説
明するための図である。
【図2】そのマトリックスアレイ基板の構成を示す図で
ある。
【図3】図3(a)は従来のMIM素子の形成されたマ
トリックスアレイ基板の構成を説明するために示した1
画素部分の平面図、図3(b)はその断面図である。
【図4】そのMIM素子の形成されたマトリックスアレ
イ基板の1画素部分の等価回路図である。
【図5】MIM素子と補助容量の形成されたマトリック
スアレイ基板の1画素部分の等価回路図である。
【図6】MIM素子と補助容量の形成されたマトリック
スアレイ基板の構成を示す平面図である。
【図7】MIM素子と補助容量の形成された異なる構造
のマトリックスアレイ基板の構成を示す平面図である。
【符号の説明】
20…ガラス基板 21…MIM素子 22…一方の電極 23…電極配線部 24…絶縁層 25…他方の電極 27…補助容量電極 28…補助容量絶縁層 29…接続配線 30…画素電極

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 絶縁基板上に金属−絶縁体−金属素子構
    造の非線形抵抗素子と補助容量電極とが形成されてなる
    マトリックスアレイ基板の製造方法において、 上記絶縁基板に上記非線形抵抗素子の一方の電極とこの
    電極に一体に接続した電極配線部とからなる金属層を複
    数の表示領域に対応して分割形成すると同時に上記補助
    容量電極を形成し、この補助容量電極の表面を選択的に
    陽極酸化して酸化膜からなる絶縁層を形成したのち、こ
    の絶縁層上に上記分割形成された金属層の隣接電極配線
    部相互を接続する接続配線を形成することを特徴とする
    マトリックスアレイ基板の製造方法。
JP17485391A 1991-07-16 1991-07-16 マトリツクスアレイ基板の製造方法 Pending JPH0519302A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17485391A JPH0519302A (ja) 1991-07-16 1991-07-16 マトリツクスアレイ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17485391A JPH0519302A (ja) 1991-07-16 1991-07-16 マトリツクスアレイ基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0519302A true JPH0519302A (ja) 1993-01-29

Family

ID=15985798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17485391A Pending JPH0519302A (ja) 1991-07-16 1991-07-16 マトリツクスアレイ基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0519302A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997044706A1 (fr) * 1996-05-22 1997-11-27 Seiko Epson Corporation Affichage a cristaux liquides
WO1998043277A2 (de) * 1997-03-21 1998-10-01 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Flachleuchtstofflampe für die hintergrundbeleuchtung und flüssigkristallanzeige-vorrichtung mit dieser flachleuchtstofflampe

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997044706A1 (fr) * 1996-05-22 1997-11-27 Seiko Epson Corporation Affichage a cristaux liquides
WO1998043277A2 (de) * 1997-03-21 1998-10-01 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Flachleuchtstofflampe für die hintergrundbeleuchtung und flüssigkristallanzeige-vorrichtung mit dieser flachleuchtstofflampe
WO1998043277A3 (de) * 1997-03-21 1999-01-07 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Flachleuchtstofflampe für die hintergrundbeleuchtung und flüssigkristallanzeige-vorrichtung mit dieser flachleuchtstofflampe
US6034470A (en) * 1997-03-21 2000-03-07 Patent-Treuhand-Gesellschaft Fuer Elektrische Gluehlampen Mbh Flat fluorescent lamp with specific electrode structuring
US6853124B1 (en) 1997-03-21 2005-02-08 Patent-Treuhand-Gesellschaft Fuer Elektrische Gluehlampen Mbh Flat fluorescent lamp with specific electrode structuring

Similar Documents

Publication Publication Date Title
US4534623A (en) Horizontally-stacked metal-insulator-metal element for electro-optical device and method for manufacture
US20020113934A1 (en) Array substrate and display unit using it and production method for array substrate
US5231039A (en) Method of fabricating a liquid crystal display device
JPH01217325A (ja) 液晶表示装置
JPH07113728B2 (ja) アクティブマトリクス基板
JPH09152626A (ja) 液晶表示装置およびその製造方法
JPH04265945A (ja) アクティブマトリクス基板
JPH0519302A (ja) マトリツクスアレイ基板の製造方法
JP3076483B2 (ja) 金属配線基板の製造方法および薄膜ダイオードアレイの製造方法
JP2870016B2 (ja) 液晶装置
JP2000250065A (ja) 液晶画像表示装置および画像表示装置用半導体装置の製造方法
EP0567684A1 (en) Electro-optical apparatus
JP3907297B2 (ja) Tftアレイ基板及びその製造方法並びにこのtftアレイ基板を備えた液晶表示装置
JPH06160877A (ja) 薄膜配線構造及びそれを用いた液晶表示装置
JPH05203997A (ja) 液晶表示装置
JP3041092B2 (ja) Mim素子およびその製造方法
KR100229677B1 (ko) 액정표시장치의 스토리지 캐패시터와 그 제조방법
JP3229905B2 (ja) 液晶表示パネルとその製造方法
JP3334554B2 (ja) 液晶表示装置及びその製造方法
KR19980015860A (ko) 액정 표시장치 및 이의 제조방법
JPH07209673A (ja) 液晶表示装置の製造方法
JP2716106B2 (ja) アクティブマトリクス基板の製造方法
JPH02113580A (ja) 薄膜回路
JPH0682831A (ja) アクティブマトリックス液晶表示装置およびその製造方法
JPS63246729A (ja) 二端子型アクテイブマトリクス液晶表示装置