KR19980015860A - 액정 표시장치 및 이의 제조방법 - Google Patents

액정 표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR19980015860A
KR19980015860A KR1019960035317A KR19960035317A KR19980015860A KR 19980015860 A KR19980015860 A KR 19980015860A KR 1019960035317 A KR1019960035317 A KR 1019960035317A KR 19960035317 A KR19960035317 A KR 19960035317A KR 19980015860 A KR19980015860 A KR 19980015860A
Authority
KR
South Korea
Prior art keywords
insulating layer
electrode
capacitor
liquid crystal
crystal display
Prior art date
Application number
KR1019960035317A
Other languages
English (en)
Other versions
KR100236025B1 (ko
Inventor
오창호
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019960035317A priority Critical patent/KR100236025B1/ko
Publication of KR19980015860A publication Critical patent/KR19980015860A/ko
Application granted granted Critical
Publication of KR100236025B1 publication Critical patent/KR100236025B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electrochemistry (AREA)

Abstract

본 발명은 액정 표시장치에 관한 것으로 단위면적당 차지하는 스토리지 캐패시터의 용량을 향상시키는데 적당한 액정 표시장치 및 이의 제조방법을 제공하기 위한 것이다.
이를 위한 본 발명의 액정 표시장치는 복수개의 박막트랜지스터 및 화소전극을 구비한 액정 표시장치에 있어서, 기판, 상기 기판상에 형성된 캐패시터전극과 상기 화소전극 사이에 최대 2층의 유전체층을 삽입하여 형성되는 스토리지 캐패시터를 포함하여 구비됨을 특징으로 하고 이의 제조방법은 기판상의 소정영역에 제 1 전극을 형성하는 스텝, 상기 제 1 전극의 표면에 제 1 절연층을 형성하는 스텝, 상기 제 1 절연층의 가장자리를 포함한 기판상에 제 2 절연층을 형성하는 스텝, 노출된 제 1 절연층을 포함한 전면에 제 3 절연층을 형성하는 스텝, 상기 제 1 전극 상측의 제 3 절연층위에 제 1 전극 보다 넓게 형성하는 제 2 전극을 포함하여 이루어진다.

Description

액정 표시장치 및 이의 제조방법
본 발명은 액정 표시장치에 관한 것으로 특히, 단위면적당 차지하는 스토리지 캐패시터의 용량 및 개구율을 향상시키는데 적당하도록 한 액정 표시장치 및 이의 제조 방법에 관한 것이다.
일반적으로 액정 표시장치는 두장의 유리기판을 대향시켜 그 사이에 액정을 봉입한 것으로서, 하판(Bottom Plate)은 매트릭스상에 배치된 데이타라인과 게이트라인 및 각각의 교차점에 박막트랜지스터와 화소전극이 배치되고, 상판(Top Plate)은 공통 전극과 R(적), G(녹), B(청)의 칼라필터층이 배치된다.
그리고 상판과 하판 사이에 액정을 주입하고 이를 편광판에 끼워 백색광을 입사시키면 투과형을 액정 표시장치가 된다.
여기서, 하판을 상세히 설명하면 다음과 같다. 즉, 유리 또는 석영등의 투명기판에 일정간격을 갖고 일방향으로 복수개의 게이트라인이 형성되고 상기 게이트라인과 수직한 방향으로 복수개의 데이타라인이 일정간격을 갖고 형성된다.
그리고 각 화소영역에는 화소전극이 형성되고 상기 게이트라인을 게이트전극으로 하고 데이터라인을 소오스전극으로 하여 게이트라인의 신호에 따라 데이타라인의 신호를 화소전극에 인가하는 박막트랜지스터가 각 화소영역 마다 형성된다.
이하 첨부된 도면을 참조하여 종래 액정 표시장치 및 이의 제조방법을 설명하면 다음과 같다.
도 1은 종래 액정 표시장치의 레이아웃도이고 도 2는 도 1의 A-A'선에 따른 구조 단면도이다.
먼저, 도 2에 도시한 바와같이 절연기판(21)상에 게이트전극(22)과 캐패시전(22a)이 형성되고 양극산화막(23)은 게이트전극(22)과 캐패시터전극(22a)위에 형성된다.
게이트절연막(24)은 양극산화막(23)을 포함한 남겨진 절연기판(21)상에 형성된다. i-a-Si층(25)과 n+-a-Si 층(26)은 게이트절연막(24)위에 적층된다.
소오스전극(27)과 드레인전극(27a)은 n+-a-Si 층(26)위에 각각 일정간격을 두고 분리되어 형성된다.
그리고 소오스/드레인전극(27, 27a)을 마스크로 이용하여 노출된 n+-a-Si 층(26)을 제거한다.
이때 소오스전극(27)과 드레인전극(27a)은 데이터 버스라인 물질과 동일한 물질로 형성된다.
이상과 같이 게이트전극(22), 게이트절연막(24), 소오스전극(27), 드레인전극(27a)을 포함하여 박막트랜지스터를 구성한다.
이때 드레인전극(27a)의 말단은 게이트절연막(24) 까지 연장되어 형성된다.
화소전극(29)은 패시베이션층(30)위에 형성되고 상기 패시베이션층(30)에 형성된 콘택홀을 통해 드레인전극(27a)과 전기적으로 접촉된다.
상기와 같이 양극산화막(23) 게이트절연막(24) 그리고 패시베이션층(30)의 3층 구조로 이루어진 유전체층은 화소전극(29)과 캐패시터 하부전극 사이에 존재한다.
따라서 스토리지 캐패시터는 이러한 두개의 전극과 3층의 유전체층에 의해 형성된다.
이와같은 구조를 갖는 종래 액정 표시장치의 제조공정은 다음과 같다.
도 3a 내지 3d는 종래 액정 표시장치의 공정단면도이다.
먼저 도 3a에 도시한 바와같이 글래스와 같은 절연기판(31)상에 Ta, Al, Ti와 같은 얇은 금속을 스퍼터링이나 전자빔 증착기술을 이용하여 그 두께가 1000∼5000Å이 되도록 증착한다.
이러한 얇은 금속을 포토리소그래피 공정으로 패터닝하여 게이트전극(32)과 캐패시터전극(32a)을 형성한다.
그리고 게이트전극(32)과 캐패시터전극(32a)의 표면을 양극산화하여 양극산화막(33)을 형성한다.
이때 양극산화막(33)의 두께는 200∼3000Å으로 한다.
이어, 실리콘질화막을 CVD기술에 의해 증착하여 1000∼5000Å의 두께를 갖는 게이트절연막(34)을 형성한다.
결과적으로 양극산화막(33)과 게이트절연막(34)에 의해 1차적으로 2층의 유전체층이 형성된다.
이어 도 3b에 도시한 바와 같이 전면에 a-Si을 증착 한 후 포토리소그래피 공정으로 패터닝하여 제 1 반도체층(35)을 형성한다.
그리고 제 1 반도체층(35)을 포함한 전면에 실리콘질화막을 증착한 후 제 1 반도체층(35) 형성시와 동일한 공정으로 실리콘질화막층(36)을 형성한다.
이어 도 3c에 도시한 바와같이 실리콘질화막층(36)을 포함한 전면에 소오스전극 및 드레인전극용 n+-a-Si을 증착한 후 포토리소그래피 공정으로 패터닝하여 제 2 반도체층(37)을 형성한다.
이어, 제 2 반도체층(37)을 포함한 전면에 Ti, Mo, 또는 W 와 같은 금속을 스퍼터링이나 전자빔 증착기술에 의해 증착 한 후 실리콘질화막층(36)의 표면이 소정부분 노출되도록 금속을 패터닝하여 소오스전극(38)과 드레인전극(38a)을 형성한다. 그리고 상기 소오스/드레인전극(38, 38a)을 마스크로 이용하여 노출된 제 2 반도체층(37)을 제거하면 상기 실리콘질화막층(36)의 표면이 소정부분 노출된다.
이때까지 캐패시터전극(32a)위에는 양극산화막(33)과 게이트절연막(34)만이 형성된다.
이어 도 3d에 도시한 바와 같이 노출된 실리콘질화막층(36)을 포함한 전면에 패시베이션층(39)을 형성한 후 포토리소그래피 공정으로 드레인전극(38a)의 표면이 소정 부분 노출되도록 패시베이션층(39)을 패터닝하여 콘택홀을 형성한다.
이때 패시베이션층(39)은 플라즈마 CVD 기술에 의하여 그 두께가 1000∼6000Å이 되도록 증착한다.
이어서, 상기 콘택홀을 포함한 전면에 공통전극 물질을 스퍼터링 또는 전자빔 증착 기술을 통해 증착하여 상기 콘택홀을 통해 드레인전극(38a)과 전기적으로 접촉된 화소전극(40)을 형성한다.
이와같은 공정을 통해 양극산화막(33), 게이트절연막(34), 그리고 패시베이션층(39)으로 이루어진 3층의 유전체층은 캐패시터전극(32a)과 화소전극(40)사이에 형성되어 스토리지 캐패시터를 구성한다.
그러나 상기와 같은 종래 액정 표시장치는 유전체층이 3 층구조로 이루어져 단위면적당 차지하는 스토리지 캐패시터의 용량이 작아지고 동시에 개구율이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 3층의 유전체층을 최대 2층으로 구성하여 단위면적당 캐패시터의 용량을 향상시키는데 그 목적이 캐패시터다. 또 다른 목적으로는 개구율을 향상시키는데에 있다.
도 1은 종래 액정 표시장치의 레이아웃도
도 2는 도 1의 A-A'선에 따른 액정 표시장치의 단면도
도 3a 내지 3d는 종래 액정 표시장치의 제조공정 단면도
도 4는 본 발명의 제 1 실시예에 따른 액정 표시장치의 단면도
도 5a 내지 5c는 본 발명의 제 1 실시예에 따른 액정 표시장치의 제조공정 단면도
도 6은 본 발명의 제 2 실시예에 따른 액정 표시장치의 단면도
도 7a 내지 7c는 본 발명의 제 2 실시예에 따른 액정 표시장치의 제조공정 단면도
도 8은 본 발명의 제 3 실시예에 따른 액정 표시장치의 단면도
도 9a 내지 9c는 본 발명의 제 3 실시예에 따른 액정 표시장치의 제조공정 단면도
*도면의 주요 부분에 대한 부호의 설명*
41 : 캐패시터 하부전극42 : 캐패시터 상부전극
43 : 양극산화막44 : 패시베이션층
상기의 목적을 달성하기 위한 본 발명의 액정 표시장치는 복수개의 박막트랜지스터 및 화소전극을 구비한 액정 표시장치에 있어서, 기판과, 상기 기판상에 형성된 캐패시터전극과 상기 화소전극 사이에 최대 2층의 유전체층을 삽입하여 형성되는 스토리지 캐패시터를 포함하여 구비됨을 특징으로 하고 이의 제조방법은 기판상의 소정영역에 제 1 전극을 형성하는 스텝, 상기 제 1 전극의 표면에 제 1 절연층을 형성하는 스텝, 상기 ㅣ제 1 절연층의 가장자리를 포함한 기판상에 제 2 절연층을 형성하는 스텝, 노출된 제 1 절연층을 포함한 전면에 제 3 절연층을 형성하는 스텝, 상기 제 1 전극 상측의 제 3 절연층위에 제 1 전극 보다 넓게 형성하는 제 2 전극을 포함하여 이루어진다.
이하 본 발명의 액정 표시장치 및 이의 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 4는 본 발명의 제 1 실시예에 따른 액정 표시장치의 단면도이고 도 5a 내지 5c는 본 발명의 제 1 실시예에 따른 액정 표시장치의 제조공정 단면도이다.
먼저, 도 4에 도시한 바와같이 스토리지 캐패시터는 캐패시터 하부전극(41)과 캐패시터 상부전극으로 사용되는 화소전극(42) 사이에 양극산화막(43)과 패시베이션층(44)으로 이루어진 2층의 유전체층이 형성된 구조를 갖는다.
이에 따른 본 발명의 액정 표시장치의 제조공정을 다음과 같다.
도 5a에 도시한 바와같이 유리와 같은 절연기판(51)상에 서로 일정간격을 갖는 박막트랜지스터의 게이트전극(도면에 도시되지 않음)과 스토리지 캐패시터의 하부전극(52)을 형성한다.
그리고 박막트랜지스터의 게이트전극 및 캐패시터의 하부전극(52)의 표면을 양극산화하여 그 표면에 양극산화막(53)을 형성한다.
이어, 도 5b에 도시한 바와같이 양극산화막(53)을 포함한 절연기판(51) 전면에 실리콘질화막을 증착하여 게이트절연막(54)을 형성한다.
이후 게이트절연막(54)이 상기 양극산화막(53)의 가장자리를 포함하여 기판(51)상에만 남도록 포토리소그래피 공정으로 패터닝한다.
이어, 도 5c에 도시한 바와같이 노출된 양극산화막(53)을 포함한 게이트절연막(54)상에 패시베이션층(55)을 형성한 후 상기 패시베이션층(55)위에 화소전극 물질을 증착하고 이를 패터닝하여 화소전극(56)을 형성한다.
이때 화소전극(56)은 스토리지 캐패시터의 상부전극으로 사용된다.
한편 도 6은 본 발명의 제 2 실시예에 따른 액정 표시장치의 구조단면도이고 도 7a내지 7c는 본 발명의 제 2 실시예에 따른 액정 표시장치의 공정단면도이다.
먼저, 본 발명의 제 2 실시예에 따른 액정 표시장치는 도 6에 도시한 바와같이 캐패시터 하부전극(61)과 상부전극(62)과의 사이에 게이트절연막(63)과 패시베이션층(64)의 2층으로 이루어진 유전체층을 포함하여 구비된다.
이에 따른 제조공정은 다음과 같다.
도 7a에 도시한 바와같이 유리와 같은 절연기판(71)상에 서로 일정간격을 갖는 박막트랜지스터의 게이트전극(도면에 도시하지 않음)과 캐패시터의 하부전극(72)을 형성한다.
그리고 박막트랜지스터의 게이트전극과 캐패시터의 하부전극(72)의 표면중 양극산화막을 형성하지 않을 부분에 양극산화 방지막(73)을 포토리소그래피 공정으로 패터닝한 후 양극산화시키면 도 7b에 도시한 바와같이 상기 캐패시터 하부전극(72)의 가장자리 부분만 선택적으로 양극산화막(74)을 형성한다.
그리고 상기 양극산화 방지막(73)을 제거한 후 노출된 캐패시터의 하부전극(72)을 포함한 전면에 실리콘질화막을 증착시켜 게이트절연막(75)을 형성하고 상기 게이트 절연막(75)상에 패시베이션층(76)을 형성한다.
이어 도 7c에 도시한 바와같이 패시베이션층(76)위에 화소전극 물질을 증착 한 후 패터닝하여 화소전극(77)을 형성한다.
이때 상기 화소전극(77)은 스토리지 캐패시터의 상부전극으로 사용되며 상기 게이트절연막(75)과 패시베이션층(76)에 의한 2층 구조의 유전체층으로 인해 스토리지 캐패시터가 구현된다.
이어 도 8은 본 발명의 제 3 실시예에 따른 액정 표시장치의 구조단면도이고 도 9a 내지 9c는 제 3 실시예에 따른 공정단면도이다.
먼저, 본 발명의 액정 표시장치에 따른 제 3 실시예는 캐패시터 하부전극(81)과 상부전극(82) 사이에 패시베이션층(83)을 유전체층으로 하여 스토리지 캐패시터를 구현하였다.
이에따른 액정 표시장치의 제조공정은 다음과 같다.
도 9a에 도시한 바와같이 절연기판(91)상에 서로 일정간격을 두고 박막트랜지스터의 게이트전극(도면에 도시하지 않음)과 스토리지 캐패시터의 하부전극(92)을 형성한다.
이어 박막트랜지스터의 게이트전극과 스토리지 캐패시터의 하부전극(92)의 표면중 양극산화막을 형성하지 않을 부분에 양극산화 방지막(93)을 패터닝한 후 양극산화 시키면 도 9b에 도시한 바와같이 상기 양극산화 방지막(93)이 형성된 캐패시터 하부전극(92)의 표면에는 양극산화막이 형성되지 않고 그 이외의 부분에만 양극산화막(94)이 형성된다.
이후 도 9c에 도시한 바와같이 상기 양극산화 방지막(93)을 제거하고 상기 양극산화막(94)을 포함한 기판상에 게이트절연막(95)을 형성한 후 포토리소그래피 공정을 이용하여 게이트절연막(94)을 선택적으로 제거하므로서 상기 캐패시터 하부전극(92)의 표면을 일정부분 노출시킨다.
이어 노출된 캐패시터 하부전극(92)을 포함한 게이트절연막(94)상에 패시베이션층(95)을 형성하고 상기 패시베이션층(95)위에 화소전극 물질을 증착한 후 패터닝하여 화소전극(96)을 형성한다.
이때 화소전극(96)은 스토리지 캐패시터의 상부전극으로 사용되며 상기 캐패시터 하부전극(92)과 상부전극(96)사이에 형성된 패시베이션층(95)을 유전체층으로 하여 스토리지 캐패시터가 구현된다.
이상 상술한 바와 같이 본 발명의 액정 표시장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
즉, 스토리지 캐패시터의 유전체층을 최소의 층으로 구현하여 단위면적당 차지하는 캐패시터의 용량을 최대한 확보하고 더불어 개구율을 향상시키는 효과가 있다.

Claims (22)

  1. 복수개의 박막트랜지스터 및 화소전극을 구비한 액정 표시장치에 있어서,
    기판;
    상기 기판상에 형성된 캐패시터전극과 상기 화소전극 사이에 최대 2층의 유전체층을 삽입하여 형성되는 스토리지 캐패시터를 포함하여 구비됨을 특징으로 하는 액정 표시장치.
  2. 복수개의 박막트랜지스터 및 화소전극을 구비한 액정 표시장치에 있어서,
    기판;
    제 1 절연층에 둘러싸여 상기 기판상의 소정영역에 형성되는 캐패시터의 하부전극;
    상기 제 1 절연층의 가장자리를 포함한 기판상에 형성된 제 2 절연층;
    상기 제 2 절연층을 포함하여 노출된 제 1 절연층상에 형성된 제 3 절연층;
    상기 캐패시터 하부전극 상측의 제 3 절연층위에 형성되고 캐패시터 하부전극 보다 넓게 패터닝된 캐패시터의 상부전극을 포함하여 구비됨을 특징으로 하는 액정 표시장치.
  3. 제 2 항에 있어서, 상기 제 1 절연층은 양극산화막임을 특징으로 하는 액정 표시장치.
  4. 제 2 항에 있어서, 상기 제 2 절연층은 게이트절연막이고 제 3 절연층은 패시베이션층임을 특징으로 하는 액정 표시장치.
  5. 제 2 항에 있어서, 상기 캐패시터 상부전극은 화소전극으로 구현함을 특징으로하는 액정 표시장치.
  6. 복수개의 박막트랜지스터 및 화소전극을 구비한 액정 표시장치에 있어서,
    기판;
    상기 기판상의 소정영역에 형성되는 캐패시터의 하부전극;
    상기 캐패시터 하부전극 표면의 가장자리에 형성된 제 1 절연층;
    상기 캐패시터 하부전극을 포함한 전면에 형성된 제 2 절연층;
    상기 제 2 절연층우에 제 3 절연층이 형성되고 상기 캐패시터 하부전극 상측의 제 3 절연층위에 캐피시터 하부전극보다 넓게 패터닝된 캐패시터의 상부전극을 포함하여 구비됨을 특징으로 하는 액정 표시장치.
  7. 제 6 항에 있어서, 상기 제 1 절연층은 양극산화막임을 특징으로 하는 액정 표시장치.
  8. 제 6 항에 있어서, 제 2 절연층은 게이트절연막이고 제 3 절연층은 패시베이션층임을 특징으로 하는 액정 표시장치.
  9. 제 6 항에 있어서, 상기 캐패시터 상부전극은 화소전극으로 구현함을 특징으로 하는 액정 표시장치.
  10. 복수개의 박막트랜지스터 및 화소전극을 구비한 액정 표시장치에 있어서,
    기판;
    상기 기판상의 소정영역에 형성되는 캐패시터 하부전극;
    상기 캐패시터 하부전극 표면의 가장자리에 제 1 절연층이 형성되고 상기 제 1 절연층을 포함한 기판상에 형성된 제 2 절연층;
    상기 캐패시터 하부전극을 포함한 제 2 절연층위에 형성된 제 3 절연층;
    상기 캐패시터 하부전극 상측의 제 3 절연층위에 캐패시터 하부전극보다 넓게 패터닝된 캐패시터의 상부전극을 포함하여 구비됨을 특징으로 하는 액정 표시장치.
  11. 제 10항에 있어서, 제 1 절연층은 양극산화막임을 특징으로 하는 액정 표시장치.
  12. 제 10 항에 있어서, 제 2 절연층은 게이트절연막이고 제 3 절연층은 패시베이션층임을 특징으로 하는 액정 표시장치.
  13. 제 10 항에 있어서, 상기 캐패시터 상부전극은 화소전극으로 구현함을 특징으로 하는 액정 표시장치.
  14. 기판상의 소정영역에 제 1 전극을 형성하는 스텝;
    상기 제 1 전극의 표면에 제 1 절연층을 형성하는 스텝;
    상기 제 1 절연층의 가장자리를 포함한 기판상에 제 2 절연층을 형성하는 스텝;
    노출된 제 1 절연층을 포함한 전면에 제 3 절연층을 형성하는 스텝;
    상기 제 1 전극 상측의 제 3 절연층위에 제 1 전극 보다 넓게 형성하는 제 2 전극을 포함하여 이루어짐을 특징으로 하는 액정 표시장치의 제조방법.
  15. 제 14 항에 있어서, 제 1 절연층은 양극산화막이고 제 2 절연층은 게이트절연막이고, 제 3 절연층은 패시베인션층을 특징으로 하는 액정 표시장치의 제조방법.
  16. 제 14 항에 있어서, 상기 제 2 전극은 화소전극이며 캐패시터 상부전극으로 사용됨을 특징으로 하는 액정 표시장치의 제조방법.
  17. 기판상의 소정영역에 제 1 전극을 형성하는 스텝;
    상기 제 1 전극의 표면상에 제 1 절연층을 형성한 후 제 1 전극의 가장자리 부분에만 남도록 패터닝하는 스텝;
    상기 노출된 제 1 절연층을 포함한 전면에 제 2 절연층과 제 3 절연층을 차례로 형성하는 스텝;
    상기 제 1 전극 상측의 제 3 절연층위에 제 1 전극 보다 넓은 제 2 전극을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 액정 표시장치의 제조방법.
  18. 제 17 항에 있어서, 제 1 절연층은 양극산화막이고 제 2 절연층은 게이트절연막이고, 제 3 절연층은 패시베인션층임을 특징으로 하는 액정 표시장치의 제조방법.
  19. 제 17 항에 있어서, 상기 제 2 전극은 화소전극이며 캐패시터 상부전극으로 사용됨을 특징으로 하는 액정 표시장치의 제조방법.
  20. 기판상의 소정영역에 제 1 전극을 형성하는 스텝;
    상기 제 1 전극의 표면상에 제 1 절연층을 형성한 후 제 1 전극의 가장자리 부분에만 남도록 패터닝하는 스텝;
    상기 제 1 절연층을 포함한 기판상에 제 2 절연층을 형성하는 스텝;
    상기 노출된 제 1 전극을 포함한 전면에 제 3 절연층을 형성하는 스텝;
    상기 제 1 전극 상측의 제 3 절연층위에 제 1 전극 보다 넓은 제 2 전극을 형성하는 스텝을 포함하여 이루어짐을 특징으로 하는 액정 표시장치의 제조방법.
  21. 제 20 항에 있어서, 제 1 절연층은 양극산화막이고 제 2 절연층은 게이트절연막이고, 제 3 절연층은 패시베인션층임을 특징으로 하는 액정 표시장치의 제조방법.
  22. 제 20 항에 있어서, 상기 제 2 전극은 화소전극이며 캐패시터 상부전극으로 사용됨을 특징으로 하는 액정 표시장치의 제조방법.
KR1019960035317A 1996-08-24 1996-08-24 액정 표시장치 및 이의 제조방법 KR100236025B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960035317A KR100236025B1 (ko) 1996-08-24 1996-08-24 액정 표시장치 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960035317A KR100236025B1 (ko) 1996-08-24 1996-08-24 액정 표시장치 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR19980015860A true KR19980015860A (ko) 1998-05-25
KR100236025B1 KR100236025B1 (ko) 1999-12-15

Family

ID=19470674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035317A KR100236025B1 (ko) 1996-08-24 1996-08-24 액정 표시장치 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR100236025B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635940B1 (ko) * 1999-10-29 2006-10-18 삼성전자주식회사 수직 배향형 액정 표시 장치
KR100710280B1 (ko) * 2000-08-08 2007-04-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100828213B1 (ko) * 2001-04-18 2008-05-07 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635940B1 (ko) * 1999-10-29 2006-10-18 삼성전자주식회사 수직 배향형 액정 표시 장치
KR100710280B1 (ko) * 2000-08-08 2007-04-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100828213B1 (ko) * 2001-04-18 2008-05-07 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치 및 그 제조방법

Also Published As

Publication number Publication date
KR100236025B1 (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
KR100376338B1 (ko) 액티브 매트릭스형 액정표시장치
JP3708637B2 (ja) 液晶表示装置
KR0169385B1 (ko) 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
JP3267011B2 (ja) 液晶表示装置
JPH0816756B2 (ja) 透過型アクティブマトリクス液晶表示装置
KR100287666B1 (ko) 액티브매트릭스기판
JPH06138484A (ja) アクティブマトリックス型液晶表示装置の画素構造
KR19980087264A (ko) 티에프티 어레이 기판과 그것의 제조방법 및 그것을 이용한 액정표시장치의 제조방법
KR20010099958A (ko) 액정 표시 장치의 제조 방법
US20070273803A1 (en) Active component array substrate and fabricating method thereof
JPH10111518A (ja) アクティブマトリクス基板およびその製造方法
JPH1048664A (ja) 液晶表示装置及びその製造方法
JPH07113728B2 (ja) アクティブマトリクス基板
JPH11119240A (ja) アクティブマトリクス基板とこれを用いた液晶表示装置
KR19980015860A (ko) 액정 표시장치 및 이의 제조방법
JPH0684946A (ja) アクティブマトリックス液晶表示装置およびその製造方法
KR100236612B1 (ko) 액티브 매트릭스 액정표시 장치의 보조용량소자 제조 방법
JP4427842B2 (ja) 半導体装置及び表示装置
JPS61188967A (ja) 薄膜トランジスタ
JPH03114028A (ja) 薄膜トランジスタマトリクスとその製造方法
JPH07270824A (ja) 液晶表示装置及びその製造方法
KR100229677B1 (ko) 액정표시장치의 스토리지 캐패시터와 그 제조방법
US20060054889A1 (en) Thin film transistor array panel
JPH06308531A (ja) 液晶表示装置
JPH11316391A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 17

EXPY Expiration of term