JPH0684946A - アクティブマトリックス液晶表示装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ブラックマトリックス層の位置合わせを正確
に行うことにより、表示に寄与する開口部の面積を向上
させることのできるアクティブマトリックス液晶表示装
置およびその製造方法を提供する。 【構成】 半導体素子用ガラス基板１上に、溝形成用絶
縁層１６を形成し、所定領域に溝を形成する。この溝の
底部に、ブラックマトリックス層２を形成し、この上
に、中間絶縁層１７、ゲート電極３、ゲート絶縁膜４、
半導体チャネル層５、オーミック接触層６Ｓ，６Ｄを形
成し、更に、表示電極７、ソース電極８、ドレイン電極
９、パッシベーション膜１０を形成する。ゲート絶縁膜
４、表示電極７、パッシベーション膜１０は、ブラック
マトリックス層２をマスクとして用い、基板下面からの
バック露光によるパターニングで形成されるため、これ
ら各層は相互に自己整合性をもつようになり、表示電極
７の開口部の面積を広くとることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリックス
液晶表示装置およびその製造方法に関する。

【０００２】

【従来の技術】省電力型のディスプレイとして、液晶表
示装置は広範囲な用途に利用されている。一般的に用い
られているアクティブマトリックス液晶表示装置は、透
光性の２枚の基板を対向して配置し、両基板間に液晶を
充填し、両基板間に印加する電圧によって、充填した液
晶の光学的特性を各画素ごとに制御できるようにしたも
のである。カラー表示を行う装置では、第１の基板上
に、各画素領域ごとに所定の色のフィルタを配置したカ
ラーフィルタ層と、電圧を印加するための一方の電極と
なる透明な共通電極と、が形成される。また、第２の基
板上には、電圧を印加するための他方の電極となる表示
電極と、この表示電極に与える電圧を制御するためのト
ランジスタ素子とが、各画素領域ごとに形成され、各ト
ランジスタ素子をＯＮ／ＯＦＦ動作することにより、各
画素ごとに液晶の光学的特性が制御される。

【０００３】

【発明が解決しようとする課題】カラー表示を行うアク
ティブマトリックス液晶表示装置では、前述したよう
に、第１の基板上にカラーフィルタ層が形成される。こ
のカラーフィルタ層は、所定の色（たとえば、Ｒ：赤，
Ｇ：緑，Ｂ：青）のフィルタを各画素ごとに並べたもの
であり、隣接する画素には異なる色のフィルタが配置さ
れることになる。したがって、このカラーフィルタ層を
用いただけでは、画素の境界領域が不鮮明になってしま
う。そこで、画素の境界領域を鮮明にするために、この
カラーフィルタ層の各フィルタの境界部分に重なるよう
に、ブラックマトリックス層が形成される。このブラッ
クマトリックス層は、遮光性の材料からなり、各画素ご
とのフィルタを眼鏡のレンズに例えれば、このブラック
マトリックス層は眼鏡の縁に相当するものになる。

【０００４】このように、第１の基板側にブラックマト
リックス層を形成する必要があるため、従来のアクティ
ブマトリックス液晶表示装置では、製造時に高精度な位
置合わせ工程が必要であるという問題がある。すなわ
ち、第１の基板を第２の基板に対向して配置した場合、
第２の基板側に形成された表示電極と、第１の基板側に
形成されたブラックマトリックス層とを、正確に位置合
わせしなければならない。しかしながら、現実的には、
誤差の全くない正確な位置合わせを行うことは不可能で
あり、互いに５μｍほどの重なりを生じるような重ね合
わせ部を、位置合わせ誤差のための余裕として設けてお
く必要がある。そのため、この重ね合わせ部の分だけ、
実際の表示に寄与する開口部の面積が減少し、透過でき
る光量が減少してしまうという問題がある。

【０００５】そこで本発明は、ブラックマトリックス層
の位置合わせを正確に行うことにより、表示に寄与する
開口部の面積を向上させることのできるアクティブマト
リックス液晶表示装置およびその製造方法を提供するこ
とを目的とする。

【０００６】

【課題を解決するための手段】

(1) 本願第１の発明は、平面上に複数の画素を定義し
た透光性の第１および第２の基板を対向して配置し、両
基板間に液晶を充填し、第１の基板上に、各画素領域ご
とに所定の色のフィルタを配置したカラーフィルタ層
と、液晶の光学的特性を制御する電圧を印加するための
一方の電極となる透明な共通電極と、を形成し、第２の
基板上に、液晶の光学的特性を制御する電圧を印加する
ための他方の電極となる表示電極を各画素領域ごとに形
成し、この各表示電極に与える電圧を制御するためのト
ランジスタ素子を各画素領域ごとに形成し、充填した液
晶の光学的特性を各画素ごとに制御できるようにしたア
クティブマトリックス液晶表示装置において、第２の基
板上に、所定位置に溝が掘られた透明な絶縁層を形成
し、この溝の底部に、表示の際に各画素の境界領域を鮮
明にするための遮光性のブラックマトリックス層を形成
し、このブラックマトリックス層の上にトランジスタ素
子を形成するようにしたものである。

【０００７】(2) 本願第２の発明は、上述の第１の発
明に係る液晶表示装置において、ブラックマトリックス
層の一部分の上に、絶縁膜を挟んで上部電極を形成し、
ブラックマトリックス層の一部分と上部電極とによって
容量素子を構成するようにし、この容量素子を表示電極
における蓄積電荷の保持を行う保持容量素子として利用
するようにしたものである。

【０００８】(3) 本願第３の発明は、上述の第１の発
明に係る液晶表示装置を製造する方法において、酸化に
より透明な絶縁体を形成する性質をもった金属材料によ
る金属層を第２の基板上に形成する段階と、この金属層
上に、ブラックマトリックス層形成領域を被覆するパタ
ーンをもったレジスト層を形成し、金属層のレジスト層
から露出している領域を酸化して酸化絶縁層を形成する
段階と、レジスト層を除去し、酸化を受けなかった金属
層部分をブラックマトリックス層とする段階と、このブ
ラックマトリックス層上に中間絶縁層を形成する段階
と、この中間絶縁層上にトランジスタ素子を形成する段
階と、を行うようにしたものである。

【０００９】(4) 本願第４の発明は、上述の第３の発
明に係る液晶表示装置の製造方法において、レジスト層
を除去した後、酸化を受けなかった金属層の上層部分を
酸化し、この酸化によって得られる酸化絶縁膜を中間絶
縁層とし、酸化を受けなかった下層部分をブラックマト
リックス層とするようにしたものである。

【００１０】(5) 本願第５の発明は、上述の第３の発
明に係る液晶表示装置の製造方法において、トランジス
タ素子の構成要素となるゲート絶縁膜のパターニングを
行うときに、ブラックマトリックス層をマスクとして、
第２の基板の下面側からのバック露光を行うようにした
ものである。

【００１１】(6) 本願第６の発明は、上述の第３の発
明に係る液晶表示装置の製造方法において、各表示電極
のパターニングを行うときに、ブラックマトリックス層
をマスクとして、第２の基板の下面側からのバック露光
を行うようにしたものである。

【００１２】(7) 本願第７の発明は、上述の第３の発
明に係る液晶表示装置の製造方法において、トランジス
タ素子の構成要素となるパッシベーション膜のパターニ
ングを行うときに、ブラックマトリックス層をマスクと
して、第２の基板の下面側からのバック露光を行うよう
にしたものである。

【００１３】

【作 用】本発明に係るアクティブマトリックス液晶表
示装置の特徴は、ブラックマトリックス層を、フィルタ
が形成されている第１の基板側ではなく、トランジスタ
素子が形成されている第２の基板側に形成する点にあ
る。すなわち、ブラックマトリックス層は、トランジス
タ素子の構成要素の一部として構造的に組み込まれるこ
とになる。このため、第２の基板側に形成されるゲート
絶縁膜、表示電極、パッシベーション膜、などのパター
ニングを、このブラックマトリックス層をマスクとした
バック露光により行うことができる。これにより、ブラ
ックマトリックス層に対して自己整合性をもったゲート
絶縁膜、表示電極、パッシベーション膜、などの形成を
行うことができるようになり、実際の表示に寄与する開
口部の面積をできるだけ広く確保することが可能にな
る。

【００１４】しかも、本発明では、第２の基板上に溝を
もった透明な絶縁層を形成し、この溝内にブラックマト
リックス層を形成している。このため、第２の基板側に
ブラックマトリックス層を形成したにもかかわらず、第
２の基板側の新たな構成要素となったブラックマトリッ
クス層による構造的な盛り上がりが生じるのを防ぐこと
ができ、ディスプレイの表示画面上においてコントラス
トが低減するのを防ぐことができる。また、第２の基板
上に形成されたブラックマトリックス層を利用して、保
持容量素子の形成を行うことも可能になる。

【００１５】

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図１は、一般的なアクティブマトリックス液晶
表示装置の基本構造を示す斜視図である。この装置の主
たる構成要素は、カラーフィルタ用ガラス基板１００と
半導体素子用ガラス基板２００である。両基板は、いず
れも透光性をもち、それぞれの平面上には、複数の画素
が定義されている。図１に示す例では、便宜上、３×３
に配列された９画素が定義されているが、実際には、よ
り多数の画素が定義される。両基板は互いに平行となる
ように対向して配置され、それぞれ対応する画素が向か
い合った状態となる。カラーフィルタ用ガラス基板１０
０の上面には、偏光板１１０が配置され、半導体素子用
ガラス基板２００の下面には、偏光板２１０が配置され
る。カラーフィルタ用ガラス基板１００の下面には、カ
ラーフィルタ層１２０および共通電極１３０が形成され
ている。カラーフィルタ層１２０は、この実施例では、
Ｒ：赤，Ｇ：緑，Ｂ：青、の３色のフィルタを各画素ご
とに配置したものである。共通電極１３０は、１枚の透
明電極材料によって構成されている。一方、半導体素子
用ガラス基板２００上には、各画素ごとに、表示電極２
２０と、この表示電極の電位を制御するためのトランジ
スタ素子２３０と、が形成されている。トランジスタ素
子２３０は、ゲート電極が走査線２４０に、ソース電極
がデータ線２５０に、ドレイン電極が表示電極２２０
に、それぞれ接続されている。

【００１６】このような構造において、走査線２４０に
所定の電圧を供給してトランジスタ素子２３０をＯＮ状
態にすれば、表示電極２２０の電位をデータ線２５０の
電位と同じレベルにすることができ、トランジスタ素子
２３０をＯＦＦ状態にすれば、表示電極２２０の電位を
そのままの状態に維持させることができる。カラーフィ
ルタ用ガラス基板１００と半導体素子用ガラス基板２０
０との間には、液晶が充填されている。この液晶は、上
方の共通電極１３０と下方の表示電極との間に挟まれた
状態となり、両電極間の電位差に応じて光学的特性を変
化させる。こうして、液晶の光学的特性を各画素ごとに
制御することができるようになる。したがって、図の下
方から照射された白色光の透過／不透過を各画素単位で
制御することができ、図の上方から観察した場合、各画
素単位の発光／不発光を制御することができる。

【００１７】ところで、カラーフィルタ層１２０は、
Ｒ，Ｇ，Ｂの３色のフィルタを各画素ごとに配列して構
成されるが、このままの状態では、各画素の境界領域が
不鮮明になる。この境界領域を鮮明にするために、ブラ
ックマトリックス層が用いられることは既に述べたとお
りである。このブラックマトリックス層は、カラーフィ
ルタ層１２０の各色フィルタの境界部分にフレームのよ
うな構造で形成される（図１には示されていない）。こ
のブラックマトリックス層の構造は、構造断面図によっ
て明瞭に示すことができる。図２に、従来の一般的なア
クティブマトリックス液晶表示装置の１画素分の領域の
構造断面図を示し、図３に、本発明に係るアクティブマ
トリックス液晶表示装置の１画素分の領域の構造断面図
を示す。図３に示す本発明の装置の特徴は、半導体素子
用ガラス基板１側にブラックマトリックス層２が形成さ
れている点にある。以下、この構造について詳述する。

【００１８】まず、図２に示す従来装置の構造から説明
する。この装置の主たる構成要素は、半導体素子用ガラ
ス基板１（図１における基板２００に相当）と、その上
方に配置されたカラーフィルタ用ガラス基板１１（図１
における基板１００に相当）である。この装置では、ブ
ラックマトリックス層２は、カラーフィルタ用ガラス基
板１１側に形成されている。半導体素子用ガラス基板１
上のトランジスタ素子形成領域には、金属からなるゲー
ト電極３が形成され、その上に、ＳｉＮｘからなるゲー
ト絶縁膜４を介して、アモルファスシリコンからなる半
導体チャネル層５およびｎ型の不純物をドーピングした
アモルファスシリコンからなるオーミック接触層６Ｓ，
６Ｄが形成されている。また、トランジスタ素子形成領
域の右隣には、透明な表示電極７（図１における表示電
極２２０に相当）が形成されている。トランジスタ素子
形成領域においては、更に、金属からなるソース電極８
およびドレイン電極９が形成され、その上に、パッシベ
ーション膜１０が形成されている。オーミック接触層６
Ｓ，６Ｄは、半導体チャネル層５とソース電極８との
間、あるいは、半導体チャネル層５とドレイン電極９と
の間における電気的な接続をオーミックにするための中
間層である。ゲート電極３に印加する電圧により、半導
体チャネル層５を導通状態にしたり、非導通状態にした
り制御することができる。ドレイン電極９は表示電極７
に接続されており、ソース電極８に供給される電荷を、
半導体チャネル層５を通じて表示電極７に出し入れする
ことが可能になる。

【００１９】一方、この半導体素子用ガラス基板１の上
方に対向するように配置されるカラーフィルタ用ガラス
基板１１の下面には、所定のパターンでブラックマトリ
ックス層２およびカラーフィルタ層１２，１３（図１に
おけるカラーフィルタ層１２０に相当）が形成されてお
り、その下面には、共通電極１４（図１における共通電
極１３０に相当）が形成されている。なお、図２におい
て、カラーフィルタ層１２はＲ（赤色）のフィルタ、カ
ラーフィルタ層１３はＧ（緑色）のフィルタであるが、
これは例示した１画素分の領域に位置するカラーフィル
タ層がこの色のフィルタであっただけのことであり、実
際には、図１のカラーフィルタ層１２０に示すように、
Ｒ，Ｇ，Ｂのフィルタが交互に配置されている。また、
ブラックマトリックス層２は、各フィルタの境界領域を
埋めるような格子状のパターンを形成している。

【００２０】この半導体素子用ガラス基板１とカラーフ
ィルタ用ガラス基板１１との間に液晶が充填されること
になる。いま、ここで、表示電極７とブラックマトリッ
クス層２との重複部分の幅ｄを考える。理論的には、こ
の幅ｄ＝０となるように設定するのが好ましい。ｄを小
さくすればするほど、表示電極７の開口面積が広くな
り、ディスプレイが明るくなるからである。しかしなが
ら、実際には、半導体素子用ガラス基板１とカラーフィ
ルタ用ガラス基板１１との位置合わせ誤差が生じるた
め、この誤差に相当する分だけ、幅ｄとして余裕をとっ
ておかねばならない。一般的には、ｄ＝５μｍ程度に設
定されている。

【００２１】本発明に係る液晶表示装置では、ブラック
マトリックス層２を半導体素子用ガラス基板１側に形成
する構造を採ることにより、幅ｄ＝０とすることができ
る。以下、図３を参照しながら、この本発明に係る構造
を説明する。図３において、半導体素子用ガラス基板１
上に形成された構造は、基本的には、図２に示す構造と
同じである。ただ、半導体素子用ガラス基板１上には、
全面に溝形成用絶縁層１６が形成され、この溝形成用絶
縁層１６には、トランジスタ素子形成領域において溝が
掘られた構造となっている。そして、この溝の底部に、
ブラックマトリックス層２が形成され、その上に中間絶
縁層１７が形成され、更にその上に、ゲート電極３、ゲ
ート絶縁膜４、半導体チャネル層５、オーミック接触層
６Ｓ，６Ｄ、ソース電極８、ドレイン電極９、パッシベ
ーション膜１０、がそれぞれ形成されている。いわば、
トランジスタ素子全体が、ブラックマトリックス層２に
よって下駄を履かされた状態になっているが、この下駄
の部分が溝内に埋没した構造となっているため、全体的
な高低差（表示電極７の上面と、パッシベーション膜１
０の頂上部分との差）は図２に示す従来の構造とほぼ同
じになる。もちろん、トランジスタ素子の動作は全く同
じである。

【００２２】一方、カラーフィルタ用ガラス基板１１側
には、本来のブラックマトリックス層２を形成する必要
はない。すなわち、カラーフィルタ用ガラス基板１１の
下面には、カラーフィルタ層１２，１３を形成し、更
に、共通電極１４を形成すれば足る。しかしながら、こ
の実施例では、カラーフィルタ層１２，１３の間に、別
なブラックマトリックス層１５を形成してある。このブ
ラックマトリックス層１５は、ブラックマトリックス層
２とは別の目的のために設けられたものであり、必須の
ものではない。すなわち、ブラックマトリックス層２
が、各画素の境界領域を鮮明にする目的で設けられてい
るのに対し、ブラックマトリックス層１５は、半導体チ
ャネル層５に外部からの光が当たることにより、半導体
チャネル層５が劣化するのを防ぐために設けられてい
る。要するに、半導体チャネル層５に対する外光の遮蔽
を行うのが目的である。したがって、ブラックマトリッ
クス層１５は、この液晶表示装置の動作に直接関係する
機能をもった構成要素ではないので、必ずしも設ける必
要はないが、装置寿命を考慮すれば設けておくのが好ま
しい。

【００２３】ここで、ブラックマトリックス層２と表示
電極７との重なり余裕を示す幅ｄに着目すると、図２に
示す従来装置ではｄ＝５μｍ程度必要であったのに対
し、図３に示す本発明の装置ではｄ＝０にすることがで
きる。このため、表示電極７の開口部をより広げること
が可能になる。このような構造は、実は、次に述べるよ
うなブラックマトリックス層２をマスクとしたパターニ
ングによる自己整合を行うことにより得られるのであ
る。以下、この自己整合を利用して、図３に示す液晶表
示装置を製造する方法を、図４以下の構造断面図を参照
しながら説明する。

【００２４】この製造方法のユニークな点は、ブラック
マトリックス層となる材料として、酸化により透明な絶
縁体を形成する性質をもった遮光性の金属材料を用いて
いる点である。以下の実施例では、Ｔａ，Ｔｉ，Ａｌの
ような陽極酸化法により透明な絶縁体を形成する性質を
もった遮光性の金属材料を用いている。このような金属
材料を用いるメリットは、その一部を酸化することによ
り、容易に透明な絶縁層を形成させることができる点で
ある。

【００２５】まず、図４に示すように、半導体素子用ガ
ラス基板１上に、上述した金属材料をスパッタ法や蒸着
法によって全面堆積させ、金属層１８を形成する。続い
て、この金属層１８上に、通常のフォトリソグラフィ工
程によって、ブラックマトリックス層形成領域（各画素
の境界領域）を被覆するパターンをもったレジスト層１
９を形成する。次に、図４に示す基板上における金属層
１８の露出部分を陽極酸化法により酸化する。具体的に
は、たとえば、金属層１８の材料としてＴａを用いた場
合、図４に示す状態の基板を、クエン酸水溶液に浸し、
直流電圧を印加しながら陽極酸化を行えばよい。この酸
化により、金属層１８の露出部分は、Ｔａ_２Ｏ_５からな
る陽極酸化膜を形成する。この陽極酸化膜が、溝形成用
絶縁層１６となる。図５に示すように、この溝形成用絶
縁層１６は、もとの金属層１８に比べて厚みが増すこと
になる。なお、レジスト層１９で被覆された領域は、も
との金属層１８のままである。

【００２６】次に、図６に示すように、レジスト層１９
を除去し、露出した金属層１８の上面部分に対して、再
び陽極酸化法を実施する。ただし、金属層１８の所定の
厚さまでを酸化するにとどめ、結果的に上層部分のみが
酸化された状態にする。こうして、酸化された上層部分
を中間絶縁層１７とし、酸化されずに残った下層部分を
ブラックマトリックス層２とすれば、図７に示すような
構造が得られることになる。図７に示す構造は、半導体
素子用ガラス基板１の上に形成された溝形成用絶縁層１
６の一部に溝を掘り、この溝の底部にブラックマトリッ
クス層２を、その上に中間絶縁層１７を、それぞれ形成
した構造となっているが、上述した陽極酸化法を行え
ば、溝を掘る工程などを行うことなしに容易にこのよう
な構造を得ることが可能になる。前述したように、この
ブラックマトリックス層２は、各画素の境界領域を埋め
るような格子状のパターンをもった層となる。

【００２７】続いて、この上全面に、ゲート電極を形成
するための金属膜を堆積し、この金属膜に対して通常の
フォトリソグラフィ工程によるパターニングを行い、図
８に示すように、ゲート電極３を形成する。更に、その
上に、図９に示すように、ＳｉＮｘからなる絶縁層４
ａ、アモルファスシリコンからなる真性半導体層５ａ、
ｎ型の不純物をドーピングしたオーミック接触層６ａ
を、プラズマＣＶＤ法によって順次堆積する。なお、絶
縁層４ａの絶縁特性を向上させるために、ゲート電極３
を陽極酸化が可能な材料（たとえば、Ｔａ，Ｔｉ，Ａｌ
などの金属）で形成しておき、上述のプラズマＣＶＤ法
による堆積工程の前に、ゲート電極３の上層を陽極酸化
する工程を行っておき、陽極酸化膜を第１の絶縁膜、Ｓ
ｉＮｘからなる絶縁層４ａを第２の絶縁膜とし、ゲート
絶縁膜を複合絶縁膜にするようにしてもよい。

【００２８】図９に示す構造が得られたら、この上面全
体にポジ型レジストを塗布し、ブラックマトリックス層
２をマスクとして用い、半導体素子用ガラス基板１の下
面側からのバック露光を行う。そして、レジストを現像
すれば、ブラックマトリックス層２の陰になった部分だ
けが残る。そこで、この残ったレジストをマスクに用い
てエッチングを行えば、図１０に示すように、ゲート絶
縁膜４、真性半導体層５ｂ、オーミック接触層６ｂが得
られる。これらの各層は、ブラックマトリックス層２を
マスクとして用いたパターニングによって得られた層で
あるため、ブラックマトリックス層２に対して自己整合
性をもつパターンとなっている。更に、真性半導体層５
ｂおよびオーミック接触層６ｂに対して、通常のフォト
リソグラフィ工程によるパターニングを行い、図１１に
示すように、半導体チャネル層５およびオーミック接触
層６ｃを得る。

【００２９】続いて、ＩＴＯ（Indium Tin Oxide) など
の透明導電膜を全面堆積し、この上面全体にネガ型レジ
ストを塗布し、ブラックマトリックス層２をマスクとし
て用い、半導体素子用ガラス基板１の下面側からの２回
目のバック露光を行う。そして、レジストを現像すれ
ば、ブラックマトリックス層２の陰になった部分だけが
除去される。そこで、除去されずに残ったレジストをマ
スクに用いてエッチングを行えば、図１２に示すよう
に、表示電極７が形成される。この表示電極７は、ブラ
ックマトリックス層２に対して自己整合性をもつパター
ンとなっており、前述したように、両者間の重なり余裕
を示す幅ｄ＝０となり、重なり部分が全くない構造とな
る。

【００３０】更に、この上に、金属層を堆積し、通常の
フォトリソグラフィ工程によるパターニングを行い、図
１３に示すように、ソース電極８およびドレイン電極９
を形成する。このソース電極８およびドレイン電極９の
材料となる金属としては、オーミック接触層６ｃ（ｎ^＋
アモルファスシリコン）との間にシリサイド膜を形成で
きるようなＣｒやＴｉなどの金属を用いるのが好まし
い。また、応力の緩和や低抵抗化の目的のために、ソー
ス電極８およびドレイン電極９を多層構造（たとえば、
Ｃｒ層を内側に、Ａｌ層を外側にした２層構造）として
もよい。次に、ソース電極８およびドレイン電極９をマ
スクとして用い、ドライエッチング法などを行って、オ
ーミック接触層６ｃの中央部分を除去し、図１４に示す
ように、オーミック接触層６ｃをソース側部分６Ｓとド
レイン側部分６Ｄとに分離する。

【００３１】最後に、この上に、ＳｉＮｘなどのパッシ
ベーション用の材料を堆積し、この上面全体にポジ型レ
ジストを塗布し、ブラックマトリックス層２をマスクと
して用い、半導体素子用ガラス基板１の下面側からの３
回目のバック露光を行う。そして、レジストを現像すれ
ば、ブラックマトリックス層２およびドレイン電極９の
陰になった部分だけが残る。そこで、この残ったレジス
トをマスクに用いてエッチングを行えば、図１５に示す
ように、パッシベーション膜１０が得られる。このパッ
シベーション膜１０も、ブラックマトリックス層２をマ
スクとして用いたパターニングによって得られた層であ
るため、ブラックマトリックス層２に対して自己整合性
をもつパターンとなる。

【００３２】以上の工程により、図３に示す液晶表示装
置の半導体素子用ガラス基板１上の素子が形成できる。
図１６は、こうして製造された素子の主要部分の位置関
係を示す平面図である。図１６における切断線Ａ−Ａ´
による断面が図１５に示す構造断面図に対応する。この
平面図において、二点鎖線で囲まれた各領域が表示電極
７であり、ブラックマトリックス層２は、この表示電極
７が形成されている領域以外のすべての領域からなるパ
ターンで形成されている。図１７は、このブラックマト
リックス層２のパターンのみを抽出してハッチングで示
した平面図である。上述した製造工程の特徴は、ブラッ
クマトリックス層２をマスクとしたバック露光を行うこ
とにより、各層のパターニングを行う点にある。こうし
てパターニングされた各層は、ブラックマトリックス層
２に対して自己整合性をもつため、位置合わせ誤差が生
じることはない。したがって、高価なマスクアライナー
などを用いた高精度な位置合わせ処理を行う工程の回数
を低減することができる。

【００３３】続いて、本発明の別な実施例を述べてお
く。この実施例の特徴は、半導体素子用ガラス基板１側
に形成されたブラックマトリックス層２を利用して、保
持容量素子を形成する点にある。図３に示す構造におい
て、互いに向き合った表示電極７と共通電極１４とによ
って容量素子が形成され、この間に液晶が充填されるこ
とは既に述べたとおりである。トランジスタ素子２３０
は、この容量素子に電荷を出し入れする機能を有する
が、このトランジスタ素子２３０をＯＦＦ状態（すなわ
ち、図３において、半導体チャネル層５が導通しない状
態）に保った場合でも、この容量素子に蓄積された電荷
は少しずつ漏洩する。このような電荷の漏洩の影響を少
なくするために、一般に、この容量素子に並列に、別な
保持容量素子が接続される。前述の実施例では、半導体
素子用ガラス基板１側に、金属からなるブラックマトリ
ックス層２が形成される。ここで述べる別な実施例は、
この金属からなるブラックマトリックス層２を、保持容
量素子の一方の電極として利用するものである。

【００３４】前述の実施例では、表示電極７およびブラ
ックマトリックス層２の平面的パターンは、図１６およ
び図１７に示されている。これに対し、ここで述べる別
な実施例では、図１８および図１９に示すような平面的
パターンを形成する。前述の実施例に比べ、表示電極７
の面積はやや小さくなり、逆にブラックマトリックス層
２の面積がやや大きくなっており、更に、新たな上部電
極２０が形成されている。このような構成において、ブ
ラックマトリックス層２と上部電極２０とによって、保
持容量素子が形成される。図１８および図１９における
切断線Ｂ−Ｂ´の位置における構造断面図を図２０に示
す。ブラックマトリックス層２と上部電極２０とが、区
間Ｄにおいて、中間絶縁層１７を挟んで保持容量素子を
形成している。なお、この保持容量素子は、表示電極７
と共通電極１４とによって構成される容量素子に対して
並列接続されるが、ここでは、その配線については示さ
れていない。

【００３５】切断線Ｂ−Ｂ´の位置における図２０に示
すような構造は、前述した実施例で述べた製造工程と全
く同じ工程により得ることができる（パターニングに用
いるパターンは若干変更する必要がある）。すなわち、
溝形成用絶縁層１６、ブラックマトリックス層２、中間
絶縁層１７は、図７に示す構造を得る工程で形成するこ
とができ、表示電極７は、図１２に示す構造を得る工程
で形成することができ、上部電極２０は、図１３に示す
ソース電極８およびドレイン電極９を形成する工程で一
緒に構成することができる。

【００３６】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。た
とえば、上述の実施例では、基板としてガラス基板１を
用いているが、この他の透光性のある材質の基板を用い
てもかまわない。また、図１３に示すオーミック接触層
６ｃの中央部をエッチングする際に、半導体チャネル層
５までがエッチングされてしまうのを防ぐため、半導体
チャネル層５の上部にエッチングストッパ層を形成する
ようにしてもかまわない。

【００３７】

【発明の効果】以上のとおり、本願発明に係る半導体装
置では、トランジスタ素子が形成されている基板側にブ
ラックマトリックス層を形成するようにし、このブラッ
クマトリックス層をマスクとしたバック露光により、自
己整合性をもったゲート絶縁膜、表示電極、パッシベー
ション膜、などを形成するようにしたため、ブラックマ
トリックス層の位置合わせを正確に行うことができるよ
うになり、表示に寄与する開口部の面積を向上させるこ
とができる。しかも、溝掘構造を採り、ブラックマトリ
ックス層を溝内に埋没させた構造にしたため、トランジ
スタ素子形成領域と表示電極形成領域との間に大きな高
低差が生じることもない。

【図面の簡単な説明】

【図１】一般的なアクティブマトリックス液晶表示装置
の基本構造を示す斜視図である。

【図２】従来の一般的なアクティブマトリックス液晶表
示装置の１画素分の領域の構造断面図である。

【図３】本発明に係るアクティブマトリックス液晶表示
装置の１画素分の領域の構造断面図である。

【図４】図３に示す液晶表示装置の製造方法を示す図で
あり、半導体素子用ガラス基板１の上面に金属層１８お
よびレジスト層１９を形成した状態を示す構造断面図で
ある。

【図５】図４に示す状態において、陽極酸化法により金
属層１８の露出部分を酸化し、溝形成用絶縁層１６を形
成した状態を示す構造断面図である。

【図６】図５に示す状態において、レジスト層１９を除
去した状態を示す構造断面図である。

【図７】図６に示す状態において、金属層１８の露出部
分を所定の深さまで陽極酸化し、酸化された上層部分を
中間絶縁層１７とし、酸化されなかった下層部分をブラ
ックマトリックス層２とした状態を示す構造断面図であ
る。

【図８】図７に示す状態に、更に、ゲート電極３を形成
した状態を示す構造断面図である。

【図９】図８に示す状態において、更に、ＳｉＮｘから
なる絶縁層４ａ、アモルファスシリコンからなる真性半
導体層５ａ、ｎ型不純物を含んだオーミック接触層６ａ
を、順次堆積させた状態を示す構造断面図である。

【図１０】図９に示す状態において、ブラックマトリッ
クス層２をマスクとして用いたバック露光によるパター
ニングを実施し、ゲート絶縁膜４、真性半導体層５ｂ、
オーミック接触層６ｂを得た状態を示す構造断面図であ
る。

【図１１】図１０に示す状態において、更に、パターニ
ングを行い、半導体チャネル層５およびオーミック接触
層６ｃを得た状態を示す構造断面図である。

【図１２】図１１に示す状態において、透明電極を堆積
させた後、ブラックマトリックス層２をマスクとして用
いたバック露光によるパターニングを実施し、表示電極
７を得た状態を示す構造断面図である。

【図１３】図１２に示す状態において、更に、ソース電
極８およびドレイン電極９を形成した状態を示す構造断
面図である。

【図１４】図１３に示す状態において、オーミック接触
層６ｂを６Ｓと６Ｄとに分離した状態を示す構造断面図
である。

【図１５】図１４に示す状態において、更にパッシベー
ション膜１０を形成した状態を示す構造断面図である。

【図１６】本発明に係るアクティブマトリックス液晶表
示装置の主要部分の位置関係を示す平面図であり、切断
線Ａ−Ａ´による断面が図１５に示す構造断面図に対応
する。

【図１７】図１６から、ブラックマトリックス層２のパ
ターンのみを抽出してハッチングで示した平面図であ
る。

【図１８】本発明の別な実施例に係るアクティブマトリ
ックス液晶表示装置の主要部分の位置関係を示す平面図
であり、切断線Ａ−Ａ´による断面が図１５に示す構造
断面図に対応し、切断線Ｂ−Ｂ´による断面が図２０に
示す構造断面図に対応する。

【図１９】図１８から、ブラックマトリックス層２およ
び上部電極２０のパターンのみを抽出してハッチングで
示した平面図である。

【図２０】図１８に示す液晶表示装置を、切断線Ｂ−Ｂ
´の位置において切断した状態を示す構造断面図であ
る。

【符号の説明】

１…半導体素子用ガラス基板 ２…ブラックマトリックス層 ３…ゲート電極 ４…ゲート絶縁膜 ５…半導体チャネル層（アモルファスシリコン） ５ａ…真性半導体層（ｎ^＋アモルファスシリコン） ６ａ，６ｂ，６Ｓ，６Ｄ…オーミック接触層 ７…表示電極 ８…ソース電極 ９…ドレイン電極 １０…パッシベーション膜 １１…カラーフィルタ用ガラス基板 １２，１３…カラーフィルタ層 １４…共通電極 １５…ブラックマトリックス層 １６…溝形成用絶縁層 １７…中間絶縁層 １８…金属層 １９…レジスト層 ２０…上部電極 １００…半導体素子用ガラス基板 １１０…偏光板 １２０…カラーフィルタ層 １３０…共通電極 ２００…半導体素子用ガラス基板 ２１０…偏光板 ２２０…表示電極 ２３０…トランジスタ素子 ２４０…走査線 ２５０…データ線

Claims (7)

【特許請求の範囲】
1. 【請求項１】 平面上に複数の画素を定義した透光性の
   第１および第２の基板を対向して配置し、両基板間に液
   晶を充填し、 前記第１の基板上に、各画素領域ごとに所定の色のフィ
   ルタを配置したカラーフィルタ層と、液晶の光学的特性
   を制御する電圧を印加するための一方の電極となる透明
   な共通電極と、を形成し、 前記第２の基板上に、液晶の光学的特性を制御する電圧
   を印加するための他方の電極となる表示電極を各画素領
   域ごとに形成し、この各表示電極に与える電圧を制御す
   るためのトランジスタ素子を各画素領域ごとに形成し、 充填した液晶の光学的特性を各画素ごとに制御できるよ
   うにしたアクティブマトリックス液晶表示装置におい
   て、 前記第２の基板上に、所定位置に溝が掘られた透明な絶
   縁層を形成し、この溝の底部に、表示の際に各画素の境
   界領域を鮮明にするための遮光性のブラックマトリック
   ス層を形成し、このブラックマトリックス層の上にトラ
   ンジスタ素子を形成したことを特徴とするアクティブマ
   トリックス液晶表示装置。
2. 【請求項２】 請求項１に記載の液晶表示装置におい
   て、 ブラックマトリックス層の一部分の上に、絶縁膜を挟ん
   で上部電極を形成し、前記ブラックマトリックス層の一
   部分と前記上部電極とによって容量素子を構成するよう
   にし、この容量素子を表示電極における蓄積電荷の保持
   を行う保持容量素子として利用するようにしたことを特
   徴とするアクティブマトリックス液晶表示装置。
3. 【請求項３】 請求項１に記載の液晶表示装置を製造す
   る方法において、 酸化により透明な絶縁体を形成する性質をもった金属材
   料による金属層を第２の基板上に形成する段階と、 前記金属層上に、ブラックマトリックス層形成領域を被
   覆するパターンをもったレジスト層を形成し、前記金属
   層の前記レジスト層から露出している領域を酸化して酸
   化絶縁層を形成する段階と、 前記レジスト層を除去し、酸化を受けなかった金属層部
   分をブラックマトリックス層とする段階と、 このブラックマトリックス層上に中間絶縁層を形成する
   段階と、 この中間絶縁層上にトランジスタ素子を形成する段階
   と、 を有することを特徴とするアクティブマトリックス液晶
   表示装置の製造方法。
4. 【請求項４】 請求項３に記載の液晶表示装置の製造方
   法において、 レジスト層を除去した後、酸化を受けなかった金属層の
   上層部分を酸化し、この酸化によって得られる酸化絶縁
   膜を中間絶縁層とし、酸化を受けなかった下層部分をブ
   ラックマトリックス層とすることを特徴とするアクティ
   ブマトリックス液晶表示装置の製造方法。
5. 【請求項５】 請求項３に記載の液晶表示装置の製造方
   法において、 トランジスタ素子の構成要素となるゲート絶縁膜のパタ
   ーニングを行うときに、ブラックマトリックス層をマス
   クとして、第２の基板の下面側からのバック露光を行う
   ようにしたことを特徴とするアクティブマトリックス液
   晶表示装置の製造方法。
6. 【請求項６】 請求項３に記載の液晶表示装置の製造方
   法において、 各表示電極のパターニングを行うときに、ブラックマト
   リックス層をマスクとして、第２の基板の下面側からの
   バック露光を行うようにしたことを特徴とするアクティ
   ブマトリックス液晶表示装置の製造方法。
7. 【請求項７】 請求項３に記載の液晶表示装置の製造方
   法において、 トランジスタ素子の構成要素となるパッシベーション膜
   のパターニングを行うときに、ブラックマトリックス層
   をマスクとして、第２の基板の下面側からのバック露光
   を行うようにしたことを特徴とするアクティブマトリッ
   クス液晶表示装置の製造方法。