JPH0682830A - アクティブマトリックス液晶表示装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ブラックマトリックス層の位置合わせを正確
に行うことにより、表示に寄与する開口部の面積を向上
させることのできるアクティブマトリックス液晶表示装
置およびその製造方法を提供する。 【構成】 半導体素子用ガラス基板１上にブラックマト
リックス層２を形成し、この上に、ゲート電極３、ゲー
ト絶縁膜４、半導体チャネル層５、オーミック接触層６
Ｓ，６Ｄを形成し、更に、表示電極７、ソース電極８、
ドレイン電極９、パッシベーション膜１０を形成する。
ゲート絶縁膜４、表示電極７、パッシベーション膜１０
は、ブラックマトリックス層２をマスクとして用い、基
板下面からのバック露光によるパターニングで形成され
るため、これら各層は相互に自己整合性をもつようにな
り、表示電極７の開口部の面積を広くとることができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリックス
液晶表示装置およびその製造方法に関する。

【０００２】

【従来の技術】省電力型のディスプレイとして、液晶表
示装置は広範囲な用途に利用されている。一般的に用い
られているアクティブマトリックス液晶表示装置は、透
光性の２枚の基板を対向して配置し、両基板間に液晶を
充填し、両基板間に印加する電圧によって、充填した液
晶の光学的特性を各画素ごとに制御できるようにしたも
のである。カラー表示を行う装置では、第１の基板上
に、各画素領域ごとに所定の色のフィルタを配置したカ
ラーフィルタ層と、電圧を印加するための一方の電極と
なる透明な共通電極と、が形成される。また、第２の基
板上には、電圧を印加するための他方の電極となる表示
電極と、この表示電極に与える電圧を制御するためのト
ランジスタ素子とが、各画素領域ごとに形成され、各ト
ランジスタ素子をＯＮ／ＯＦＦ動作することにより、各
画素ごとに液晶の光学的特性が制御される。

【０００３】

【発明が解決しようとする課題】カラー表示を行うアク
ティブマトリックス液晶表示装置では、前述したよう
に、第１の基板上にカラーフィルタ層が形成される。こ
のカラーフィルタ層は、所定の色（たとえば、Ｒ：赤，
Ｇ：緑，Ｂ：青）のフィルタを各画素ごとに並べたもの
であり、隣接する画素には異なる色のフィルタが配置さ
れることになる。したがって、このカラーフィルタ層を
用いただけでは、画素の境界領域が不鮮明になってしま
う。そこで、画素の境界領域を鮮明にするために、この
カラーフィルタ層の各フィルタの境界部分に重なるよう
に、ブラックマトリックス層が形成される。このブラッ
クマトリックス層は、遮光性の材料からなり、各画素ご
とのフィルタを眼鏡のレンズに例えれば、このブラック
マトリックス層は眼鏡の縁に相当するものになる。

【０００４】このように、第１の基板側にブラックマト
リックス層を形成する必要があるため、従来のアクティ
ブマトリックス液晶表示装置では、製造時に高精度な位
置合わせ工程が必要であるという問題がある。すなわ
ち、第１の基板を第２の基板に対向して配置した場合、
第２の基板側に形成された表示電極と、第１の基板側に
形成されたブラックマトリックス層とを、正確に位置合
わせしなければならない。しかしながら、現実的には、
誤差の全くない正確な位置合わせを行うことは不可能で
あり、互いに５μｍほどの重なりを生じるような重ね合
わせ部を、位置合わせ誤差のための余裕として設けてお
く必要がある。そのため、この重ね合わせ部の分だけ、
実際の表示に寄与する開口部の面積が減少し、透過でき
る光量が減少してしまうという問題がある。

【０００５】そこで本発明は、ブラックマトリックス層
の位置合わせを正確に行うことにより、表示に寄与する
開口部の面積を向上させることのできるアクティブマト
リックス液晶表示装置およびその製造方法を提供するこ
とを目的とする。

【０００６】

【課題を解決するための手段】

(1) 本願第１の発明は、平面上に複数の画素を定義し
た透光性の第１および第２の基板を対向して配置し、両
基板間に液晶を充填し、第１の基板上に、各画素領域ご
とに所定の色のフィルタを配置したカラーフィルタ層
と、液晶の光学的特性を制御する電圧を印加するための
一方の電極となる透明な共通電極と、を形成し、第２の
基板上に、液晶の光学的特性を制御する電圧を印加する
ための他方の電極となる表示電極を各画素領域ごとに形
成し、この各表示電極に与える電圧を制御するためのト
ランジスタ素子を各画素領域ごとに形成し、充填した液
晶の光学的特性を各画素ごとに制御できるようにしたア
クティブマトリックス液晶表示装置において、第２の基
板側に、表示の際に各画素の境界領域を鮮明にするため
の遮光性のブラックマトリックス層を形成し、このブラ
ックマトリックス層の上にトランジスタ素子を形成した
ものである。

【０００７】(2) 本願第２の発明は、上述した第１の
発明に係る液晶表示装置の製造方法において、トランジ
スタ素子の構成要素となるゲート絶縁膜のパターニング
を行うときに、ブラックマトリックス層をマスクとし
て、第２の基板の下面側からのバック露光を行うように
したものである。

【０００８】(3) 本願第３の発明は、上述した第１の
発明に係る液晶表示装置の製造方法において、各表示電
極のパターニングを行うときに、ブラックマトリックス
層をマスクとして、第２の基板の下面側からのバック露
光を行うようにしたものである。

【０００９】(4) 本願第４の発明は、上述した第１の
発明に係る液晶表示装置の製造方法において、トランジ
スタ素子の構成要素となるパッシベーション膜のパター
ニングを行うときに、ブラックマトリックス層をマスク
として、第２の基板の下面側からのバック露光を行うよ
うにしたものである。

【００１０】

【作 用】本発明に係るアクティブマトリックス液晶表
示装置の特徴は、ブラックマトリックス層を、フィルタ
が形成されている第１の基板側ではなく、トランジスタ
素子が形成されている第２の基板側に形成する点にあ
る。すなわち、ブラックマトリックス層は、トランジス
タ素子の構成要素の一部として構造的に組み込まれるこ
とになる。このため、第２の基板側に形成されるゲート
絶縁膜、表示電極、パッシベーション膜、などのパター
ニングを、このブラックマトリックス層をマスクとした
バック露光により行うことができる。これにより、ブラ
ックマトリックス層に対して自己整合性をもったゲート
絶縁膜、表示電極、パッシベーション膜、などの形成を
容易に行うことができるようになり、正確な位置合わせ
が可能になる。

【００１１】

【実施例】以下、本発明を図示する実施例に基づいて説
明する。図１は、一般的なアクティブマトリックス液晶
表示装置の基本構造を示す斜視図である。この装置の主
たる構成要素は、カラーフィルタ用ガラス基板１００と
半導体素子用ガラス基板２００である。両基板は、いず
れも透光性をもち、それぞれの平面上には、複数の画素
が定義されている。図１に示す例では、便宜上、３×３
に配列された９画素が定義されているが、実際には、よ
り多数の画素が定義される。両基板は互いに平行となる
ように対向して配置され、それぞれ対応する画素が向か
い合った状態となる。カラーフィルタ用ガラス基板１０
０の上面には、偏光板１１０が配置され、半導体素子用
ガラス基板２００の下面には、偏光板２１０が配置され
る。カラーフィルタ用ガラス基板１００の下面には、カ
ラーフィルタ層１２０および共通電極１３０が形成され
ている。カラーフィルタ層１２０は、この実施例では、
Ｒ：赤，Ｇ：緑，Ｂ：青、の３色のフィルタを各画素ご
とに配置したものである。共通電極１３０は、１枚の透
明電極材料によって構成されている。一方、半導体素子
用ガラス基板２００上には、各画素ごとに、表示電極２
２０と、この表示電極の電位を制御するためのトランジ
スタ素子２３０と、が形成されている。トランジスタ素
子２３０は、ゲート電極が走査線２４０に、ソース電極
がデータ線２５０に、ドレイン電極が表示電極２２０
に、それぞれ接続されている。

【００１２】このような構造において、走査線２４０に
所定の電圧を供給してトランジスタ素子２３０をＯＮ状
態にすれば、表示電極２２０の電位をデータ線２５０の
電位と同じレベルにすることができ、トランジスタ素子
２３０をＯＦＦ状態にすれば、表示電極２２０の電位を
そのままの状態に維持させることができる。カラーフィ
ルタ用ガラス基板１００と半導体素子用ガラス基板２０
０との間には、液晶が充填されている。この液晶は、上
方の共通電極１３０と下方の表示電極との間に挟まれた
状態となり、両電極間の電位差に応じて光学的特性を変
化させる。こうして、液晶の光学的特性を各画素ごとに
制御することができるようになる。したがって、図の下
方から照射された白色光の透過／不透過を各画素単位で
制御することができ、図の上方から観察した場合、各画
素単位の発光／不発光を制御することができる。

【００１３】ところで、カラーフィルタ層１２０は、
Ｒ，Ｇ，Ｂの３色のフィルタを各画素ごとに配列して構
成されるが、このままの状態では、各画素の境界領域が
不鮮明になる。この境界領域を鮮明にするために、ブラ
ックマトリックス層が用いられることは既に述べたとお
りである。このブラックマトリックス層は、カラーフィ
ルタ層１２０の各色フィルタの境界部分にフレームのよ
うな構造で形成される（図１には示されていない）。こ
のブラックマトリックス層の構造は、構造断面図によっ
て明瞭に示すことができる。図２に、従来の一般的なア
クティブマトリックス液晶表示装置の１画素分の領域の
構造断面図を示し、図３に、本発明に係るアクティブマ
トリックス液晶表示装置の１画素分の領域の構造断面図
を示す。図３に示す本発明の装置の特徴は、半導体素子
用ガラス基板１側にブラックマトリックス層２が形成さ
れている点にある。以下、この構造について詳述する。

【００１４】まず、図２に示す従来装置の構造から説明
する。この装置の主たる構成要素は、半導体素子用ガラ
ス基板１（図１における基板２００に相当）と、その上
方に配置されたカラーフィルタ用ガラス基板１１（図１
における基板１００に相当）である。この装置では、ブ
ラックマトリックス層２は、カラーフィルタ用ガラス基
板１１側に形成されている。半導体素子用ガラス基板１
上のトランジスタ素子形成領域には、金属からなるゲー
ト電極３が形成され、その上に、ＳｉＮｘからなるゲー
ト絶縁膜４を介して、アモルファスシリコンからなる半
導体チャネル層５およびｎ型の不純物をドーピングした
アモルファスシリコンからなるオーミック接触層６Ｓ，
６Ｄが形成されている。また、トランジスタ素子形成領
域の右隣には、透明な表示電極７（図１における表示電
極２２０に相当）が形成されている。トランジスタ素子
形成領域においては、更に、金属からなるソース電極８
およびドレイン電極９が形成され、その上に、パッシベ
ーション膜１０が形成されている。オーミック接触層６
Ｓ，６Ｄは、半導体チャネル層５とソース電極８との
間、あるいは、半導体チャネル層５とドレイン電極９と
の間における電気的な接続をオーミックにするための中
間層である。ゲート電極３に印加する電圧により、半導
体チャネル層５を導通状態にしたり、非導通状態にした
り制御することができる。ドレイン電極９は表示電極７
に接続されており、ソース電極８に供給される電荷を、
半導体チャネル層５を通じて表示電極７に出し入れする
ことが可能になる。

【００１５】一方、この半導体素子用ガラス基板１の上
方に対向するように配置されるカラーフィルタ用ガラス
基板１１の下面には、所定のパターンでブラックマトリ
ックス層２およびカラーフィルタ層１２，１３（図１に
おけるカラーフィルタ層１２０に相当）が形成されてお
り、その下面には、共通電極１４（図１における共通電
極１３０に相当）が形成されている。なお、図２におい
て、カラーフィルタ層１２はＲ（赤色）のフィルタ、カ
ラーフィルタ層１３はＧ（緑色）のフィルタであるが、
これは例示した１画素分の領域に位置するカラーフィル
タ層がこの色のフィルタであっただけのことであり、実
際には、図１のカラーフィルタ層１２０に示すように、
Ｒ，Ｇ，Ｂのフィルタが交互に配置されている。また、
ブラックマトリックス層２は、各フィルタの境界領域を
埋めるような格子状のパターンを形成している。

【００１６】この半導体素子用ガラス基板１とカラーフ
ィルタ用ガラス基板１１との間に液晶が充填されること
になる。いま、ここで、表示電極７とブラックマトリッ
クス層２との重複部分の幅ｄを考える。理論的には、こ
の幅ｄ＝０となるように設定するのが好ましい。ｄを小
さくすればするほど、表示電極７の開口面積が広くな
り、ディスプレイが明るくなるからである。しかしなが
ら、実際には、半導体素子用ガラス基板１とカラーフィ
ルタ用ガラス基板１１との位置合わせ誤差が生じるた
め、この誤差に相当する分だけ、幅ｄとして余裕をとっ
ておかねばならない。一般的には、ｄ＝５μｍ程度に設
定されている。

【００１７】本発明に係る液晶表示装置では、ブラック
マトリックス層２を半導体素子用ガラス基板１側に形成
する構造を採ることにより、幅ｄ＝０とすることができ
る。以下、図３を参照しながら、この本発明に係る構造
を説明する。図３において、半導体素子用ガラス基板１
上に形成された構造は、基本的には、図２に示す構造と
同じである。ただ、トランジスタ素子形成領域におい
て、半導体素子用ガラス基板１上にブラックマトリック
ス層２が形成され、このブラックマトリックス層２の上
に、ゲート電極３、ゲート絶縁膜４、半導体チャネル層
５、オーミック接触層６Ｓ，６Ｄ、ソース電極８、ドレ
イン電極９、パッシベーション膜１０、がそれぞれ形成
されている。いわば、トランジスタ素子全体が、ブラッ
クマトリックス層２によって下駄を履かされた状態にな
っているが、トランジスタ素子の動作には何ら支障は生
じない。一方、カラーフィルタ用ガラス基板１１側に
は、本来のブラックマトリックス層２を形成する必要は
ない。すなわち、カラーフィルタ用ガラス基板１１の下
面には、カラーフィルタ層１２，１３を形成し、更に、
共通電極１４を形成すれば足る。しかしながら、この実
施例では、カラーフィルタ層１２，１３の間に、別なブ
ラックマトリックス層１５を形成してある。このブラッ
クマトリックス層１５は、ブラックマトリックス層２と
は別の目的のために設けられたものであり、必須のもの
ではない。すなわち、ブラックマトリックス層２が、各
画素の境界領域を鮮明にする目的で設けられているのに
対し、ブラックマトリックス層１５は、半導体チャネル
層５に外部からの光が当たることにより、半導体チャネ
ル層５が劣化するのを防ぐために設けられている。要す
るに、半導体チャネル層５に対する外光の遮蔽を行うの
が目的である。したがって、ブラックマトリックス層１
５は、この液晶表示装置の動作に直接関係する機能をも
った構成要素ではないので、必ずしも設ける必要はない
が、装置寿命を考慮すれば設けておくのが好ましい。

【００１８】ここで、ブラックマトリックス層２と表示
電極７との重なり余裕を示す幅ｄに着目すると、図２に
示す従来装置ではｄ＝５μｍ程度必要であったのに対
し、図３に示す本発明の装置ではｄ＝０にすることがで
きる。このため、表示電極７の開口部をより広げること
が可能になる。このような構造は、実は、次に述べるよ
うなブラックマトリックス層２をマスクとしたパターニ
ングによる自己整合を行うことにより得られるのであ
る。以下、この自己整合を利用して、図３に示す液晶表
示装置を製造する方法を、図４以下の構造断面図を参照
しながら説明する。

【００１９】まず、図４に示すように、半導体素子用ガ
ラス基板１上に、ブラックマトリックスとして適した遮
光性の材料（たとえば、絶縁性の材料としては、ポリイ
ミド、アクリル等の樹脂に顔料やカーボン等を分散した
ものを用いることができ、導電性の材料としては、Ｃ
ｒ，Ｔａ，Ａｌ等の金属材料を用いることができる。）
を全面堆積させ、通常のフォトリソグラフィ工程による
パターニングを行い、ブラックマトリックス層２を形成
する。前述したように、このブラックマトリックス層２
は、各画素の境界領域を埋めるような格子状のパターン
をもった層となる。なお、ブラックマトリックス層２と
して、ここでは絶縁性の材料を用いているが、導電性の
材料を用いた場合には、更にこの上全面に、透明な絶縁
膜を形成しておく。

【００２０】続いて、この上全面に、ゲート電極を形成
するための金属膜を堆積し、この金属膜に対して通常の
フォトリソグラフィ工程によるパターニングを行い、図
５に示すように、ゲート電極３を形成する。更に、その
上に、図６に示すように、ＳｉＮｘからなる絶縁層４
ａ、アモルファスシリコンからなる真性半導体層５ａ、
ｎ型の不純物をドーピングしたオーミック接触層６ａ
を、プラズマＣＶＤ法によって順次堆積する。なお、絶
縁層４ａの絶縁特性を向上させるために、ゲート電極３
を陽極酸化が可能な材料（たとえば、Ｔａ，Ｔｉ，Ａｌ
などの金属）で形成しておき、上述のプラズマＣＶＤ法
による堆積工程の前に、ゲート電極３の上層を陽極酸化
する工程を行っておき、陽極酸化膜を第１の絶縁膜、Ｓ
ｉＮｘからなる絶縁層４ａを第２の絶縁膜とし、ゲート
絶縁膜を複合絶縁膜にするようにしてもよい。

【００２１】図６に示す構造が得られたら、この上面全
体にポジ型レジストを塗布し、ブラックマトリックス層
２をマスクとして用い、半導体素子用ガラス基板１の下
面側からのバック露光を行う。そして、レジストを現像
すれば、ブラックマトリックス層２の陰になった部分だ
けが残る。そこで、この残ったレジストをマスクに用い
てエッチングを行えば、図７に示すように、ゲート絶縁
膜４、真性半導体層５ｂ、オーミック接触層６ｂが得ら
れる。これらの各層は、ブラックマトリックス層２をマ
スクとして用いたパターニングによって得られた層であ
るため、ブラックマトリックス層２に対して自己整合性
をもつパターンとなっている。更に、真性半導体層５ｂ
およびオーミック接触層６ｂに対して、通常のフォトリ
ソグラフィ工程によるパターニングを行い、図８に示す
ように、半導体チャネル層５およびオーミック接触層６
ｃを得る。

【００２２】続いて、ＩＴＯ（Indium Tin Oxide) など
の透明導電膜を全面堆積し、この上面全体にネガ型レジ
ストを塗布し、ブラックマトリックス層２をマスクとし
て用い、半導体素子用ガラス基板１の下面側からの２回
目のバック露光を行う。そして、レジストを現像すれ
ば、ブラックマトリックス層２の陰になった部分だけが
除去される。そこで、除去されずに残ったレジストをマ
スクに用いてエッチングを行えば、図９に示すように、
表示電極７が形成される。この表示電極７は、ブラック
マトリックス層２に対して自己整合性をもつパターンと
なっており、前述したように、両者間の重なり余裕を示
す幅ｄ＝０となり、重なり部分が全くない構造となる。

【００２３】更に、この上に、金属層を堆積し、通常の
フォトリソグラフィ工程によるパターニングを行い、図
１０に示すように、ソース電極８およびドレイン電極９
を形成する。このソース電極８およびドレイン電極９の
材料となる金属としては、オーミック接触層６ｃ（ｎ^＋
アモルファスシリコン）との間にシリサイド膜を形成で
きるようなＣｒやＴｉなどの金属を用いるのが好まし
い。また、応力の緩和や低抵抗化の目的のために、ソー
ス電極８およびドレイン電極９を多層構造（たとえば、
Ｃｒ層を内側に、Ａｌ層を外側にした２層構造）として
もよい。次に、ソース電極８およびドレイン電極９をマ
スクとして用い、ドライエッチング法などを行って、オ
ーミック接触層６ｃの中央部分を除去し、図１１に示す
ように、オーミック接触層６ｃをソース側部分６Ｓとド
レイン側部分６Ｄとに分離する。

【００２４】最後に、この上に、ＳｉＮｘなどのパッシ
ベーション用の材料を堆積し、この上面全体にポジ型レ
ジストを塗布し、ブラックマトリックス層２をマスクと
して用い、半導体素子用ガラス基板１の下面側からの３
回目のバック露光を行う。そして、レジストを現像すれ
ば、ブラックマトリックス層２およびドレイン電極９の
陰になった部分だけが残る。そこで、この残ったレジス
トをマスクに用いてエッチングを行えば、図１２に示す
ように、パッシベーション膜１０が得られる。このパッ
シベーション膜１０も、ブラックマトリックス層２をマ
スクとして用いたパターニングによって得られた層であ
るため、ブラックマトリックス層２に対して自己整合性
をもつパターンとなる。

【００２５】以上の工程により、図３に示す液晶表示装
置の半導体素子用ガラス基板１上の素子が形成できる。
図１３は、こうして製造された素子の主要部分の位置関
係を示す平面図である。図１３における切断線Ａ−Ａ´
による断面が図１２に示す構造断面図に対応する。この
平面図において、二点鎖線で囲まれた各領域が表示電極
７であり、ブラックマトリックス層２は、この表示電極
７が形成されている領域以外のすべての領域からなるパ
ターンで形成されている。図１４は、このブラックマト
リックス層２のパターンのみを抽出してハッチングで示
した平面図である。上述した製造工程の特徴は、ブラッ
クマトリックス層２をマスクとしたバック露光を行うこ
とにより、各層のパターニングを行う点にある。こうし
てパターニングされた各層は、ブラックマトリックス層
２に対して自己整合性をもつため、位置合わせ誤差が生
じることはない。したがって、高価なマスクアライナー
などを用いた高精度な位置合わせ処理を行う工程の回数
を低減することができる。

【００２６】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。た
とえば、上述の実施例では、基板としてガラス基板１を
用いているが、この他の透光性のある材質の基板を用い
てもかまわない。また、図１０に示すオーミック接触層
６ｃの中央部をエッチングする際に、半導体チャネル層
５までがエッチングされてしまうのを防ぐため、半導体
チャネル層５の上部にエッチングストッパ層を形成する
ようにしてもかまわない。

【００２７】

【発明の効果】以上のとおり、本願発明に係る半導体装
置では、トランジスタ素子が形成されている基板側にブ
ラックマトリックス層を形成するようにし、このブラッ
クマトリックス層をマスクとしたバック露光により、自
己整合性をもったゲート絶縁膜、表示電極、パッシベー
ション膜、などを形成するようにしたため、ブラックマ
トリックス層の位置合わせを正確に行うことができるよ
うになり、表示に寄与する開口部の面積を向上させるこ
とができる。

【図面の簡単な説明】

【図１】一般的なアクティブマトリックス液晶表示装置
の基本構造を示す斜視図である。

【図２】従来の一般的なアクティブマトリックス液晶表
示装置の１画素分の領域の構造断面図である。

【図３】本発明に係るアクティブマトリックス液晶表示
装置の１画素分の領域の構造断面図である。

【図４】図３に示す液晶表示装置の製造方法を示す図で
あり、ガラス基板１の上面にブラックマトリックス層２
を形成した状態を示す構造断面図である。

【図５】図４に示す状態に、更に、ゲート電極３を形成
した状態を示す構造断面図である。

【図６】図５に示す状態において、更に、ＳｉＮｘから
なる絶縁層４ａ、アモルファスシリコンからなる真性半
導体層５ａ、ｎ型不純物を含んだオーミック接触層６ａ
を、順次堆積させた状態を示す構造断面図である。

【図７】図６に示す状態において、ブラックマトリック
ス層２をマスクとして用いたバック露光によるパターニ
ングを実施し、ゲート絶縁膜４、真性半導体層５ｂ、オ
ーミック接触層６ｂを得た状態を示す構造断面図であ
る。

【図８】図７に示す状態において、更に、パターニング
を行い、半導体チャネル層５およびオーミック接触層６
ｃを得た状態を示す構造断面図である。

【図９】図８に示す状態において、透明電極を堆積させ
た後、ブラックマトリックス層２をマスクとして用いた
バック露光によるパターニングを実施し、表示電極７を
得た状態を示す構造断面図である。

【図１０】図９に示す状態において、更に、ソース電極
８およびドレイン電極９を形成した状態を示す構造断面
図である。

【図１１】図１０に示す状態において、オーミック接触
層６ｂを６Ｓと６Ｄとに分離した状態を示す構造断面図
である。

【図１２】図１１に示す状態において、更にパッシベー
ション膜１０を形成した状態を示す構造断面図である。

【図１３】本発明に係るアクティブマトリックス液晶表
示装置の主要部分の位置関係を示す平面図であり、切断
線Ａ−Ａ´による断面が図１２に示す構造断面図に対応
する。

【図１４】図１３から、ブラックマトリックス層２のパ
ターンのみを抽出してハッチングで示した平面図であ
る。

【符号の説明】

１…半導体素子用ガラス基板 ２…ブラックマトリックス層 ３…ゲート電極 ４…ゲート絶縁膜 ５…半導体チャネル層（アモルファスシリコン） ５ａ…真性半導体層（ｎ^＋アモルファスシリコン） ６ａ，６ｂ，６Ｓ，６Ｄ…オーミック接触層 ７…表示電極 ８…ソース電極 ９…ドレイン電極 １０…パッシベーション膜 １１…カラーフィルタ用ガラス基板 １２，１３…カラーフィルタ層 １４…共通電極 １５…ブラックマトリックス層 １００…半導体素子用ガラス基板 １１０…偏光板 １２０…カラーフィルタ層 １３０…共通電極 ２００…半導体素子用ガラス基板 ２１０…偏光板 ２２０…表示電極 ２３０…トランジスタ素子 ２４０…走査線 ２５０…データ線

Claims (4)

【特許請求の範囲】
1. 【請求項１】 平面上に複数の画素を定義した透光性の
   第１および第２の基板を対向して配置し、両基板間に液
   晶を充填し、 前記第１の基板上に、各画素領域ごとに所定の色のフィ
   ルタを配置したカラーフィルタ層と、液晶の光学的特性
   を制御する電圧を印加するための一方の電極となる透明
   な共通電極と、を形成し、 前記第２の基板上に、液晶の光学的特性を制御する電圧
   を印加するための他方の電極となる表示電極を各画素領
   域ごとに形成し、この各表示電極に与える電圧を制御す
   るためのトランジスタ素子を各画素領域ごとに形成し、 充填した液晶の光学的特性を各画素ごとに制御できるよ
   うにしたアクティブマトリックス液晶表示装置におい
   て、 前記第２の基板側に、表示の際に各画素の境界領域を鮮
   明にするための遮光性のブラックマトリックス層を形成
   し、このブラックマトリックス層の上にトランジスタ素
   子を形成したことを特徴とするアクティブマトリックス
   液晶表示装置。
2. 【請求項２】 請求項１に記載の液晶表示装置の製造方
   法において、 トランジスタ素子の構成要素となるゲート絶縁膜のパタ
   ーニングを行うときに、ブラックマトリックス層をマス
   クとして、第２の基板の下面側からのバック露光を行う
   ようにしたことを特徴とするアクティブマトリックス液
   晶表示装置の製造方法。
3. 【請求項３】 請求項１に記載の液晶表示装置の製造方
   法において、 各表示電極のパターニングを行うときに、ブラックマト
   リックス層をマスクとして、第２の基板の下面側からの
   バック露光を行うようにしたことを特徴とするアクティ
   ブマトリックス液晶表示装置の製造方法。
4. 【請求項４】 請求項１に記載の液晶表示装置の製造方
   法において、 トランジスタ素子の構成要素となるパッシベーション膜
   のパターニングを行うときに、ブラックマトリックス層
   をマスクとして、第２の基板の下面側からのバック露光
   を行うようにしたことを特徴とするアクティブマトリッ
   クス液晶表示装置の製造方法。