KR101017205B1 - 칼라 필터가 형성된 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents

칼라 필터가 형성된 박막 트랜지스터 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101017205B1
KR101017205B1 KR1020030090291A KR20030090291A KR101017205B1 KR 101017205 B1 KR101017205 B1 KR 101017205B1 KR 1020030090291 A KR1020030090291 A KR 1020030090291A KR 20030090291 A KR20030090291 A KR 20030090291A KR 101017205 B1 KR101017205 B1 KR 101017205B1
Authority
KR
South Korea
Prior art keywords
thin film
color filter
film transistor
gate line
black matrix
Prior art date
Application number
KR1020030090291A
Other languages
English (en)
Other versions
KR20050058045A (ko
Inventor
박철우
박순영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020030090291A priority Critical patent/KR101017205B1/ko
Publication of KR20050058045A publication Critical patent/KR20050058045A/ko
Application granted granted Critical
Publication of KR101017205B1 publication Critical patent/KR101017205B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명은 칼러 필터의 패턴 불량 및 개구율 저하를 방지할 수 있는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
본 발명은 화소 영역을 정의하는 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터와, 그들을 보호하는 보호막을 포함하는 박막 트랜지스터 어레이와; 상기 보호막 위에 상기 게이트 라인을 기준으로 색이 구분되도록 수평 스트라이프형으로 형성된 칼라 필터들과; 상기 보호막 위에 상기 게이트 라인을 따라 형성된 블랙 매트릭스와; 상기 화소 영역별로 칼라 필터 상에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극을 구비한다.

Description

칼라 필터가 형성된 박막 트랜지스터 기판 및 그 제조 방법{Color Filter On Thin Film Transistor Array Substrate And Method For Fabricating The Same}
도 1은 종래의 COT 어레이 기판을 부분적으로 도시한 평면도.
도 2은 도 2에 도시된 COT 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 3은 도 1에 도시된 COT 어레이 기판에서 칼라 필터가 형성된 구조를 도시한 평면도.
도 4는 도 1에 도시된 COT 어레이 기판에서 칼라 필터 배열 구조를 간단히 도시한 평면도.
도 5는 본 발명의 실시 예에 따른 COT 어레이 기판을 부분적으로 도시한 평면도.
도 6은 도 5에 도시된 COT 어레이 기판을 Ⅱ-Ⅱ'선을 따라 절단하여 도시한 단면도.
도 7은 도 5에 도시된 COT 어레이 기판을 Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도.
도 8은 도 5에 도시된 COT 어레이 기판에서 칼라 필터 배열 구조를 간단히 도시한 평면도.
도 9a 내지 도 9e는 본 발명의 실시 예에 따른 COT 어레이 기판의 제조 방법을 단계적으로 설명하기 위한 단면도들.
< 도면의 주요 부분에 대한 부호의 설명 >
2, 102 : 게이트 라인 4, 104 : 데이터 라인
6, 106 : 박막 트랜지스터 8, 108 : 게이트 전극
10, 110 : 소스 전극 12, 112 : 드레인 전극
24, 124 : 컨택홀 18, 118 : 화소 전극
22, 122 : 스토리지 상부 전극 30, 130 : 블랙 매트릭스
42, 142 : 기판 44, 144 : 게이트 절연막
46, 146 : 활성층 48, 148 : 오믹 컨택층
50, 150 : 제1 보호막 52, 152 : 제2 보호막
R, G, B : 칼라 필터 A, B : 칼라 필터 제거 영역
본 발명은 액정 표시 장치에 관한 것으로, 특히 칼라 필터가 형성된 박막 트랜지스터 어레이 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정 표시 장치는 액정셀들이 매트릭스 형태로 배열되어진 액정 표시 패널(이하, 액정 패널)과, 액정 패널을 구동하기 위한 구동 회로를 구비한다.
일반적으로, 액정 패널은 서로 대향하는 박막 트랜지스터 기판 및 칼러 필터 기판과, 두 기판 사이에 주입된 액정과, 두 기판 사이의 셀갭을 유지시키는 스페이서를 구비한다.
박막 트랜지스터 기판은 게이트 라인과 데이터 라인의 교차로 정의된 액정셀 영역마다 형성된 화소 전극, 게이트 라인 및 데이터 라인과 화소 전극 사이에 접속된 박막 트랜지스터, 다수의 절연막, 그들 위에 도포된 배향막으로 구성된다.
칼라 필터 기판은 액정셀 단위로 형성된 칼라 필터, 칼러 필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스, 액정에 공통적으로 기준 전압을 공급하는 공통 전극, 그들 위에 도포되는 배향막으로 구성된다.
이러한 박막 트랜지스터 기판과 칼라 필터 기판을 합착하여 액정을 주입 및 봉입하여 액정 패널을 완성하거나, 두 기판 중 어느 하나에 액정을 형성한 다음 합착하여 액정 패널을 완성하게 된다. 이때, 칼라 필터 기판의 칼라 필터가 박막 트랜지스터 기판의 화소 전극과 일대일로 대응되도록 두 기판을 정렬시켜 합착하게 된다. 그런데, 두 기판의 정렬이 바르지 못한 경우 빛샘 불량이 발생하게 된다. 이를 방지하기 위하여, 칼라 필터 기판의 블랙 매트릭스 폭을 넓게 형성하는 방안이 있으나, 이는 개구율 저하를 초래한다.
따라서, 최근에는 칼라 필터를 박막 트랜지스터 기판에 형성하는 컬러 필터 온 박막 트랜지스터(Color Filter On Thin Film Transistor; 이하, COT) 구조가 제안되어졌다.
도 1 및 도 2를 참조하면, COT 어레이 기판은 게이트 라인(2) 및 데이터 라인(4)과 박막 트랜지스터(6) 등을 포함하는 박막 트랜지스터 어레이와, 그 박막 트랜지스터 어레이 위에 형성된 칼라 필터(R, G, B) 및 블랙 매트릭스(30)와, 평탄화층(52)을 사이에 두고 칼라 필터(R, G, B)와 중첩되는 화소 전극(18)을 구비한다.
게이트 라인(2)과 데이터 라인(4)은 기판(42) 위에서 게이트 절연막(44)을 사이에 두고 교차하는 구조로 형성되어 화소 영역을 정의한다.
박막 트랜지스터(6)는 게이트 라인(2)에 접속된 게이트 전극(8), 데이터 라인(4)에 접속된 소스 전극(10), 소스 전극(10)과 마주하는 드레인 전극(12)을 구비한다. 그리고, 박막 트랜지스터(6)는 게이트 전극(8)과 게이트 절연막(44)을 사이에 두고 중첩되어 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(46), 그 활성층(46)과 소스 및 드레인 전극(10, 12)과의 컨택 저항을 줄이기 위한 오믹 컨택층(48)을 구비한다.
스토리지 상부 전극(22)은 전단 게이트 라인(2)과 게이트 절연막(52)을 사이에 두고 중첩되어 스토리지 캐패시터를 형성한다. 이러한 스토리지 상부 전극(22)은 화소 영역을 따라 길게 신장된 드레인 전극(12)과 일체화된 구조로 형성된다.
보호막(50)은 상기 박막 트랜지스터(6)와 데이터 라인(4) 및 스토리지 상부 전극(22)을 덮도록 게이트 절연막(44) 위에 형성된다.
칼러 필터(R, G, B)는 화소 영역별로 구분되도록 보호막(50) 위에 형성된다. 구체적으로, 칼라 필터(R, G, B)는 색 구분과 스토리지 상부 전극(22)의 노출 영역 확보를 위하여 도 3과 같이 게이트 라인(2) 및 데이터 라인(4)을 기준으로 분리되도록 각 화소 영역에 도트형으로 형성된다.
블랙 매트릭스(30)는 칼라 필터(R, G, B)가 형성된 보호막(50) 상에 게이트 라인(2) 및 데이터 라인(4)을 따라 인접한 칼라 필터(R, G, B)에 걸치도록 형성됨과 아울러 박막 트랜지스터(6)과 중첩되게 형성된다. 이러한 블랙 매트릭스(30)는 칼라 필터들(R, G, B) 사이의 공간을 통한 빛샘, 외부광 반사, 그리고 박막 트랜지스터(6)의 채널부가 외부광에 노출됨으로 인한 광 누설 전류 등을 방지하게 된다.
칼러 필터(R, G, B) 및 블랙 매트릭스(30) 위에는 유기 절연물로 이루어진 평탄화층(52)이 형성된다. 평탄화층(52)에는 그 평탄화층(52) 및 보호막(50)을 관통하여 스토리지 상부 전극(22)을 노출시키는 컨택홀(24)이 형성된다. 이러한 평탄화층(52)은 칼러 필터(R, G, B)와 블랙 매트릭스(30)의 단차를 보상하여 평탄한 표면을 제공하고, 그 칼러 필터(R, G, B) 및 블랙 매트릭스(30)로부터의 불순물이 액정으로 유입되는 것을 방지한다.
화소 전극(18)은 평탄화층(52) 위에서 칼라 필터(R, G, B)와 중첩되도록 각 화소 영역에 독립적으로 형성되고, 컨택홀(24)을 통해 노출된 스토리지 상부 전극(22)과 접속된다.
이와 같이, 종래의 COT 어레이 기판에서 칼러 필터(R, G, B)는 컨택홀(24)이 형성되어질 공간이 필요함에 따라 도트형으로 형성된다. 이는 칼라 필터(R, G, B)의 재료로 이용되는 안료가 분산된 포토레지스트가 노광된 부분이 패턴으로 남게 되는 네가티브(Negative) 특성을 가짐에 따라 칼라 필터(R, G, B) 내에 컨택홀(24)을 형성하는 것이 어렵기 때문이다. 또한, 도트형 칼라 필터(R, G, B)를 형성하는 경우에도 전술한 이유로 인하여 동일한 공정에서 패터닝되는 같은 색의 칼라 필터(R 또는 G 또는 B)간에는 도 4와 같이 적어도 40㎛ 이상의 간격을 갖는 공간(A)이 필요하다. 이러한 공간(A)을 확보하지 못한 경우에는 칼라 필터(R 또는 G 또는 B)의 패턴 불량이 발생하게 된다. 따라서, 도트 패턴을 형성하기 위해서는 게이트 라인(2)을 기준으로 분리되는 같은 색의 칼라 필터들(R 또는 G 또는 B) 간의 간격, 즉 공간(A)이 커져야만 하므로 개구율 저하가 초래된다. 나아가, 액정 패널이 고해상도화 되어 화소 영역이 감소하는 경우 도트형 칼라 필터(R, G, B)로 인한 개구율 저하 문제는 더욱 심각해지게 된다.
한편, 데이터 라인(4)과 중첩된 블랙 매트릭스(30)는 기생 캐패시터를 형성함으로써 데이터 라인(4)을 통해 공급되는 화소 신호가 지연되게 한다. 이러한 화소 신호의 지연량은 데이터 라인(4)이 구동 회로로부터 멀어질 수록 증가함으로써 데이터 라인(4)의 끝부에서는 화소 신호의 충전량 부족으로 화질 저하가 초래된다. 또한, 블랙 매트릭스(30)의 재료로 금속(Cr 등) 대신 수지를 이용하는 경우에도 여전히 데이터 라인(4)과 기생 캐패시터를 형성하여 전술한 화질 저하가 초래된다.
따라서, 본 발명의 목적은 칼라 필터를 수평 스트라이프형 형성함으로써 칼러 필터의 패턴 불량 및 개구율 저하를 방지할 수 있는 COT 어레이 기판 및 그 제 조 방법을 제공하는 것이다.
본 발명의 다른 목적은 수평 스트라이프형의 칼라 필터에 의해 수직 방향의 블랙 매트릭스를 제거하여 그 블랙 매트릭스로 인한 기생 캐패시턴스를 최소화할 수 있는 COT 어레이 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 COT 어레이 기판은 화소 영역을 정의하는 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터와, 그들을 보호하는 보호막을 포함하는 박막 트랜지스터 어레이와; 상기 보호막 위에 상기 게이트 라인을 기준으로 색이 구분되도록 수평 스트라이프형으로 형성된 칼라 필터들과; 상기 보호막 위에 상기 게이트 라인을 따라 형성된 블랙 매트릭스와; 상기 화소 영역별로 칼라 필터 상에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극을 구비한다.
상기 블랙 매트릭스는 상기 박막 트랜지스터를 덮으면서 인접한 칼라 필터에 걸쳐 형성된다.
그리고, 본 발명은 상기 게이트 라인과 게이트 절연막을 사이에 두고 중첩되어 스토리지 캐패시터를 형성하기 위한 스토리지 상부 전극을 추가로 구비한다.
상기 박막 트랜지스터의 드레인 전극은 상기 화소 영역의 수직 방향으로 신장되고, 상기 스토리지 상부 전극은 신장된 드레인 전극과 일체화된다.
또한, 본 발명은 상기 칼라 필터 및 블랙 매트릭스의 단차를 보상하여 화소 전극이 형성되어질 평탄한 표면을 제공하는 평탄화층을 추가로 구비한다.
또한, 본 발명은 상기 평탄화층 및 상기 보호막을 관통하여 상기 스토리지 상부 전극을 노출시키는 컨택홀을 추가로 구비하고, 상기 화소 전극은 상기 컨택홀을 통해 상기 스토리지 상부 전극과 접속된다.
상기 칼라 필터는 인접한 칼라 필터와 상기 게이트 라인과 상기 컨택홀이 형성될 공간을 사이에 두고 배치되고, 상기 블랙 매트릭스는 상기 컨택홀이 형성될 공간이 노출되도록 형성된다.
본 발명에 따른 칼라 필터가 형성된 박막 트랜지스터 어레이 기판의 제조 방법은 화소 영역을 정의하는 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터와, 그들을 보호하는 보호막을 포함하는 박막 트랜지스터 어레이를 형성하는 단계와; 상기 보호막 위에 상기 게이트 라인을 기준으로 색이 구분되도록 수평 스트라이프형으로 칼라 필터들을 형성하는 단계와; 상기 보호막 위에 상기 게이트 라인을 따라 블랙 매트릭스를 형성하는 단계와; 상기 화소 영역별로 상기 칼라 필터 상에 화소 전극을 형성하여 상기 박막 트랜지스터와 접속되게 하는 단계를 포함한다.
상기 칼라 필터는 색별로 안료층 인쇄, 노광, 현상 공정을 반복하여 형성된다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 5 내지 도 8을 참조하여 상세하게 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 COT 어레이 기판의 일부분을 도시한 평면도이고, 도 6 및 도 7은 도 5에 도시된 COT 어레이 기판을 Ⅱ-Ⅱ', Ⅲ-Ⅲ'선을 따라 절단하여 도시한 단면도이다.
도 5 내지 도 7에 도시된 COT 어레이 기판은 게이트 라인(102) 및 데이터 라인(104)과 박막 트랜지스터(106) 등을 포함하는 박막 트랜지스터 어레이와, 그 박막 트랜지스터 어레이 위에 수평 스트라이프형(Stripe Type)으로 형성된 칼라 필터(R, G, B) 및 블랙 매트릭스(130)와, 평탄화층(152)을 사이에 두고 칼라 필터(R, G, B)와 중첩되는 화소 전극(118)을 구비한다.
게이트 라인(102)과 데이터 라인(104)은 기판(142) 위에서 게이트 절연막(144)을 사이에 두고 교차하는 구조로 형성되어 화소 영역을 정의한다.
박막 트랜지스터(106)는 게이트 라인(102)에 접속된 게이트 전극(108), 데이터 라인(104)에 접속된 소스 전극(110), 소스 전극(110)과 마주하는 드레인 전극(12)을 구비한다. 그리고, 박막 트랜지스터(106)는 게이트 전극(108)과 게이트 절연막(144)을 사이에 두고 중첩되어 소스 전극(110)과 드레인 전극(112) 사이에 채널을 형성하는 활성층(146), 그 활성층(146)과 소스 및 드레인 전극(110, 112)과의 컨택 저항을 줄이기 위한 오믹 컨택층(148)을 구비한다.
스토리지 상부 전극(122)은 전단 게이트 라인(102)과 게이트 절연막(144)을 사이에 두고 중첩되어 스토리지 캐패시터를 형성한다. 이러한 스토리지 상부 전극(122)은 화소 영역을 따라 길게 신장된 드레인 전극(112)과 일체화된 구조로 형성된다.
보호막(150)은 상기 박막 트랜지스터(106)와 데이터 라인(104) 및 스토리지 상부 전극(122)을 덮도록 게이트 절연막(144) 위에 형성된다.
칼러 필터(R, G, B)는 수평 라인 단위로 색이 구분되도록 보호막(50) 위에 형성된다. 구체적으로, 칼라 필터(R, G, B)는 게이트 라인(102)을 기준으로 색이 구분되도록 수평 스트라이프형으로 형성된다. 이러한 칼라 필터들(R, G, B)은 도 8과 같이 스토리지 상부 전극(122)의 노출되어질 공간(B)을 사이에 두고 색별로 순차적으로 형성된다. 이에 따라, 동일색의 칼라 필터들(R 또는 G 또는 B)은 수직 방향으로 적어도 2도트 이상의 간격을 구조적으로 확보할 수 있게 된다. 따라서, 패터닝 공정시 동일색 칼라 필터들(R 또는 G 또는 B)간의 공정 마진 부족으로 인한 패턴 불량을 방지하고, 공정 마진 확보를 위한 개구율 감소를 방지할 수 있게 된다.
블랙 매트릭스(130)는 칼라 필터(R, G, B)가 형성된 보호막(150) 상에 게이트 라인(102)을 따라 인접한 칼라 필터(R, G, B)에 걸치도록 형성됨과 아울러 박막 트랜지스터(106)와 중첩되게 형성된다. 단, 블랙 매트릭스(130)는 스토리지 상부 전극(122)이 컨택홀에 의해 노출되어질 영역과는 중첩되지 않게 형성된다. 이러한 블랙 매트릭스(130)는 칼라 필터들(R, G, B) 사이의 공간을 통한 빛샘, 외부광 반사, 그리고 박막 트랜지스터(106)의 채널부가 외부광에 노출됨으로 인한 광 누설 전류 등을 방지하게 된다. 특히, 블랙 매트릭스(130)는 칼라 필터(R, G, B)가 수평 스트라이프형으로 형성됨에 따라 데이터 라인(104)과 중첩되는 수직부가 필요없 게 된다. 이에 따라, 블랙 매트릭스(130)과 데이터 라인(104)과의 기생 캐패시턴스를 최소화할 수 있게 된다.
칼러 필터(R, G, B) 및 블랙 매트릭스(130) 위에는 유기 절연물(포토 아크릴 등)로 이루어진 평탄화층(152)이 형성된다. 평탄화층(152)에는 그 평탄화층(152) 및 보호막(150)을 관통하여 스토리지 상부 전극(122)을 노출시키는 컨택홀(124)이 형성된다. 이러한 평탄화층(152)은 칼러 필터(R, G, B)와 블랙 매트릭스(130)의 단차를 보상하여 평탄한 표면을 제공하고, 그 칼러 필터(R, G, B) 및 블랙 매트릭스(130)로부터의 불순물이 액정으로 유입되는 것을 방지한다.
화소 전극(118)은 평탄화층(152) 위의 각 화소 영역에서 칼라 필터(R, G, B)와 중첩되도록 독립적으로 형성되고, 컨택홀(124)을 통해 노출된 스토리지 상부 전극(122)과 접속된다.
이러한 구조를 갖는 본 발명의 실시 예에 따른 COT 어레이 기판의 제조 방법을 도 9a 내지 도 9e를 참조하면 설명하면 다음과 같다.
도 9a는 본 발명의 실시 예에 따른 COT 어레이 기판 중 박막 트랜지스터 어레이를 도시한 단면도이다.
제1 마스크 공정으로 기판(142) 상에 게이트 라인(102) 및 게이트 전극(108)을 포함하는 게이트 금속 패턴이 형성된다. 구체적으로, 하부 기판(142) 상에 스퍼터링 방법 등의 증착 방법을 통해 게이트 금속층이 형성된다. 게이트 금속층으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd)이 이용된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 게이트 금속층이 패터닝됨으로써 게이트 라인(102), 그 게이트 라인(102)으로부터 돌출된 형태의 게이트 전극(108)을 포함하는 게이트 금속 패턴이 형성된다.
이어서, 상기 게이트 라인 및 전극(102, 108)이 형성된 기판(142) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 게이트 절연막(144)이 형성된다. 게이트 절연막(144)의 재료로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용된다.
제2 마스크 공정으로 게이트 절연막(144) 위에 활성층(146) 및 오믹 컨택층(148)을 포함하는 반도체 패턴이 형성된다. 구체적으로, 게이트 절연막(144) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 반도체층, 즉 비정질 실리콘층 및 n+ 비정질 실리콘층이 적층된다. 이어서, 제2 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 반도체층이 식각됨으로써 활성층(146) 및 오믹 컨택층(148)을 포함하는 반도체 패턴이 형성된다.
상기 반도체 패턴이 형성된 게이트 절연막(144) 위에 데이터 라인(102), 소스 및 드레인 전극(110, 112), 스토리지 상부 전극(122)을 포함하는 소스/드레인 금속 패턴이 형성된다. 구체적으로, 반도체 패턴이 형성된 게이트 절연막(152) 상에 PECVD, 스퍼터링 등의 증착 방법을 통해 소스/드레인 금속층이 적층된다. 소스/드레인 금속층으로는 Cr, MoW, Cr/Al, Cu, Al(Nd), Mo/Al, Mo/Al(Nd), Cr/Al(Nd) 등이 이용된다. 이어서, 제3 마스크를 이용한 포토리소그래피 공정과 식각 공정으로 소스/드레인 금속층이 식각됨으로써 데이터 라인(102), 데이터 라인(102)로부터 돌출된 형태의 소스 전극(110), 소스 전극(112)과 마주하는 드레 인 전극(114), 신장된 드레인 전극(114)과 일체화되며 전단 게이트 라인(102)의 일부분과 중첩되는 스토리지 상부 전극(122)을 포함하는 소스/드레인 금속 패턴이 형성된다. 그 다음, 소스 전극(112) 및 드레인 전극(114)을 마스크로 하여 그 사이로 노출된 오믹 컨택층(148)을 제거하여 활성층(146)을 노출시킨다.
한편, 전술한 반도체 패턴 및 소스/드레인 금속 패턴은 부분 투과(회절 노광 또는 반투과) 마스크를 이용하는 경우 하나의 마스크를 이용하여 형성할 수 있다.
그 다음, 소스/드레인 금속 패턴이 형성된 게이트 절연막(144) 상에 보호막(150)이 형성된다. 보호막(150)의 재료로는 게이트 절연막(144)과 같은 무기 절연 물질이나, 유기 절연 물질이 이용된다.
도 9b는 상기 박막 트랜지스터 어레이 위에 형성된 칼라 필터(R, G, B)를 도시한 단면도이다.
제4 내지 제6 마스크 공정으로 보호막(150) 위에 칼라 필터(R, G, B)가 순차적으로 형성된다. 구체적으로, 보호막(150) 위에 적색 안료가 분산된 포토레지스트를 도포한 후 제4 마스크를 이용한 포토리소그래피 공정으로 노광 및 현상함으로써 수평 스트라이프형의 적색 칼라 필터(R)를 형성한다. 이 경우, 수평 스트라이프형의 적색 칼라 필터(R)는 수직 방향으로 적어도 2개의 도트만큼의 간격을 갖게 된다. 이에 따라, 패턴 형성을 위한 적색 칼라 필터들(R)간의 공정 마진이 구조적으로 충분히 확보된다. 이어서, 제5 내지 제6 마스크 공정을 상기와 같이 반복함으로써 게이트 라인(102)을 기준으로 분리된 수평 스트라이프형의 녹색 및 청색 칼라 필터(G, B)를 형성한다.
도 9c는 칼라 필터(R, G, B)가 형성된 박막 트랜지스터 어레이 위에 형성된 블랙 매트릭스(30)를 도시한 단면도이다.
제7 마스크 공정으로 칼라 필터(R, G, B)가 형성된 보호막(150) 상에 블랙 매트릭스가 형성된다. 구체적으로, 칼러 필터(R, G, B)를 덮는 블랙 수지층을 보호막(152) 위에 형성한 후 제7 마스크를 이용한 포토리쏘그래피 공정 및 식각 공정으로 패터닝함으로써 게이트 라인(102)을 따르면서 인접한 칼라 필터(R, G, B)에 걸치도록 수평 스트라이프형 블랙 매트릭스(130)가 형성된다.
도 9d는 상기 칼라 필터(R, G, B) 및 블랙 매트릭스(30) 위에 형성된 평탄화층(152)을 도시한 단면도이다.
제8 마스크 공정으로 칼라 필터(R, G, B) 및 블랙 매트릭스(130) 위에 컨택홀(24)을 갖는 평탄화층(152)이 형성된다. 구체적으로, 칼라 필터(R, G, B) 및 블랙 매트릭스(130) 위에 스핀 코팅 방법 등을 통해 평탄화층(152)이 형성된다. 평탄화층(152)의 재료로는 포토 아크릴과 같이 높은 평탄화도를 갖는 유기 절연 물질이 이용된다. 이어서, 제8 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 평탄화층(152) 및 그 하부의 보호막(150)이 패터닝됨으로써 스토리지 상부 전극(122)을 노출시키는 컨택홀(124)이 형성된다.
도 9e는 상기 평탄화층(152) 위에 형성된 화소 전극(118)을 도시한 단면도이다.
제9 마스크 공정으로 평탄화층(152) 위의 각 화소 영역에 화소 전극(118)이 독립적으로 형성된다. 구체적으로, 평탄화층(152) 상에 스퍼터링 등의 증착 방법 을 통해 투명 도전막이 형성된다. 투명 도전막으로는 ITO, TO, IZO 등이 이용된다. 이어서 제9 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 투명 도전막이 패터닝됨으로써 화소 전극(118)이 형성된다. 이 화소 전극(118)은 컨택홀(124)을 통해 스토리지 상부 전극(122)과 접속된다.
상술한 바와 같이, 본 발명에 따른 COT 어레이 기판 및 그 제조 방법에서는 칼라 필터가 수평 스트라이프형으로 형성됨에 따라 동일한 색의 칼라 필터들간에 적어도 2도트 만큼의 간격이 구조적으로 확보될 수 있게 된다. 이에 따라, 칼라 필터의 패터닝 공정시 동일색 칼라 필터들(R 또는 G 또는 B)간의 공정 마진 부족으로 인한 패턴 불량을 방지하고, 공정 마진 확보를 위한 개구율 감소를 방지할 수 있게 된다.
또한, 본 발명에 따른 COT 어레이 기판 및 그 제조 방법에서는 칼라 필터가 수평 스트라이프형으로 형성됨에 따라 데이터 라인과 중첩되는 블랙 매트릭스의 수직부가 필요없게 된다. 이에 따라, 블랙 매트릭스와 데이터 라인과의 기생 캐패시턴스를 최소화하여 신호 지연량을 감소시킴으로써 화질 저하를 방지할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (15)

  1. 화소 영역을 정의하는 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터와, 그들을 보호하는 보호막을 포함하는 박막 트랜지스터 어레이와;
    상기 보호막 위에 상기 게이트 라인을 기준으로 색이 구분되도록 수평 스트라이프형으로 형성된 칼라 필터들과;
    상기 보호막 위에 상기 게이트 라인을 따라 형성된 블랙 매트릭스와;
    상기 화소 영역별로 칼라 필터 상에 형성되어 상기 박막 트랜지스터와 접속된 화소 전극을 구비하는 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판.
  2. 제 1 항에 있어서,
    상기 블랙 매트릭스는
    상기 박막 트랜지스터를 덮으면서 인접한 칼라 필터에 걸쳐 형성된 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판.
  3. 제 1 항에 있어서,
    상기 게이트 라인과 게이트 절연막을 사이에 두고 중첩되어 스토리지 캐패시터를 형성하기 위한 스토리지 상부 전극을 추가로 구비하는 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판.
  4. 제 3 항에 있어서,
    상기 박막 트랜지스터의 드레인 전극은 상기 화소 영역의 수직 방향으로 신장되고, 상기 스토리지 상부 전극은 신장된 드레인 전극과 일체화된 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판.
  5. 제 3항에 있어서,
    상기 칼라 필터 및 블랙 매트릭스의 단차를 보상하여 화소 전극이 형성되어질 평탄한 표면을 제공하는 평탄화층과,
    상기 평탄화층 및 상기 보호막을 관통하여 상기 스토리지 상부 전극을 노출시키는 컨택홀을 추가로 구비하고,
    상기 화소전극은 상기 컨택홀을 통해 상기 스토리지 상부전극과 접속된 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판.
  6. 삭제
  7. 제 5 항에 있어서,
    상기 칼라 필터는 인접한 칼라 필터와 상기 게이트 라인과 상기 컨택홀이 형성될 공간을 사이에 두고 배치되고, 상기 블랙 매트릭스는 상기 컨택홀이 형성될 공간이 노출되도록 형성된 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판.
  8. 화소 영역을 정의하는 게이트 라인 및 데이터 라인 사이에 접속된 박막 트랜지스터와, 그들을 보호하는 보호막을 포함하는 박막 트랜지스터 어레이를 형성하는 단계와;
    상기 보호막 위에 상기 게이트 라인을 기준으로 색이 구분되도록 수평 스트라이프형으로 칼라 필터들을 형성하는 단계와;
    상기 보호막 위에 상기 게이트 라인을 따라 블랙 매트릭스를 형성하는 단계와;
    상기 화소 영역별로 상기 칼라 필터 상에 화소 전극을 형성하여 상기 박막 트랜지스터와 접속되게 하는 단계를 포함하는 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 블랙 매트릭스는
    상기 박막 트랜지스터를 덮으면서 인접한 칼라 필터에 걸쳐 형성된 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판의 제조 방법.
  10. 제 8 항에 있어서,
    상기 게이트 라인과 게이트 절연막을 사이에 두고 중첩되어 스토리지 캐패시터를 형성하기 위한 스토리지 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 박막 트랜지스터의 드레인 전극은 상기 화소 영역의 수직 방향으로 신장되고, 상기 스토리지 상부 전극은 신장된 드레인 전극과 일체화된 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판의 제조 방법.
  12. 제 10항에 있어서,
    상기 칼라 필터 및 블랙 매트릭스의 단차를 보상하여 화소 전극이 형성되어질 평탄한 표면을 제공하는 평탄화층을 형성하는 단계와,
    상기 평탄화층 및 상기 보호막을 관통하여 상기 스토리지 상부전극을 노출시키는 컨택홀을 형성하는 단계를 추가로 포함하고,
    상기 화소전극은 상기 컨택홀을 통해 상기 스토리지 상부전극과 접속된 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판의 제조 방법.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 칼라 필터는 인접한 칼라 필터와, 상기 게이트 라인과 상기 컨택홀이 형성될 공간을 사이에 두고 배치되고, 상기 블랙 매트릭스는 상기 컨택홀이 형성될 공간이 노출되도록 형성된 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판의 제조 방법.
  15. 제 8 항에 있어서,
    상기 칼라 필터는 색별로 안료층 인쇄, 노광, 현상 공정을 반복하여 형성된 것을 특징으로 하는 칼라 필터가 형성된 박막 트랜지스터 어레이 기판의 제조 방법.
KR1020030090291A 2003-12-11 2003-12-11 칼라 필터가 형성된 박막 트랜지스터 기판 및 그 제조 방법 KR101017205B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030090291A KR101017205B1 (ko) 2003-12-11 2003-12-11 칼라 필터가 형성된 박막 트랜지스터 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090291A KR101017205B1 (ko) 2003-12-11 2003-12-11 칼라 필터가 형성된 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050058045A KR20050058045A (ko) 2005-06-16
KR101017205B1 true KR101017205B1 (ko) 2011-02-25

Family

ID=37251734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090291A KR101017205B1 (ko) 2003-12-11 2003-12-11 칼라 필터가 형성된 박막 트랜지스터 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101017205B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071542A (ko) * 2001-03-07 2002-09-13 엘지.필립스 엘시디 주식회사 잉크젯 방식 컬러필터를 가지는 액정표시장치 및 그의제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071542A (ko) * 2001-03-07 2002-09-13 엘지.필립스 엘시디 주식회사 잉크젯 방식 컬러필터를 가지는 액정표시장치 및 그의제조방법

Also Published As

Publication number Publication date
KR20050058045A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
KR101547855B1 (ko) 반도체 박막 트랜지스터 기판과 그 제조 방법
KR100808466B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100607519B1 (ko) 칼라 필터를 구비한 박막 트랜지스터 기판 및 그 제조 방법
US6774975B2 (en) Liquid crystal display panel having a patterned spacer
KR20120033688A (ko) 액정표시장치 및 이의 제조 방법
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
US6909477B1 (en) Liquid crystal display device with an ink-jet color filter and process for fabricating the same
US20050151898A1 (en) Liquid crystal display device with an ink-jet color filter and process for fabricating the same
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR20140098401A (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR20080110347A (ko) 전기 영동 표시 장치 및 그 제조 방법
KR100309209B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR20040100552A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100726130B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR101017205B1 (ko) 칼라 필터가 형성된 박막 트랜지스터 기판 및 그 제조 방법
US20080149933A1 (en) Display panel
JPH0682830A (ja) アクティブマトリックス液晶表示装置およびその製造方法
KR101297357B1 (ko) 수직정렬모드 액정표시장치
KR101013693B1 (ko) 액정표시소자 및 그 제조방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101408687B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20050068843A (ko) 칼라 필터를 갖는 박막 트랜지스터 기판 및 그 제조 방법
KR101919455B1 (ko) 액정표시장치 및 이의 제조 방법
KR20040061950A (ko) 티에프티-엘씨디 및 그 제조방법
KR100859511B1 (ko) 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 9