JP2000294791A - 半導体装置および半導体製造方法 - Google Patents
半導体装置および半導体製造方法Info
- Publication number
- JP2000294791A JP2000294791A JP11098366A JP9836699A JP2000294791A JP 2000294791 A JP2000294791 A JP 2000294791A JP 11098366 A JP11098366 A JP 11098366A JP 9836699 A JP9836699 A JP 9836699A JP 2000294791 A JP2000294791 A JP 2000294791A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- forming
- substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 基板の上に遮光膜を配し層間膜で覆って遮光
膜上方にＴＦＴを形成する際にＴＦＴの形成に悪影響を
与える遮光膜に起因する段差を低減する半導体装置およ
び半導体製造方法を提供する。 【解決手段】 ガラス基板１に掘り込み部２を形成し、
掘り込み部を含むガラス基板上部の全面にアルミニウム
３を成膜して、このアルミニウムを研磨して平坦化し、
続いて、ガラス基板上端部に達するまでアルミニウムを
陽極酸化して透明絶縁層３２に変えることで、ガラス基
板上部を平坦化し遮光膜３５における段差の発生を解消
する構造とその製法。
膜上方にＴＦＴを形成する際にＴＦＴの形成に悪影響を
与える遮光膜に起因する段差を低減する半導体装置およ
び半導体製造方法を提供する。 【解決手段】 ガラス基板１に掘り込み部２を形成し、
掘り込み部を含むガラス基板上部の全面にアルミニウム
３を成膜して、このアルミニウムを研磨して平坦化し、
続いて、ガラス基板上端部に達するまでアルミニウムを
陽極酸化して透明絶縁層３２に変えることで、ガラス基
板上部を平坦化し遮光膜３５における段差の発生を解消
する構造とその製法。
Description
【０００１】
【発明の属する技術分野】本発明は、特に基板の上に遮
光膜を配し層間膜で覆って遮光膜上方にＴＦＴを形成す
る際にＴＦＴの形成に悪影響を与える遮光膜に起因する
段差を低減する半導体装置および半導体製造方法に関す
る。
光膜を配し層間膜で覆って遮光膜上方にＴＦＴを形成す
る際にＴＦＴの形成に悪影響を与える遮光膜に起因する
段差を低減する半導体装置および半導体製造方法に関す
る。
【０００２】
【従来の技術】図４は従来の半導体装置の平面図、図５
は図４の半導体装置の図４のＡ−Ａ’部分の断面図、図
６は図４の半導体装置において発生するエッチング残渣
を示している。従来の半導体装置では、図４に示すよう
にガラス基板４１上に遮光膜４２を形成し、続いて図５
に示すように層間膜４５を１μｍ程度の膜厚で成膜して
ＴＦＴ４４（薄膜トランジスタ）を形成する。この時画
素電極５０を周回するようにゲート線Ｇおよびデータ線
Ｄに沿って形成される遮光膜４２は図４に示すように井
桁状に形成される。
は図４の半導体装置の図４のＡ−Ａ’部分の断面図、図
６は図４の半導体装置において発生するエッチング残渣
を示している。従来の半導体装置では、図４に示すよう
にガラス基板４１上に遮光膜４２を形成し、続いて図５
に示すように層間膜４５を１μｍ程度の膜厚で成膜して
ＴＦＴ４４（薄膜トランジスタ）を形成する。この時画
素電極５０を周回するようにゲート線Ｇおよびデータ線
Ｄに沿って形成される遮光膜４２は図４に示すように井
桁状に形成される。
【０００３】
【発明が解決しようとする課題】しかしながら、従来技
術には以下に掲げる問題点があった。第１の問題点は、
遮光膜４２による段差が生じ、平坦性が劣化することで
ある。
術には以下に掲げる問題点があった。第１の問題点は、
遮光膜４２による段差が生じ、平坦性が劣化することで
ある。
【０００４】そして第２の問題点は、遮光膜４２による
段差が生ずるため、遮光膜４２を井桁状に形成した場合
遮光膜４２のない領域は穴状になり、この穴形状のため
に、この後に行われる各工程において図６に示すような
洗浄不良・エッチング残渣６１等の問題が生ずることで
ある。
段差が生ずるため、遮光膜４２を井桁状に形成した場合
遮光膜４２のない領域は穴状になり、この穴形状のため
に、この後に行われる各工程において図６に示すような
洗浄不良・エッチング残渣６１等の問題が生ずることで
ある。
【０００５】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、基板の上に遮光膜
を配し層間膜で覆って遮光膜上方にＴＦＴを形成する際
にＴＦＴの形成に悪影響を与える遮光膜に起因する段差
を低減する半導体装置および半導体製造方法を提供する
点にある。
のであり、その目的とするところは、基板の上に遮光膜
を配し層間膜で覆って遮光膜上方にＴＦＴを形成する際
にＴＦＴの形成に悪影響を与える遮光膜に起因する段差
を低減する半導体装置および半導体製造方法を提供する
点にある。
【０００６】
【課題を解決するための手段】本発明の請求項１に記載
の要旨は、基板の上に遮光膜を配し層間膜で覆って遮光
膜上方にＴＦＴを形成する際にＴＦＴの形成に悪影響を
与える遮光膜に起因する段差を低減する半導体装置であ
って、透明絶縁基板上に掘り込み部が形成され、前記掘
り込み部の内部に金属膜が形成され、前記金属膜以外の
領域には透明絶縁層が形成され、前記金属膜の上部にＴ
ＦＴが形成されていることを特徴とする半導体装置に存
する。また本発明の請求項２に記載の要旨は、前記金属
膜がアルミニウムを含むことを特徴とする請求項１に記
載の半導体装置に存する。また本発明の請求項３に記載
の要旨は、基板の上に遮光膜を配し層間膜で覆って遮光
膜上方にＴＦＴを形成する際にＴＦＴの形成に悪影響を
与える遮光膜に起因する段差を低減する半導体製造方法
であって、透明絶縁基板上に掘り込み部を形成する工程
と、少なくとも前記掘り込み部の深さ以上の膜厚で金属
膜を成膜する工程と、前記金属膜を平坦化する工程と、
前記金属膜を陽極酸化する工程と、陽極酸化により前記
掘り込み部の内部に前記金属膜を残すとともに、当該掘
り込み部の内部以外の領域には透明絶縁層を形成する工
程と、前記金属膜の上部にＴＦＴを形成する工程とを有
することを特徴とする半導体製造方法に存する。また本
発明の請求項４に記載の要旨は、基板の上に遮光膜を配
し層間膜で覆って遮光膜上方にＴＦＴを形成する際にＴ
ＦＴの形成に悪影響を与える遮光膜に起因する段差を低
減する半導体製造方法であって、透明絶縁基板上に掘り
込み部を形成する工程と、少なくとも前記掘り込み部の
深さ以下の膜厚で金属膜を成膜する工程と、リフトオフ
法を用いて前記掘り込み部のみに前記金属膜を残す工程
と、前記金属膜を陽極酸化して前記掘り込み部の内側下
部に前記金属膜を残すとともに、当該掘り込み部の内側
上部に透明絶縁層を形成する工程と、ガラス基板全面に
絶縁膜を形成する工程と、前記金属膜の上部にＴＦＴを
形成する工程とを有することを特徴とする半導体製造方
法に存する。また本発明の請求項５に記載の要旨は、ガ
ラス基板に溝を掘り、前記金属膜を所定膜厚だけ形成し
て溝を除くガラス基板の表面にも前記金属膜が残るよう
に研磨して平坦化する工程と、陽極酸化を行って溝部以
外の前記金属膜を金属酸化膜に変えて当該金属膜の表面
を平坦化する工程とを有することを特徴とする請求項３
または４に記載の半導体製造方法に存する。また本発明
の請求項６に記載の要旨は、前記ガラス基板にレジスト
をマスクにして溝を掘る工程と、溝の深さと概略等しい
膜厚の前記金属膜を形成するとともに、リフトオフによ
り溝にのみ前記金属膜を残してレジストを除去する工程
と、前記金属膜の表面を陽極酸化して表面が平坦化され
た基板を形成する工程とを有することを特徴とする請求
項５に記載の半導体製造方法に存する。また本発明の請
求項７に記載の要旨は、前記ガラス基板にレジストをマ
スクにして溝を掘る工程と、溝の深さよりも薄い膜厚の
前記金属膜を形成するとともに、リフトオフにより溝に
のみ前記金属膜を残してレジスト除去後に、凹部を埋め
るに足りる膜厚の絶縁膜を成長させた後に研磨して凹部
に絶縁膜を埋め込み、当該絶縁膜上を絶縁膜で覆って表
面が平坦化された基板を形成する工程とを有することを
特徴とする請求項５に記載の半導体製造方法に存する。
また本発明の請求項８に記載の要旨は、前記基板の材質
に所定の高熱伝導率を有する透明絶縁材料を使用する請
求項３または４に記載の半導体製造方法に存する。また
本発明の請求項９に記載の要旨は、前記透明絶縁材料は
ＳｉＣを含む請求項８に記載の半導体製造方法に存す
る。
の要旨は、基板の上に遮光膜を配し層間膜で覆って遮光
膜上方にＴＦＴを形成する際にＴＦＴの形成に悪影響を
与える遮光膜に起因する段差を低減する半導体装置であ
って、透明絶縁基板上に掘り込み部が形成され、前記掘
り込み部の内部に金属膜が形成され、前記金属膜以外の
領域には透明絶縁層が形成され、前記金属膜の上部にＴ
ＦＴが形成されていることを特徴とする半導体装置に存
する。また本発明の請求項２に記載の要旨は、前記金属
膜がアルミニウムを含むことを特徴とする請求項１に記
載の半導体装置に存する。また本発明の請求項３に記載
の要旨は、基板の上に遮光膜を配し層間膜で覆って遮光
膜上方にＴＦＴを形成する際にＴＦＴの形成に悪影響を
与える遮光膜に起因する段差を低減する半導体製造方法
であって、透明絶縁基板上に掘り込み部を形成する工程
と、少なくとも前記掘り込み部の深さ以上の膜厚で金属
膜を成膜する工程と、前記金属膜を平坦化する工程と、
前記金属膜を陽極酸化する工程と、陽極酸化により前記
掘り込み部の内部に前記金属膜を残すとともに、当該掘
り込み部の内部以外の領域には透明絶縁層を形成する工
程と、前記金属膜の上部にＴＦＴを形成する工程とを有
することを特徴とする半導体製造方法に存する。また本
発明の請求項４に記載の要旨は、基板の上に遮光膜を配
し層間膜で覆って遮光膜上方にＴＦＴを形成する際にＴ
ＦＴの形成に悪影響を与える遮光膜に起因する段差を低
減する半導体製造方法であって、透明絶縁基板上に掘り
込み部を形成する工程と、少なくとも前記掘り込み部の
深さ以下の膜厚で金属膜を成膜する工程と、リフトオフ
法を用いて前記掘り込み部のみに前記金属膜を残す工程
と、前記金属膜を陽極酸化して前記掘り込み部の内側下
部に前記金属膜を残すとともに、当該掘り込み部の内側
上部に透明絶縁層を形成する工程と、ガラス基板全面に
絶縁膜を形成する工程と、前記金属膜の上部にＴＦＴを
形成する工程とを有することを特徴とする半導体製造方
法に存する。また本発明の請求項５に記載の要旨は、ガ
ラス基板に溝を掘り、前記金属膜を所定膜厚だけ形成し
て溝を除くガラス基板の表面にも前記金属膜が残るよう
に研磨して平坦化する工程と、陽極酸化を行って溝部以
外の前記金属膜を金属酸化膜に変えて当該金属膜の表面
を平坦化する工程とを有することを特徴とする請求項３
または４に記載の半導体製造方法に存する。また本発明
の請求項６に記載の要旨は、前記ガラス基板にレジスト
をマスクにして溝を掘る工程と、溝の深さと概略等しい
膜厚の前記金属膜を形成するとともに、リフトオフによ
り溝にのみ前記金属膜を残してレジストを除去する工程
と、前記金属膜の表面を陽極酸化して表面が平坦化され
た基板を形成する工程とを有することを特徴とする請求
項５に記載の半導体製造方法に存する。また本発明の請
求項７に記載の要旨は、前記ガラス基板にレジストをマ
スクにして溝を掘る工程と、溝の深さよりも薄い膜厚の
前記金属膜を形成するとともに、リフトオフにより溝に
のみ前記金属膜を残してレジスト除去後に、凹部を埋め
るに足りる膜厚の絶縁膜を成長させた後に研磨して凹部
に絶縁膜を埋め込み、当該絶縁膜上を絶縁膜で覆って表
面が平坦化された基板を形成する工程とを有することを
特徴とする請求項５に記載の半導体製造方法に存する。
また本発明の請求項８に記載の要旨は、前記基板の材質
に所定の高熱伝導率を有する透明絶縁材料を使用する請
求項３または４に記載の半導体製造方法に存する。また
本発明の請求項９に記載の要旨は、前記透明絶縁材料は
ＳｉＣを含む請求項８に記載の半導体製造方法に存す
る。
【０００７】
【発明の実施の形態】以下に示す各実施の形態の特徴
は、絶縁基板に作成した掘り込み部内に遮光膜を形成
し、同時に透明絶縁層を平坦に作製することで通常の遮
光膜のような段差およびプロセスにおける洗浄不良・エ
ッチング残渣を防止できることにある。以下、本発明の
実施の形態を図面に基づいて詳細に説明する。
は、絶縁基板に作成した掘り込み部内に遮光膜を形成
し、同時に透明絶縁層を平坦に作製することで通常の遮
光膜のような段差およびプロセスにおける洗浄不良・エ
ッチング残渣を防止できることにある。以下、本発明の
実施の形態を図面に基づいて詳細に説明する。
【０００８】（第１の実施の形態）図１は本発明の第１
の実施の形態にかかる半導体装置および半導体製造方法
を説明するためのプロセス図であって、本実施の形態に
おいて示す図は、概ね図４のＡ−Ａ’部分の２ヶ所のＴ
ＦＴの付近を記載しているものである。まず、図１
（ａ）に示すように、ガラス基板１に一般的なフォトリ
ソグラフィとエッチングを用いて例えば２００ｎｍ程度
の深さで掘り込み部２を形成した後、スパッタ法を用い
て６００ｎｍ程度の膜厚でアルミニウム３を成膜する。
続いて、図１（ｂ）に示すように、アルミニウム３に例
えばＣＭＰ（化学的機械的研磨）法を用いて研磨を行
い、上面が平坦なアルミニウム３１を形成する。この時
に掘り込み部２以外のガラス基板１上に残すアルミニウ
ム３の膜厚は例えば３５０ｎｍ程度とする。続いて、図
１（ｃ）に示すように、アルミニウム３１の陽極酸化を
行い、掘り込み部２以外の領域のアルミニウム３１を酸
化して透明絶縁層３２を形成すると同時に遮光膜３５を
作製する。続いて、図１（ｄ）に示すように、一般なＴ
ＦＴ作製プロセスを用いてＴＦＴ４を作製する。この
後、図示していないが、層間膜コンタクトホールおよび
透明電極等を形成してＬＣＤ（液晶ディスプレイ）基板
を作製することができる。なお、第１の実施の形態では
図１（ｂ）に示すようにＣＭＰ（化学的機械的研磨）法
等の研磨法を用いたが、これに特に限定されることな
く、例えばリフロー法を用いることも可能である。
の実施の形態にかかる半導体装置および半導体製造方法
を説明するためのプロセス図であって、本実施の形態に
おいて示す図は、概ね図４のＡ−Ａ’部分の２ヶ所のＴ
ＦＴの付近を記載しているものである。まず、図１
（ａ）に示すように、ガラス基板１に一般的なフォトリ
ソグラフィとエッチングを用いて例えば２００ｎｍ程度
の深さで掘り込み部２を形成した後、スパッタ法を用い
て６００ｎｍ程度の膜厚でアルミニウム３を成膜する。
続いて、図１（ｂ）に示すように、アルミニウム３に例
えばＣＭＰ（化学的機械的研磨）法を用いて研磨を行
い、上面が平坦なアルミニウム３１を形成する。この時
に掘り込み部２以外のガラス基板１上に残すアルミニウ
ム３の膜厚は例えば３５０ｎｍ程度とする。続いて、図
１（ｃ）に示すように、アルミニウム３１の陽極酸化を
行い、掘り込み部２以外の領域のアルミニウム３１を酸
化して透明絶縁層３２を形成すると同時に遮光膜３５を
作製する。続いて、図１（ｄ）に示すように、一般なＴ
ＦＴ作製プロセスを用いてＴＦＴ４を作製する。この
後、図示していないが、層間膜コンタクトホールおよび
透明電極等を形成してＬＣＤ（液晶ディスプレイ）基板
を作製することができる。なお、第１の実施の形態では
図１（ｂ）に示すようにＣＭＰ（化学的機械的研磨）法
等の研磨法を用いたが、これに特に限定されることな
く、例えばリフロー法を用いることも可能である。
【０００９】本実施の形態では、ＴＦＴ４の光リークに
対する遮光膜３５の膜厚は掘り込み部２の深さによって
決められ、研磨によるアルミニウム３をガラス基板１上
に残す厚さとアルミニウム３の膜厚によって透明絶縁層
３２の膜厚を規定することができ、かつ、透明絶縁層３
２を平坦に作製することができる。このため、従来方法
による場合と異なり段差が生ずることがない。従って、
凹凸の緩和によりＬＣＤ基板は平坦性が向上し、また、
この後に行われるＴＦＴ作製工程における、遮光膜３５
の段差に起因する洗浄不良やエッチング残渣等の問題を
解消できる。
対する遮光膜３５の膜厚は掘り込み部２の深さによって
決められ、研磨によるアルミニウム３をガラス基板１上
に残す厚さとアルミニウム３の膜厚によって透明絶縁層
３２の膜厚を規定することができ、かつ、透明絶縁層３
２を平坦に作製することができる。このため、従来方法
による場合と異なり段差が生ずることがない。従って、
凹凸の緩和によりＬＣＤ基板は平坦性が向上し、また、
この後に行われるＴＦＴ作製工程における、遮光膜３５
の段差に起因する洗浄不良やエッチング残渣等の問題を
解消できる。
【００１０】以上説明したように、第１の実施の形態に
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３２の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３２の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
【００１１】（第２の実施の形態）図２は本発明の第２
の実施の形態にかかる半導体装置および半導体製造方法
を説明するためのプロセス図であって、本実施の形態に
おいて示す図は、概ね図４のＡ−Ａ’部分の２ヶ所のＴ
ＦＴの付近を記載しているものである。まず、図２
（ａ）に示すように、ガラス基板１にフォトレジスト
（ＰＲ）１１を塗布した後に一般的なフォトリソグラフ
ィとエッチング技術を用いて例えば２００ｎｍ程度の深
さで掘り込み部２を形成する。続いて、図２（ｂ）に示
すように、スパッタ法を用いて６００ｎｍ程度の膜厚で
アルミニウム３を成膜する。続いて、図２（ｃ）に示す
ように、リフトオフ法を用いて掘り込み部２の内部にの
みにアルミニウム３を残した後、スパッタ法を用いて３
５０ｎｍ程度の膜厚でアルミニウム３３を成膜する。続
いて、図２（ｄ）に示すように、アルミニウム３３の陽
極酸化を行い、掘り込み部２以外の領域のアルミニウム
３３を酸化して透明絶縁層３４を形成すると同時に遮光
膜３５を作製する。続いて、図２（ｅ）に示すように、
一般なＴＦＴ作製プロセスを用いてＴＦＴ４を作製す
る。この後、図示していない層間膜コンタクトホールお
よび透明電極等を形成してＬＣＤ基板を作製することが
できる。なお、第２の実施の形態では図２（ｃ）に示す
ようにリフトオフを行った後にアルミニウム３３をスパ
ッタしているが、この間に研磨またはレーザ照射による
リフローを行ってより強固な平坦化を行うことも可能で
ある。
の実施の形態にかかる半導体装置および半導体製造方法
を説明するためのプロセス図であって、本実施の形態に
おいて示す図は、概ね図４のＡ−Ａ’部分の２ヶ所のＴ
ＦＴの付近を記載しているものである。まず、図２
（ａ）に示すように、ガラス基板１にフォトレジスト
（ＰＲ）１１を塗布した後に一般的なフォトリソグラフ
ィとエッチング技術を用いて例えば２００ｎｍ程度の深
さで掘り込み部２を形成する。続いて、図２（ｂ）に示
すように、スパッタ法を用いて６００ｎｍ程度の膜厚で
アルミニウム３を成膜する。続いて、図２（ｃ）に示す
ように、リフトオフ法を用いて掘り込み部２の内部にの
みにアルミニウム３を残した後、スパッタ法を用いて３
５０ｎｍ程度の膜厚でアルミニウム３３を成膜する。続
いて、図２（ｄ）に示すように、アルミニウム３３の陽
極酸化を行い、掘り込み部２以外の領域のアルミニウム
３３を酸化して透明絶縁層３４を形成すると同時に遮光
膜３５を作製する。続いて、図２（ｅ）に示すように、
一般なＴＦＴ作製プロセスを用いてＴＦＴ４を作製す
る。この後、図示していない層間膜コンタクトホールお
よび透明電極等を形成してＬＣＤ基板を作製することが
できる。なお、第２の実施の形態では図２（ｃ）に示す
ようにリフトオフを行った後にアルミニウム３３をスパ
ッタしているが、この間に研磨またはレーザ照射による
リフローを行ってより強固な平坦化を行うことも可能で
ある。
【００１２】以上説明したように、第２の実施の形態に
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３４の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３４の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
【００１３】（第３の実施の形態）図３は本発明の第３
の実施の形態にかかる半導体装置および半導体製造方法
を説明するためのプロセス図であって、本実施の形態に
おいて示す図は、概ね図４のＡ−Ａ’部分の２ヶ所のＴ
ＦＴの付近を記載しているものである。まず、図３
（ａ）に示すように、ガラス基板１にフォトレジスト
（ＰＲ）１１を塗布した後に一般的なフォトリソグラフ
ィとエッチングを用いて例えば２００ｎｍ程度の深さで
掘り込み部２を形成する。続いて、図３（ｂ）に示すよ
うに、スパッタ法を用いて１５０ｎｍ程度の膜厚でアル
ミニウム３を成膜する。続いて、図３（ｃ）に示すよう
に、リフトオフ法を用いて掘り込み部２の内部にのみに
アルミニウム３６を残す。続いて、図３（ｄ）に示すよ
うに、アルミニウム３６の陽極酸化を行い、透明絶縁層
３７を形成すると同時に遮光膜３５を作製し、その上に
絶縁膜３８を形成する。続いて、図３（ｅ）に示すよう
に、一般なＴＦＴ作製プロセスを用いてＴＦＴ４を作製
する。この後、図示していない層間膜コンタクトホール
および透明電極等を形成してＬＣＤ基板を作製すること
ができる。
の実施の形態にかかる半導体装置および半導体製造方法
を説明するためのプロセス図であって、本実施の形態に
おいて示す図は、概ね図４のＡ−Ａ’部分の２ヶ所のＴ
ＦＴの付近を記載しているものである。まず、図３
（ａ）に示すように、ガラス基板１にフォトレジスト
（ＰＲ）１１を塗布した後に一般的なフォトリソグラフ
ィとエッチングを用いて例えば２００ｎｍ程度の深さで
掘り込み部２を形成する。続いて、図３（ｂ）に示すよ
うに、スパッタ法を用いて１５０ｎｍ程度の膜厚でアル
ミニウム３を成膜する。続いて、図３（ｃ）に示すよう
に、リフトオフ法を用いて掘り込み部２の内部にのみに
アルミニウム３６を残す。続いて、図３（ｄ）に示すよ
うに、アルミニウム３６の陽極酸化を行い、透明絶縁層
３７を形成すると同時に遮光膜３５を作製し、その上に
絶縁膜３８を形成する。続いて、図３（ｅ）に示すよう
に、一般なＴＦＴ作製プロセスを用いてＴＦＴ４を作製
する。この後、図示していない層間膜コンタクトホール
および透明電極等を形成してＬＣＤ基板を作製すること
ができる。
【００１４】以上説明したように、第３の実施の形態に
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３７の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
よれば、以下に掲げる効果を奏する。第１の効果は、平
坦性の向上によりＬＣＤ基板の凹凸が緩和され、また、
平坦性ゆえに遮光膜３５の段差に起因する洗浄不良やエ
ッチング残渣等の問題が発生しなくなることである。そ
して第２の効果は、遮光膜３５と透明絶縁層３７の関係
を、掘り込み部２の深さとアルミニウム３の膜厚および
研磨量から任意に決めることができることである。
【００１５】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
【００１６】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。第１の効果は、平坦性
の向上によりＬＣＤ基板の凹凸が緩和され、また、平坦
性ゆえに遮光膜の段差に起因する洗浄不良やエッチング
残渣等の問題が発生しなくなることである。そして第２
の効果は、遮光膜と透明絶縁層の関係を、掘り込み部の
深さとアルミニウムの膜厚および研磨量から任意に決め
ることができることである。
で、以下に掲げる効果を奏する。第１の効果は、平坦性
の向上によりＬＣＤ基板の凹凸が緩和され、また、平坦
性ゆえに遮光膜の段差に起因する洗浄不良やエッチング
残渣等の問題が発生しなくなることである。そして第２
の効果は、遮光膜と透明絶縁層の関係を、掘り込み部の
深さとアルミニウムの膜厚および研磨量から任意に決め
ることができることである。
【図１】本発明の第１の実施の形態にかかる半導体装置
および半導体製造方法を説明するためのプロセス図であ
る。
および半導体製造方法を説明するためのプロセス図であ
る。
【図２】本発明の第２の実施の形態にかかる半導体装置
および半導体製造方法を説明するためのプロセス図であ
る。
および半導体製造方法を説明するためのプロセス図であ
る。
【図３】本発明の第３の実施の形態にかかる半導体装置
および半導体製造方法を説明するためのプロセス図であ
る。
および半導体製造方法を説明するためのプロセス図であ
る。
【図４】従来の半導体装置の平面図である。
【図５】図４の半導体装置の図４のＡ−Ａ’部分の断面
図である。
図である。
【図６】図４の半導体装置において発生するエッチング
残渣を示している。
残渣を示している。
１…ガラス基板 ２…掘り込み部 ３…アルミニウム ４…ＴＦＴ（薄膜トランジスタ） １１…フォトレジスト（ＰＲ） ３１…アルミニウム ３２…透明絶縁層 ３３…アルミニウム ３４…透明絶縁層 ３５…遮光膜 ３６…アルミニウム ３７…透明絶縁層 ３８…絶縁膜 Ｄ…ゲート線 Ｇ…データ線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 HA28 JA24 JB51 JB58 MA05 MA15 MA17 MA24 NA19 PA01 5F033 GG04 HH08 MM01 PP15 QQ41 QQ48 RR01 RR03 SS26 VV15 XX01 XX32 5F110 AA18 BB01 CC01 DD02 DD12 DD21 DD30 NN47 NN54 NN58 QQ14
Claims (9)
- 【請求項１】 基板の上に遮光膜を配し層間膜で覆って
遮光膜上方にＴＦＴを形成する際にＴＦＴの形成に悪影
響を与える遮光膜に起因する段差を低減する半導体装置
であって、 透明絶縁基板上に掘り込み部が形成され、前記掘り込み
部の内部に金属膜が形成され、前記金属膜以外の領域に
は透明絶縁層が形成され、前記金属膜の上部にＴＦＴが
形成されていることを特徴とする半導体装置。 - 【請求項２】 前記金属膜がアルミニウムを含むことを
特徴とする請求項１に記載の半導体装置。 - 【請求項３】 基板の上に遮光膜を配し層間膜で覆って
遮光膜上方にＴＦＴを形成する際にＴＦＴの形成に悪影
響を与える遮光膜に起因する段差を低減する半導体製造
方法であって、 透明絶縁基板上に掘り込み部を形成する工程と、少なく
とも前記掘り込み部の深さ以上の膜厚で金属膜を成膜す
る工程と、前記金属膜を平坦化する工程と、前記金属膜
を陽極酸化する工程と、陽極酸化により前記掘り込み部
の内部に前記金属膜を残すとともに、当該掘り込み部の
内部以外の領域には透明絶縁層を形成する工程と、前記
金属膜の上部にＴＦＴを形成する工程とを有することを
特徴とする半導体製造方法。 - 【請求項４】 基板の上に遮光膜を配し層間膜で覆って
遮光膜上方にＴＦＴを形成する際にＴＦＴの形成に悪影
響を与える遮光膜に起因する段差を低減する半導体製造
方法であって、 透明絶縁基板上に掘り込み部を形成する工程と、少なく
とも前記掘り込み部の深さ以下の膜厚で金属膜を成膜す
る工程と、リフトオフ法を用いて前記掘り込み部のみに
前記金属膜を残す工程と、前記金属膜を陽極酸化して前
記掘り込み部の内側下部に前記金属膜を残すとともに、
当該掘り込み部の内側上部に透明絶縁層を形成する工程
と、ガラス基板全面に絶縁膜を形成する工程と、前記金
属膜の上部にＴＦＴを形成する工程とを有することを特
徴とする半導体製造方法。 - 【請求項５】 ガラス基板に溝を掘り、前記金属膜を所
定膜厚だけ形成して溝を除くガラス基板の表面にも前記
金属膜が残るように研磨して平坦化する工程と、陽極酸
化を行って溝部以外の前記金属膜を金属酸化膜に変えて
当該金属膜の表面を平坦化する工程とを有することを特
徴とする請求項３または４に記載の半導体製造方法。 - 【請求項６】 前記ガラス基板にレジストをマスクにし
て溝を掘る工程と、溝の深さと概略等しい膜厚の前記金
属膜を形成するとともに、リフトオフにより溝にのみ前
記金属膜を残してレジストを除去する工程と、前記金属
膜の表面を陽極酸化して表面が平坦化された基板を形成
する工程とを有することを特徴とする請求項５に記載の
半導体製造方法。 - 【請求項７】 前記ガラス基板にレジストをマスクにし
て溝を掘る工程と、溝の深さよりも薄い膜厚の前記金属
膜を形成するとともに、リフトオフにより溝にのみ前記
金属膜を残してレジスト除去後に、凹部を埋めるに足り
る膜厚の絶縁膜を成長させた後に研磨して凹部に絶縁膜
を埋め込み、当該絶縁膜上を絶縁膜で覆って表面が平坦
化された基板を形成する工程とを有することを特徴とす
る請求項５に記載の半導体製造方法。 - 【請求項８】 前記基板の材質に所定の高熱伝導率を有
する透明絶縁材料を使用することを特徴とする請求項３
または４に記載の半導体製造方法。 - 【請求項９】 前記透明絶縁材料はＳｉＣを含むことを
特徴とする請求項８に記載の半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9836699A JP3332005B2 (ja) | 1999-04-06 | 1999-04-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9836699A JP3332005B2 (ja) | 1999-04-06 | 1999-04-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294791A true JP2000294791A (ja) | 2000-10-20 |
| JP3332005B2 JP3332005B2 (ja) | 2002-10-07 |
Family
ID=14217892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9836699A Expired - Lifetime JP3332005B2 (ja) | 1999-04-06 | 1999-04-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3332005B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066864A (ja) * | 2001-08-24 | 2003-03-05 | Sharp Corp | 埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法 |
| US7132694B2 (en) | 2001-09-21 | 2006-11-07 | Seiko Epson Corporation | Electro-optical device, method for fabricating the same, and electronic apparatus |
| CN100412629C (zh) * | 2005-03-15 | 2008-08-20 | Nec液晶技术株式会社 | 液晶显示设备及其制造方法 |
| US7804096B2 (en) | 2005-01-21 | 2010-09-28 | Seiko Epson Corporation | Semiconductor device comprising planarized light-shielding island films for thin-film transistors |
| JP2011227524A (ja) * | 2011-07-21 | 2011-11-10 | Getner Foundation Llc | 液晶表示装置およびその製造方法 |
| JP2020134611A (ja) * | 2019-02-15 | 2020-08-31 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| CN112701145A (zh) * | 2020-12-22 | 2021-04-23 | Oppo（重庆）智能科技有限公司 | 有机电致发光二极管显示面板及其制备方法、电子设备 |
| JP2021071513A (ja) * | 2019-10-29 | 2021-05-06 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法および電子機器 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03271720A (ja) * | 1990-03-22 | 1991-12-03 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 |
| JPH0682830A (ja) * | 1992-08-31 | 1994-03-25 | Dainippon Printing Co Ltd | アクティブマトリックス液晶表示装置およびその製造方法 |
| JPH09230371A (ja) * | 1996-02-20 | 1997-09-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板およびその製造方法 |
-
1999
- 1999-04-06 JP JP9836699A patent/JP3332005B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03271720A (ja) * | 1990-03-22 | 1991-12-03 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置の薄膜トランジスタアレイの製造方法 |
| JPH0682830A (ja) * | 1992-08-31 | 1994-03-25 | Dainippon Printing Co Ltd | アクティブマトリックス液晶表示装置およびその製造方法 |
| JPH09230371A (ja) * | 1996-02-20 | 1997-09-05 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板およびその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003066864A (ja) * | 2001-08-24 | 2003-03-05 | Sharp Corp | 埋め込み構造を有する基板およびそれを用いた表示装置ならびにその製造方法 |
| US7132694B2 (en) | 2001-09-21 | 2006-11-07 | Seiko Epson Corporation | Electro-optical device, method for fabricating the same, and electronic apparatus |
| US7804096B2 (en) | 2005-01-21 | 2010-09-28 | Seiko Epson Corporation | Semiconductor device comprising planarized light-shielding island films for thin-film transistors |
| CN100412629C (zh) * | 2005-03-15 | 2008-08-20 | Nec液晶技术株式会社 | 液晶显示设备及其制造方法 |
| JP2011227524A (ja) * | 2011-07-21 | 2011-11-10 | Getner Foundation Llc | 液晶表示装置およびその製造方法 |
| JP2020134611A (ja) * | 2019-02-15 | 2020-08-31 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| JP2021071513A (ja) * | 2019-10-29 | 2021-05-06 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の製造方法および電子機器 |
| CN112701145A (zh) * | 2020-12-22 | 2021-04-23 | Oppo（重庆）智能科技有限公司 | 有机电致发光二极管显示面板及其制备方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3332005B2 (ja) | 2002-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI232556B (en) | Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor | |
| JP5020428B2 (ja) | トップゲート形ポリシリコン薄膜トランジスター製造方法 | |
| US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
| JP4187819B2 (ja) | 薄膜装置の製造方法 | |
| CN107195549B (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US6998640B2 (en) | Thin film transistor structure | |
| JP2000294791A (ja) | 半導体装置および半導体製造方法 | |
| US6894754B2 (en) | Substrate with a flattening film, display substrate, and method of manufacturing the substrates | |
| US20050219434A1 (en) | Liquid crystal display panel and manufacturing method thereof | |
| JP4309331B2 (ja) | 表示装置の製造方法及びパターン形成方法 | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| CN107247376B (zh) | Tft基板的制作方法及液晶显示装置的制作方法 | |
| JP2003222905A (ja) | 液晶表示装置の製造方法とその修復方法 | |
| CN103293803B (zh) | 用于ffs模式液晶显示器的阵列基板及其制造方法 | |
| US6861301B2 (en) | Method of forming a thin film transistor on a transparent plate | |
| JPH10170951A (ja) | 液晶表示装置の製造方法 | |
| JP3221240B2 (ja) | 表示用基板の製造方法 | |
| JPH06326130A (ja) | 平坦化方法と平坦化素子 | |
| JPH0697197A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2986937B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| KR100707016B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| CN117913099A (zh) | 一种显示面板及其制备方法和显示设备 | |
| KR100268306B1 (ko) | 박막트랜지스터의 게이트제조공정 | |
| JP2004157210A (ja) | 半導体装置及びその作製方法 | |
| JPH0786284A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |