JPH04186233A - マトリックスアレイ基板 - Google Patents

マトリックスアレイ基板

Info

Publication number
JPH04186233A
JPH04186233A JP2314367A JP31436790A JPH04186233A JP H04186233 A JPH04186233 A JP H04186233A JP 2314367 A JP2314367 A JP 2314367A JP 31436790 A JP31436790 A JP 31436790A JP H04186233 A JPH04186233 A JP H04186233A
Authority
JP
Japan
Prior art keywords
film
ito
pattern
wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2314367A
Other languages
English (en)
Other versions
JP2585465B2 (ja
Inventor
Hiroshi Morita
廣 森田
Keiko Ishizawa
石澤 慶子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31436790A priority Critical patent/JP2585465B2/ja
Priority to TW080108990A priority patent/TW201343B/zh
Priority to EP91119766A priority patent/EP0487055B1/en
Priority to DE69119709T priority patent/DE69119709T2/de
Priority to KR1019910020889A priority patent/KR950002288B1/ko
Priority to US07/796,248 priority patent/US5274482A/en
Publication of JPH04186233A publication Critical patent/JPH04186233A/ja
Application granted granted Critical
Publication of JP2585465B2 publication Critical patent/JP2585465B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) この発明は、スイッチング素子としてMIM(Meta
l−Insulator−Metal )素子を有する
マトリックスアレイ基板に関する。
(従来の技術) 近年、液晶表示器を用いた表示装置は、時計・電卓・計
測機器等の比較的簡単なものから、パーソナル・コンピ
ューター、ワードプロセッサー、更にはOA用の端末機
器、TV画像表示等の大容量情報表示用途に使用されて
きている。こうした大容量の液晶表示装置においては、
マトリックス表示のマルチプレックス駆動方式が一般に
採用さ    ゛れている。ところかこの方式は、液晶
自身の本質的な特性によって、表示部分(オン画素)と
非表示部分(オフ画素)のコントラスト比の点では、2
00本程本以走査線を有する場合でも不十分であり、更
に走査線が500本以上程度の大規模なマトリックス駆
動を行なう場合には、コントラストの劣化が致命的であ
った。
そして、この液晶表示装置のもつ欠点を解決するための
開発が、各所で盛んに行われている。その一つの方向が
、個々の画素を直接にスイッチ駆動するものがあり、ス
イッチング素子に薄膜トランジスタ(以下、TPTと称
す)や非線形抵抗素子を用いている。このうち非線形抵
抗素子は、TFTの三端子に比べて、基本的に二端子で
構造が簡単であり製造が容易である。このため、製品歩
留りの向上が期待でき、コスト低下の利点かある。
非線形抵抗素子は、TPTと同様の材料を用いて、接合
形成したダイオードの型、酸化亜鉛を用いたバリスタの
型、電極間に絶縁物を挟んた金属−絶縁層−金属(MI
M)型、更には金属電極間に半導電性の層を用いた型等
が開発されている。
このうちMIM型は、構造が最も簡単なものの一つで、
現在のところ実用化が最も近いものということができる
。第2図はMIM素子を有するアレイ基板の一画素部分
の一例を示す断面図である。
これを製造工程に従って説明すると、まず、ガラス基板
1上にTa膜2をスパッタリング法や真空蒸着法等の薄
膜形成法により形成し、写真蝕刻法により所望のパター
ンにする。これにより、配線とMIM素子の片側の電極
とが形成される。次に、Ta膜2をクエン酸水溶液等を
用いた陽極酸化法により化成し、酸化膜3を形成する。
更に、MIM素子のもう片方の電極としてTa膜4を、
薄膜形成法により形成することにより、MIM素子が完
成する。更にこの後には、画像表示用の透明電極5を形
成すればよい。こうした基本的な製造技術は特公平L−
35352号公報に開示され、その改良技術が特開昭5
8−178320号公報等に示されている。
(発明が解決しようとする課題) 従来のMIM素子は、特公平1−35352号公報に記
載されているように、MIM素子の片側の電極を構成す
る金属を配線にも用いている。このため、必ずしも電気
抵抗の小さい材料を用いることができず、多く使用され
ているβ型のタンタル等は比較的抵抗が高い材料である
。配線電極の抵抗が高いと、外部駆動回路から印加した
駆動パルスの波形歪みが生じ、書き込み不足によるコン
トラストの低下や、コントラスト傾斜を生じる。特に、
表示画面が大きい場合や表示容量の大きな場合には配線
の幅が狭く且つ配線の長さが長くなるので、この傾向が
顕著となる。従って、均一な高性能表示を達成するため
には、配線電極の抵抗を下げることが実用上不可欠の課
題である。しかしながら、低抵抗の別の金属を配線電極
専用として用いることは、工程数の増加につながるため
好ましくなく、可能な限り従来の材料と工程を大幅に逸
脱しない方法でこれを達成しなければならない。
この発明は上記した従来の事情に鑑みなされたものであ
り、フォトリソグラフィー工程を従来に比べ増加させる
ことなく、従来と同様の材料を用いて配線電極の抵抗を
低減することが可能なマトリックスアレイ基板を提供す
ることを目的とする。
[発明の構成] (課題を解決するための手段) この発明では、従来配線よりとして用いられていた非線
形抵抗素子を構成するTa等の金属の下に、画素電極と
して用いるITO膜を敷いた。
このため、画素電極即ちITO膜の形成とバターニング
を、非線形抵抗素子を構成するTa等の金属の形成に先
立って行なうことにより、工程の増加とはならない。I
TO膜上に形成したTa膜は非常に低い抵抗値を示すα
型となることが実験の結果から判明しており、単なる下
敷きのITO膜による配線抵抗の結果をはるかに超えた
結果が生じ、著しく抵抗の低い配線が得られる。しかし
、このITO膜の下敷きは配線部分に限る。MIM素子
か形成されるTaの下にはITOがあってはならない。
α型のTaから形成したMIM素子はリーク電流が大き
く、スイッチング抵抗が悪いため、その部分のITOは
最初から取り除いたパターンを形成した後に、Taのパ
ターンを形成すればよい。このようにして、配線電極の
抵抗を下げ、且つMIM特性も従来と同等のマトリック
スアレイ基板を実現できた。
(作 用) 非線形抵抗素子から直列につながる配線下にITO膜を
設けたことにより、配線構成金属を構造変化して低抵抗
化することができ、大容量・高精細の表示か可能となる
。更に、MIM構成金属(Ta)の全面下ではなく配線
部分にのみ限定してITOを用いることにより、MIM
素子部の金属は構造変化を起こすことなく、良好なMI
M特性が期待できる。以上に述べたこの発明に係る先立
つ発見事象について、実験結果をまとめると次の第1表
に示すようになる。
*1・・・0.05μmのITO膜の寄与分は計算にて
除去した結果 幻・・・素子構造は後述の実施例に同じ第  1  表 更に、このような構造にすることにより、配線部分に断
線か万−生じても、ITOのパターンにて導通か補償さ
れるという利点を有する。また、ITOからなる画素電
極と配線下の下地膜の形成はTa膜形成以前に行うので
、高温での成膜や強いエッチャントでのパターン形成が
可能となり、プロセス上有益である。
(実施例) 以下、この発明の詳細を図面を参照して説明する。
第1図はこの発明の一実施例におけるマトリックスアレ
イ基板の製造工程を示す概略図であり、第1図において
断面図は平面図のA−A−断面に該当する。まず、第1
図(a)に示すように、例えば5102のアルカリ防御
被膜を表面部に備えた1、1m+n厚のガラスからなる
透明基板10上に、例えば膜厚0,1μmのITOから
なる透明導電膜11をスパッタリングにより形成する。
このときに、透明導電膜11において、透過率を高め且
つ抵抗値を十分下げるために、基板温度を250℃に上
げる。この工程は素子が形成された後、最後に画素電極
を形成するような順番の工程では、素子に熱ダメージを
与えるため不可能である。そこで、従来は基板を加熱す
る温度を高々180°C程度までとし、膜質の安定化か
難しい場合があることに対する対策としていた。次に、
第1図(b)に示すように、透明導電膜11上にレジス
トを全面塗布した後、フォトマスクを用いて露光し、現
像してレジストパターン12を形成する。このレジスト
パターン12は、第1図(C)における画素電極13の
部分と配線電極を構成する下敷き膜14の部分とに設け
、素子の形成が予定される部分15には設けない。続い
て、水、塩酸及び硝酸を1 :1:o、1の割合(容量
比)に混合し、30℃に加熱したエツチング液により、
第1図(d)に示すように、レジストパターン12と同
一のITOパターン16を形成し、レジストを除去する
。続いて、膜厚0.3μmのTa膜17をスパッタリン
グ法により形成する。次に、このTa膜17上にレジス
トを全面塗布した後、フォトマスクを用いて露光・現像
し、レジストパターン18を形成する。続いて、ケミカ
ルトライエツチング法によりTa膜17のエツチングを
行えばよい。ここでは、CF4と02ガスを等量混合し
たプラズマ中でエツチングを行い、パターン周辺(エツ
ジ)にテーパ形状が形成される。この混合ガスのエツチ
ングでは、既に形成した透明導電膜11は、エツチング
されたり或いは変質を起こさないことが確認されている
。ここで、パターニングされたTa膜17は、第1図(
e)、  (f)に示すように、先に形成した透明導電
膜11の配線部を被覆し、且つ素子形成部へ連続的に設
ける。引き続き、レジストパターン18を除去した状態
で、Ta膜17を陽極として酸性電解液(0,05重量
%クエン酸水溶液)中で化成を行い、このときの電圧を
コントロールすることにより、Ta膜17の表面及び側
面上に絶縁体層19を所望の厚さに形成する。この実施
例では、42Vの電圧を印加し膜厚700オングストロ
ームの絶縁体層19を得ている。また、電解液に対し露
出しているTa膜17において、膜厚280オングスト
ロームか膜厚700オングストロームのT a 205
に変化する。次に、第1図(g)に示すように、膜厚0
.15μmのT1膜20をスパッタリング法により形成
した後、再びレジストの塗布、マスクを用いた露光・現
像を行い、レジストパターン21を形成する。続いて、
EDTA(エチレン・ジアミン・テトラ・アセティツク
アジド)9g、水400cc、過酸化水素水216cc
及びアンモニア水30m1の割合で混ぜたエツチング液
により、室温に保った状態でTi膜20を第1図(h)
に示すようにエツチングする。こうして、透明基板10
上に金属−絶縁体−金属の構成、即ち、Ta膜17−絶
縁体層19−Ti膜20よりなる非線形抵抗素子22を
アレイ状に配置し、非線形抵抗素子22に画素電極13
を直列に配置し、下敷き膜14とTi膜20を積層して
なる配線電極23により各行又は各列方向を接続してな
るマトリックスアレイ基板が得られる。
この実施例では、配線電極23の少なくとも一部が画素
電極13を形成する透明電極材料の下敷き膜14を有し
ているので、配線電極23を従来に比べ低抵抗化するこ
とができる。そして、この下敷き膜14は非線形抵抗素
子22の部分には存在しないため、良好なM I M特
性を維持することかできる。更に、配線電極23は下敷
き膜14とTi膜20の二層構造であるため、従来のT
1膜20のみの一層構造の場合に比へ、断線欠陥が生じ
にくい。
なお、得られたマトリックスアレイ基板からマトリック
ス型液晶表示装置を形成するには、例えば次のようにす
ればよい。即ち、マトリックスアレイ基板の非線形抵抗
素子形成面に更に、ポリイミド樹脂からなる配向膜を塗
布・焼成しラビングすることにより、液晶配向方向を規
制する。一方別に、例えばパイレックスガラスからなる
基板上に、例えばITOからなる共通電極を形成し且つ
ポリイミド樹脂からなる配向膜とラビングによって液晶
配向方向を規制した対向基板を用意する。
そして、液晶の分子長軸方向がマトリックスアレイ基板
と対向基板の間で約90°ねしれるように、5〜20μ
mの間隔を保って保持させ、液晶を注入する。そして、
こうして構成した液晶セルの外側に、互いの偏光軸を約
90°ねじった形で2枚の偏光板を配置すればよい。
[発明の効果コ この発明は、非線形抵抗素子の特性を損なうことなく、
配線電極の抵抗の低減化を容易に実現でき、大規模且つ
高精細のマトリックス型液晶表示装置の実用化に非常に
有効である。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す概略図、第2図は従
来のマトリックスアレイ基板の一画素部分の一例を示す
断面図である。 10・・・透明基板、   13・・・画素電極14・
・・下敷き膜、   22・・・非線形抵抗素子23・
・・配線電極 第1図 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 透明基板上に金属−絶縁体−金属の構成よりなる非線形
    抵抗素子をアレイ状に配置し、前記非線形抵抗素子に画
    素電極を直列に配置し、配線電極により各行又は各列方
    向を接続してなるマトリックスアレイ基板において、前
    記配線電極の少なくとも一部が画素電極を形成する透明
    電極材料の下敷き膜を有していることを特徴とするマト
    リックスアレイ基板。
JP31436790A 1990-11-21 1990-11-21 マトリックスアレイ基板 Expired - Fee Related JP2585465B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP31436790A JP2585465B2 (ja) 1990-11-21 1990-11-21 マトリックスアレイ基板
TW080108990A TW201343B (ja) 1990-11-21 1991-11-15
EP91119766A EP0487055B1 (en) 1990-11-21 1991-11-19 Matrix array substrate
DE69119709T DE69119709T2 (de) 1990-11-21 1991-11-19 Substrat für Matrizenanordnung
KR1019910020889A KR950002288B1 (ko) 1990-11-21 1991-11-21 매트릭스 배열기판 및 그 제조방법
US07/796,248 US5274482A (en) 1990-11-21 1991-11-21 Matrix array using MIM device and α and β tantalum electrodes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31436790A JP2585465B2 (ja) 1990-11-21 1990-11-21 マトリックスアレイ基板

Publications (2)

Publication Number Publication Date
JPH04186233A true JPH04186233A (ja) 1992-07-03
JP2585465B2 JP2585465B2 (ja) 1997-02-26

Family

ID=18052485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31436790A Expired - Fee Related JP2585465B2 (ja) 1990-11-21 1990-11-21 マトリックスアレイ基板

Country Status (1)

Country Link
JP (1) JP2585465B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227128A (ja) * 1988-03-07 1989-09-11 Mitsubishi Electric Corp 液晶表示装置
JPH02211426A (ja) * 1989-02-13 1990-08-22 Konica Corp 液晶表示装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01227128A (ja) * 1988-03-07 1989-09-11 Mitsubishi Electric Corp 液晶表示装置
JPH02211426A (ja) * 1989-02-13 1990-08-22 Konica Corp 液晶表示装置およびその製造方法

Also Published As

Publication number Publication date
JP2585465B2 (ja) 1997-02-26

Similar Documents

Publication Publication Date Title
JP3238223B2 (ja) 液晶表示装置および表示装置
JP2957901B2 (ja) アクティブマトリックスアレイ基板とその製造方法
JP2778746B2 (ja) 液晶表示装置及び電極基板の製造方法
JPH04186233A (ja) マトリックスアレイ基板
JPH07114043A (ja) 液晶表示装置及びその製造方法
JPH05232517A (ja) 液晶表示装置用基板およびその製造方法
JPH06308539A (ja) マトリクスアレイ基板の製造方法
JPH05196970A (ja) 液晶表示装置
JPH04330419A (ja) マトリクスアレイ基板
JPH0572569A (ja) 液晶表示装置
JPH05297415A (ja) 液晶表示装置およびその製造方法
JPH0822031A (ja) 液晶表示装置およびその製造方法
JPH04263223A (ja) 液晶表示装置の製造方法
JPH03116027A (ja) マトリックスアレイ基板
JPH05203996A (ja) マトリックスアレイ基板の製造方法
JPH0312638A (ja) マトリックスアレイ基板
JPH04346319A (ja) マトリックスアレイ基板及びその製造方法
JPH052191A (ja) マトリツクスアレイ基板の製造方法
JPH0659284A (ja) 液晶表示装置
JPH06337440A (ja) Mim型非線形素子及びその製造方法
JPH04367827A (ja) 液晶表示装置
JPH06308538A (ja) 液晶表示装置の製造方法
JPH05313206A (ja) マトリックスアレイ基板
JPH01105914A (ja) マトリックスアレイ基板の製造方法
JPH0764116A (ja) 液晶表示装置およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees