JPS63121080A - マトリクス表示装置 - Google Patents

マトリクス表示装置

Info

Publication number
JPS63121080A
JPS63121080A JP61266886A JP26688686A JPS63121080A JP S63121080 A JPS63121080 A JP S63121080A JP 61266886 A JP61266886 A JP 61266886A JP 26688686 A JP26688686 A JP 26688686A JP S63121080 A JPS63121080 A JP S63121080A
Authority
JP
Japan
Prior art keywords
layer
conductor layer
display device
substrate
matrix display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61266886A
Other languages
English (en)
Inventor
菊池 伊佐子
晋吾 藤田
山添 博司
勲夫 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61266886A priority Critical patent/JPS63121080A/ja
Publication of JPS63121080A publication Critical patent/JPS63121080A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像機器や情報機器などに用いて有効な、高コ
ントラスト等の高表示品位を有する簡易な構成の低コス
ト非直線二端子素子からなるマトリクス表示装置に関す
るものである。
従来の技術 近年、特に液晶表示装置に代表されるマトリクス表示装
置は、コンピュータを中心とする情II Mu器分野お
よび映像機器分野において、大容量表示、特に画像表示
に向けてのアプローチが活発であり、低価格デバイスが
実現出来るディスプレイとして注目されている。非直線
二端子素子とは、電流−電圧特性が非直線性を示し、比
較的大電圧領域において近似的に定電圧特性を示すよう
な二端子素子をいう。以下図面を参照しながら従来の提
案された非直線二端子素子を用いた液晶表示装置の一例
について説明する。
第2図(a)は非直線二端子素子(MIM素子:Met
al−1nsulator−Metal素子)を各絵素
ごとに具備した液晶表示パネルの片側の基板の絵素近辺
の断面図の一例であり、第2図(blはその配置図であ
る。
基板41、タンタルJW42、陽極酸化タンタル層43
、絵素電極層44、クロム層45、から非直線二端子素
子46を形成しており、バス・バー47、引出し端子4
B、絵素電極層49をもって非直線二端子アレイとする
。例えば〔アイトリプルイー、トランザクション、オン
、エレクトロン、デバイクズ。イーディー 28巻−6
号−1981(IEEE TRANSACTION 0
NELECTORON DEVICES、 VOL、E
D−28,N[L6.1981))、〔情報表示学会(
S I D ; 5ociety For lnfor
ma−tion Display)の1984年国際シ
ンポジウム技術論文集(SID Internatio
nal Sympojium Digest 0fTe
chnical Papers) P2O3−305)
また第3図はPINダイオードをリング状に連結し非直
線二端子素子とした例であり、第3図(a)はPINダ
イオードの構成断面図、第3図(b)はこのPINダイ
オードを使った液晶表示パネルの片側の基板の配置図で
ある。第3図TblにおいてPINダイオードは通常の
PNダイオード記号で示されている。基板51上には第
一電極層52、N型非晶質硅素53、■型非晶質硅素5
4、N型非晶質硅素55、クロム層56、絶縁体からな
る保護層57、第二電極Ji58が形成されており、リ
ング状に連結したPINダイオード59、バス・バー6
0、絵素電極61をもって非直線二端子アレイとする。
〔例えばテレビジョン学会技術報告、昭和59年5月2
5日発表〕通常の液晶表示パネルではデユーティ比が1
/200程度が限度であるが、これらの非直線抵抗素子
を用いることにより、デユーティ比が1 /1000の
高品位な液晶表示特性を得ることが可能となる。
第4図は非直線二端子素子を用いた液晶表示パネルの等
価回路図である。このパネルが正常に動作する為には、
電流が主に非直線抵抗70、液晶層の容量73という経
路を流れる必要がある。非直線二端子素子が正常に機能
するためには、非直線抵抗並列容量71を小さくしなけ
ればならない。尚72は液晶層の抵抗、74は非直線抵
抗素子、75は液晶層を示す。
第5図は非直線二端子素子を用いたマトリクス表示パネ
ルの構成を示す図である。帯状電極を有する基板80と
、非直線二端子素子アレイ基板81のそれぞれ表示媒体
82と接する面に配向膜83を形成し、ガラスファイバ
ー或いは樹脂微粒子を散布しスペーサー84を設けた後
シール材85にて貼り合せ、スペーサー84により形成
された間隙に表示媒体82を充填しマトリクス表示装置
とする。
発明が解決しようとする問題点 非直線二端子素子を用いた例えば液晶表示装置を駆動す
るためには、非直線素子に充分な電圧を印加する必要が
ある。それには非直線素子の電気容量を液晶層の電気容
量の1/10程度以下に設計しなければならない。従来
の技術による第1のものについては、酸化タンタルの厚
みを約500人にすると闇値電圧は7〜1)vで非直線
特性も著しく好適であるが、酸化タンタルの比誘電率が
20以上あり非直線素子の電気容量が大きくなる。従っ
てデユーティが1)500〜I /1000の高品位な
液晶表示特性を得るためにはやや不利となり、そのため
非直線素子の形状を微細にしているが、このことはアレ
イの歩留りを著しく悪化させる原因となっており、さら
に複雑で時間を要するフォトリソグラフィー工程が少な
くとも3回以上含まれるため作業効率が悪化するだけで
な(大幅なコストアンプの原因ともなっている。また第
2のものについては、フォトリソグラフィー工程が少な
くとも5回〜6回含まれることになり、このことは作業
効率の悪化、歩留りの悪化、さらにはコストアップの原
因となっている。
問題点を解決するための手段 前記問題点を解決するために本発明のマトリクス表示装
置は、基板上に順次間隙を有する第一導体層、前記導体
層の各々について複数個ずつ設けられた第二導体層、前
記第一導体層、第二導体層との間に介在し、電気的に縦
続接続された無機絶縁体層と砒素(As)と硫黄(S)
との化合物からなる半導体層の複合層を有する非直線二
端子素子アレイと、帯状電極を有する第二の基板との間
に表示媒体を挟み込んだものである。
作用 本発明は前記した構成によって、前記半導体層、すなわ
ち導体層−無機絶縁体層一半導体層一導体層構造からな
る非線形素子部によって、非線形的な電流−電圧特性を
実現している。現在ではこの非線形性はかなりの部分、
半導体層に原因があるように推定される。現実の素子の
電流−電圧特性を測定すると、 1=A    V“ の形で近似出来る特性を示す。ここでAとαは定数であ
る。この素子をリード配線と表示電極との間に介在させ
ることにより、絵素部分に印加されるオン電圧とオフ電
圧との比を大きくすることが出来、コントラスト特性を
向上させることが可能となる。また半導体層を形成する
砒素(As)と硫黄(S)の化合物の比誘電率が10以
下と比較的小さいことにより、非線形素子の形状は比較
的大きく出来、歩留りの向上が望める。例えば、基板上
にパターン化された第一導体層(通常これはリード配線
)の上に半導体層、次に第二導体層(通常これは絵素電
極の一部、或いは前記半導体層と絵素電極を接続する接
続配線)を積層させることは、二度の被膜形成、及び二
度のフォト・リソグラフィー工程で可能である。しかし
非線形素子の形状は比較的大きくすることが出来ること
と、前記半導体層を蒸着法で形成する場合には基板加熱
を必要としないことを考えると、本発明による表示装置
に用いる非線形素子の製法は簡易であることがわかる。
すなわち、基板上にパターン化された第一導体層の上の
半導体層の形成はメタルマスクを用い、マスク合せ一蒸
着の過程で容易に達成される。また前記第二導体層もこ
れを構成するものによっては、引続きマスク蒸着で容易
に形成される。
また、無機絶縁体層は基板と半導体層との応力の緩和に
起因しており、特性の均一化に貢献し、より安定な非直
線二端子素子が得られ、以上のようなことから、歩留り
の低下をきたさずに、低コストで表示品位の高い液晶表
示装置の実現が可能となる。
実施例 以下、本発明の代表的な一実施例のマトリクス表示装置
について、図面を参照しながら説明する。
前記したように、第一導体層はリード配線、またはリー
ド配線から分岐したそれの一部であり、第二導体層は絵
素電極の一部、または絵素電極への接続を目的とする接
続配線である。どのような場合にも本発明の効果は発揮
されることを確認したが、本実施例では以下に、第一導
体層をリード配線、第二導体層は絵素電極の一部である
場合について述べるものとする。
第1図(a)は構成断面図、第1図(b)は平面図を示
す。第1図において1は基板であり、基板1上に形成さ
れた第一導体層2をバタンニングし、引出し端子部を除
く基板の全面に無機絶縁体N被膜3を形成した後、厚さ
約30μmの磁性ステンレス鋼Fi’Aの所定の穴が開
けられたマスクとアライナ−を用いて位置合せを行ない
、基板裏面よりサマリウム・コバルト磁石を置いて密着
させ、その後これを蒸着用真空槽内に設置し、抵抗加熱
法によって基板上に半導体層4、さらに同様の方法によ
り第二導体層5を形成する。基板1は石英ガラス、ソー
ダガラス等、第一導体N2は錫を含んだ酸化インジウム
(ITO) 、アンチモンを含んだ酸化錫、クロム、ア
ルミニウム、チタン等、半導体層4は砒素と硫黄との合
金からそれぞれ形成されている。また第二導体層5はテ
ルル、クロム、アルミニウム等から形成されている。以
上のようにして得られた非直線二端子素子アレイの素子
の電流−電圧特性を測定し、非直線二端子素子アレイと
透明を有する帯状電極付基板のそれぞれの表面に配向処
理を施した後、前記2枚の基板を貼り合せてパネルとし
表示媒体を注入し液晶表示パネルとした。
本発明の一実施例は、第1図に示した基板1には、ソー
ダガラス上に二酸化硅素(SiO□)を被覆したものを
、第一導体層2には約2000人の厚みのITOlまた
はチタン(Ti)の2種類を形成した。その各々につい
て半導体層4は砒素と硫黄の化合物で、砒素が1原子%
、5原子%、10原子%、25原子%、40原子%、5
0原子%、60原子%、80原子%、85原子%の計9
種類のものをそれぞれ蒸着し、第二導体層5は厚さ約5
00人のテルル被膜を形成し、無機絶縁体層3には約5
00人の酸化イツトリウム(Y2O,)を形成した。非
直線二端子素子の電流−電圧特性の非直線性は著しく大
きく、またその容量も液晶層の容量と比べて充分に小さ
いものであった。これらの基板を用いて液晶表示パネル
を製作したところ、デユーティ−比1 /1000、バ
イアス比1/7のマトリクス駆動時において、IO:1
以上のコントラストでの表示が確認出来た。
ところでパネルの製作工程において、配向膜の形成や、
液晶材料の注入時には基板の温度を少なくとも90℃以
上に加熱する必要があるが、半導体層4を構成する砒素
と硫黄の化合物について砒素の成分比が10原子%未溝
のものは、そのガラス化温度がかなり低くなることによ
り熱処理時に素子が破壊された。また砒素の成分比が8
5原子%の素子では砒素の析出が見られ実用的ではなか
った。
以上のことから砒素と硫黄の化合物において砒素が10
原子%以上80原子%以下であれば、液晶表示用の非直
線二端子素子として満足し得る特性を備えていることが
確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(S i O□)を被覆した
ものを、第一導体層2には約1500人の厚みのITO
lまたはチタン(Ti)の2種類を形成した。また無機
絶縁体層3には約300人の酸化アルミニウム(Alz
os)を形成した。その各々について第二導体層5にテ
ルル被膜を膜厚200人、 300人、 500人、1
000人、2000人、3000人、4000人、50
00人、8000人としたものを計9種類それぞれ蒸着
した。半導体層4は、3硫化2砒素(A s t S’
x )を約20001i着した。以上のようにして得ら
れた非直線二端子素子の電流−電圧特性の非直線性は著
しく大きく、またその容量も液晶層の容量と比べて充分
に小さいものであった。
これらの基板を用いて液晶表示パネルを製作したところ
、デユーティ−比1 /1000、バイアス比1/7の
マトリクス駆動時において、1o:1以上のコントラス
トでの表示が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(Sing)を被覆したもの
を、第一導体層2には約2500人の厚みのITO,ま
たはチタン(Ti)の2種類を形成した。無機絶縁体層
3にはフッ化マグネシウム(MgF、)を約100人蒸
着した。その各々について第二導体層5にクロム(Cr
)及びアルミニウム(At)被膜を膜厚500人、10
00人、2000人としたものを計6種類それぞれ蒸着
し半導体層4は、3硫化2砒素(A5zS、)を約15
00人蒸着した。以上のようにして得られた非直線二端
子素子の電流−電圧特性の非直線性は著しく大きく、ま
たその容量も液晶層の容量と比べて充分に小さいもので
あった。これらの基板を用いて液晶表示パネルを製作し
たところ、デユーティ−比1/1000、バイアス比1
/7のマトリクス駆動時において、10:1以上のコン
トラストでの表示が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiO□)を被覆したもの
を、第一導体層2には約1500人の厚みのクロム(C
r)、アルミニウム(A1)、またはアンチモン(Sb
)を含んだ酸化錫(Sn02)を形成し、無機絶縁体層
3は、酸化イツトリウム(Y2O2)をEB蒸着により
約1000人形成後、半導体層4 (3硫化2砒素(A
s2S3))を2000人蒸着し第二導体層5 (テル
ル)を500人順に抵抗加熱法により蒸着した。以上の
ようにして得られた非直線二端子素子の電流−電圧特性
の非直線性は著しく大きく、またその容量も液晶層の容
量と比べて充分に小さいものであった。これらの基板を
用いて液晶表示パネルを製作したところ、デユーティ−
比1 /1000、バイアス比1/7のマトリクス駆動
時において、10:1以上のコントラストでの表示が確
認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiO2)を被覆したもの
を、第一導体層2には約2000人の厚みのITOlま
たはチタン(Ti)の2種類を形成し、その各々につい
て半導体層4は、3硫化2砒素(AszS:+)を膜厚
300人、500人、1000人、2000人、300
0人、4000人、5000人、6000人としたもの
を計8種類それぞれ蒸着した。無機絶縁体層3には約3
00人のフン化マグネシウム(MgFz)を、第二導体
層5には400人のテルル被膜を形成した。以上のよう
にして得られた非直線二端子素子の電流−電圧特性の非
直線性は著しく大きく、またその容量も液晶層の容量と
比べて充分に小さいものであった。これらの基板を用い
て液晶表示パネルを製作したところ、デユーティ−比1
 /1000、バイアス比1/7のマトリクス駆動時に
おいて、10:1以上のコントラストでの表示が確認出
来た。尚無機絶縁体層3は、その膜厚が1000Å以上
になると、第一導体層と、半導体層、第二導体層の電気
的な接続が困難となる。従ってその膜厚としては、10
0人〜1000人程度が好適である。
本発明実施例は半導体層及び第二導体層をバタンニング
する方法としてメタルマスクを用いる方法で実施したが
、フォトレジストを用いたリフト・オフ法を用いても、
また表示媒体として液晶組成物以外の例えば電気泳動表
示素子(EPID)、電場発光表示素子(EL) 、エ
レクトロクロミック表示素子(ECD)等を用いた場合
にも同様のものが得られることはいうまでもない。
発明の効果 以上のように本発明のマトリクス表示装置は、基板上に
順次間隙を有する第一導体層、無機絶縁体層、砒素(A
s)と硫黄(S)との化合物からなる半導体層、さらに
第二導体層を積層するという構成を備えたことにより、
例えば実施例で示したようなフォトリソグラフィー工程
、リフト・オフ・プロセスを用いない簡易なプロセスで
剥離等の不良を生起しないより安定な特性を示すマトリ
クス表示用非直線二端子アレイが得られ、作業効率及び
歩留りが大幅に向上しただけでな(、表示品位の高いマ
トリクス表示装置を低コストで実現することが出来た。
【図面の簡単な説明】
第1図(a)は本発明による液晶表示用非直線二端子素
子の構成断面図、第1図(blはその平面図、第2図(
a)及び第3図(a)は従来の非直線二端子素子の構成
断面図、第2図世)及び第3図(b)は従来の非直線二
端子素子の配置図、第4図は非直線二端子素子付き液晶
表示パネルの等価回路図、第5図は非直線二端子素子を
用いたマトリクス表示パネルの構成図である。 1・・・・・・基板、2・・・・・・第一導体層、3・
・・・・・無機絶縁体層、4・・・・・・半導体層、5
・・・・・・第二導体層。 代理人の氏名 弁理士 中尾敏男 はか1名第2図 第3図 第4図 第5図 a3B/

Claims (6)

    【特許請求の範囲】
  1. (1)基板上に順次間隙を有する第一導体層、前記導体
    層の各々について複数個ずつ設けられた第二導体層、前
    記第一導体層、第二導体層との間に介在し、電気的に縦
    続接続された無機絶縁体層と砒素(As)と硫黄(S)
    との化合物からなる半導体層の複合層を有し、前記無機
    絶縁体層が、前記基板に接してなるような非直線二端子
    素子アレイと、帯状電極を有する第二の基板との間に表
    示媒体を挟み込んだことを特徴とするマトリクス表示装
    置。
  2. (2)半導体層を構成する砒素と硫黄の化合物について
    、砒素の成分比が10原子%以上80原子%以下である
    ことを特徴とする特許請求の範囲第(1)項記載のマト
    リクス表示装置。
  3. (3)第一導体層が錫(Sn)を含んだ酸化インジウム
    (In_2O_3)、アンチモン(Sb)を含んだ酸化
    錫(SnO_2)、クロム(Cr)、アルミニウム(A
    l)、チタン(Ti)の何れかからなることを特徴とす
    る特許請求の範囲第(1)項または第(2)項のいずれ
    かに記載のマトリクス表示装置。
  4. (4)第二導体層が錫(Sn)を含んだ酸化インジウム
    (In_2O_3)、テルル(Te)、アルミニウム(
    Al)、クロム(Cr)、チタン(Ti)の何れかから
    なることを特徴とする特許請求の範囲第(1)項または
    第(2)項のいずれかに記載のマトリクス表示装置。
  5. (5)無機絶縁体層を酸化イントリウム(Y_2O_3
    )、酸化アルミニウム(Al_2O_3)、フッ化マグ
    ネシウム(MgF_2)の何れかからなることを特徴と
    する特許請求の範囲第(1)項または第(2)項のいず
    れかに記載のマトリクス表示装置。
  6. (6)表示媒体は液晶組成物、電気泳動表示素子、電場
    発光表示素子、エレクトロクロミック表示素子の何れか
    からなることを特徴とする特許請求の範囲第(1)項ま
    たは第(2)項のいずれかに記載のマトリクス表示装置
JP61266886A 1986-11-10 1986-11-10 マトリクス表示装置 Pending JPS63121080A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61266886A JPS63121080A (ja) 1986-11-10 1986-11-10 マトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61266886A JPS63121080A (ja) 1986-11-10 1986-11-10 マトリクス表示装置

Publications (1)

Publication Number Publication Date
JPS63121080A true JPS63121080A (ja) 1988-05-25

Family

ID=17437023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61266886A Pending JPS63121080A (ja) 1986-11-10 1986-11-10 マトリクス表示装置

Country Status (1)

Country Link
JP (1) JPS63121080A (ja)

Similar Documents

Publication Publication Date Title
JPH06281956A (ja) アクティブマトリクス配線基板
JPS63121080A (ja) マトリクス表示装置
JPS63109492A (ja) マトリクス表示装置
JPS63187280A (ja) マトリクス表示装置
JPS63121079A (ja) マトリクス表示装置
JPS63121077A (ja) マトリクス表示装置
JPS63187281A (ja) マトリクス表示装置
JPS63121078A (ja) マトリクス表示装置
JPS63121081A (ja) マトリクス表示装置
JPS63173027A (ja) マトリクス表示装置
JPS63186291A (ja) マトリクス表示装置
JPS63121082A (ja) マトリクス表示装置
JPS6358487A (ja) マトリクス表示装置
JPS63106786A (ja) マトリクス型表示装置
JPS6358491A (ja) マトリクス表示装置
JPS6358489A (ja) マトリクス表示装置
JPS63110484A (ja) マトリクス表示装置
JPS62253190A (ja) マトリクス表示装置
JPS62253189A (ja) マトリクス型表示装置
JPS63173021A (ja) マトリクス表示装置
JPS62253191A (ja) マトリクス型表示装置
JPS62260188A (ja) マトリクス表示装置
JPS6358488A (ja) マトリクス表示装置
JPS62253188A (ja) マトリクス表示装置
JPS62260187A (ja) マトリクス型表示装置