JPS63110484A - マトリクス表示装置 - Google Patents

マトリクス表示装置

Info

Publication number
JPS63110484A
JPS63110484A JP61257234A JP25723486A JPS63110484A JP S63110484 A JPS63110484 A JP S63110484A JP 61257234 A JP61257234 A JP 61257234A JP 25723486 A JP25723486 A JP 25723486A JP S63110484 A JPS63110484 A JP S63110484A
Authority
JP
Japan
Prior art keywords
layer
conductor layer
display device
substrate
matrix display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61257234A
Other languages
English (en)
Inventor
菊池 伊佐子
晋吾 藤田
山添 博司
勲夫 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61257234A priority Critical patent/JPS63110484A/ja
Publication of JPS63110484A publication Critical patent/JPS63110484A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像機器や情報機器などに用いて有効な、高コ
ントラスト等の高表示品位を有する簡易な構成の低コス
ト非直線二端子素子からなるマトリクス表示装置に関す
るものである。
従来の技術 近年、特に液晶表示装置に代表されるマ) IJクス表
示装置は、コンピュータを中心とする情報機器分野およ
び映像機器分野において、大容量表示、特に画像表示に
向けてのアプローチが活発であり、低価格デバイスが実
現出来るディスプレイとして注目されている。非直線二
端子素子とは、電流−電圧特性が非直線性を示し、比較
的大電圧領域において近似的に定電圧特性を示すような
二端子素子をいう。以下図面を参照しながら従来の提案
された非直線二端子素子を用いた液晶表示装置の一例に
ついて説明する。
第2図(a)は非直線二端子素子(MIM素子=Met
al−Insulator−Metal素子)を各絵素
ごとに具備した液晶表示パネルの片側の基板の絵素近辺
の断面図の一例であり、第2図(blはその配置図であ
る。
基板41、タンタル層42、陽極酸化タンタル層43、
絵素電極層44、クロム層45、から非直線二端子素子
46を形成しており、ハス・バー47、引出し端子48
、絵素電極層49をもって非直線二端子アレイとする。
 〔アイトリプルイー、トランザクション、オン、エレ
ク1〜ロン、デバイシス、イーディー、28巻−6号−
1981(IEEE  TRANSACTION  O
N  ELECT−ORON DEVICES、VOL
、ED−28,NO,6,1981) )情報表示学会
(S I D ; 5ociety For Ir+4
ormation Displ−ay)の1984年国
際シンポジウム技術論文集(SIDInternati
onal Sympojium Digest Of 
TechnicalPapers)P2O3−305) また第3図はPINダイオード′をリング状に連結し非
直線二端子素子とした例であり、第3図(alはPIN
ダイオードの構成断面図、第3図(blはこのPINダ
イオードを使った液晶表示パネルの片側の基板の配置図
である。第3図(blにおいてPINダイオードは通常
のPINダイオード記号で示されている。基板51上に
は第一電極層52、N型非晶質硅素53、■型非晶質硅
素54、N型非晶質硅素55、クロム層56、絶縁体か
らなる保護層57、第二電極層58が形成されており、
リング状に連結したPINダイオード59、バス・バー
60、絵素電極61をもって非直線二端子アレイとする
。〔テレビジョン学会技術報告、昭和59年5月25日
発表〕通常の液晶表示パネルではデユーティ比が1/2
00程度が限度であるが、これらの非直線抵抗素子を用
いることにより、デユーティ比が1/1000の高品位
な液晶表示特性を得ることが可能となる。
第4図は非直線二端子素子を用いた液晶表示パネルの等
価回路図である。このパネルが正常に動作する為には、
電流が主に非直線抵抗70、液晶層の容量73という経
路を流れる必要がある。非直線二端子素子が正常に機能
するためには、非直線抵抗並列容量71を小さくしなけ
ればならない。尚72は液晶層の抵抗、74は非直線抵
抗素子、75は液晶層を示す。
第5図は非直線二端子素子を用いたマトリクス表示パネ
ルの構成を示す図である。帯状電極を有する基板80と
、非直線二端子素子アレイ基板81のそれぞれ表示媒体
82と接する面に配向膜83を形成し、ガラスファイバ
ー或いは樹脂微粒子を散布しスペーサー84を設けた後
シール材85にて貼り合せ、スペーサー84により形成
された間隙に表示媒体84を充填しマトリクス表示装置
とする。
発明が解決しようとする問題点 非直線二端子素子を用いた例えば液晶表示装置を駆動す
るためには、非直線素子に充分な電圧を印加する必要が
ある。それには非直線素子の電気容量を液晶層の電気容
量の1710程度以下に設計しなければならない。従来
の技術による第1のものについては、酸化クンタルの厚
みを約500人にすると闇値電圧は7〜1)■で非直線
特性も著しく好適であるが、酸化タンタルの比誘電率が
20以上であり非直線素子の電気容量が大きくなる。従
ってデユーティが1)500〜1/1000の高品位な
液晶表示特性を得るためにはやや不利となり、そのため
非直線素子の形状を微細にしているが、このことはアレ
イの歩留りを著しく悪化させる原因となっており、さら
に複雑で時間を要するフォトリソグラフィー工程が少な
くとも3回以上含まれるため作業効率が悪化するだけで
なく大幅なコストアップの原因ともなっている。また第
2のものについては、フォトリソグラフィー工程が少な
くとも5回〜6回含まれることになり、このことは作業
効率の悪化、歩留りの悪化、さらにはコストアンプの原
因となっている。
問題点を解決するための手段 前記問題点を解決するために本発明のマトリクス表示装
置は、基板上に順次間隙を有する第一導体層、前記導体
層の各々について複数個ずつ設けられた第二導体層、前
記第一導体層、第二導体層との間に介在し、電気的に縦
続接続された樹脂層と砒素(As)とセレン(Se)と
の化合物からなる半導体層の複合層を有する比直線二端
子素子アレイと、帯状電極を有する第二の基板との間に
表示媒体を挟み込んだものである。
作用 本発明は前記した構成によって、前記半導体層、すなわ
ち導体層−樹脂層一半導体層一導体層構造からなる非線
形素子部によって、非線形的な電流−電圧特性を実現し
ている。現在ではこの非線形性はかなりの部分、半導体
層に原因があるように推定される。現実の素子の電流−
電圧特性を測定すると、 1  =  A  −Vα の形で近似出来る特性を示す。ここでAとαは定数であ
る。この素子をリード配線と表示電極との間に介在させ
ることにより、絵素部分に印加されるオン電圧とオフ電
圧との比を大きくすることが出来、コントラスト特性を
向上させることが可能となる。また半導体層を形成する
砒素(As)とセレン(Se)の化合物の比誘電率が1
0以下と比較的小さいことにより、非線形素子の形状は
比較的大きく出来、歩留りの向上が望める。例えば、基
板上にパターン化された第一導体層(通常これはリード
配線)の上に半導体層、次に第二導体層(通常これは絵
素電極の一部、或いは前記半導体層と絵素電極を接続す
る接続配線)を積層させることは、二度の被膜形成、及
び二度のフォト・リソグラフィー工程で可能である。し
かし非線形素子の形状は比較的大きくすることが出来る
ことと、前記半導体層を蒸着法で形成する場合には基板
加熱を必要としないことを考えると、本発明による表示
装置に用いる非線形素子の製法は簡易であることがわか
る。すなわち、基板上にパターン化された第一導体層の
上の半導体層の形成はメタルマスクを用い、マスク合せ
一蒸着の過程で容易に達成される。また前記第二導体層
もこれを構成するものによっては、引続きマスク蒸着で
容易に形成される。
また、樹脂層は基板と半導体層との応力緩和に起因して
おり、特性の均一化に貢献し、より安定な非直線二端子
素子が得られ、以上のようなことから、歩留りの低下を
きたさずに、低コストで表示品位の高い液晶表示装置の
実現が可能となる。
実施例 以下、本発明の代表的な一実施例のマトリクス表示装置
について、図面をp照しながら説明する。
前記したように、第一導体層はリード配線、またはリー
ド配線から分岐したそれの一部であり、第二導体層は絵
素電極の一部、または絵素電極への接続を目的とする接
続配線である。どのような場合にも本発明の効果は発揮
されることを確認したが、本実施例では以下に、第一導
体層をリード配線、第二導体層は絵素電極の一部である
場合について述べるものとする。
第1図(alは構成断面図、第1図(blは平面図を示
す。第1図において1は基板であり、基板1上に形成さ
れた第一導体層2をバタンニングし、引出し端子部を除
く基板の全面にポリイミド被膜3を形成した後、厚さ約
30μmの磁性ステンレス鋼板製の所定の穴が開けられ
たマスクとアライナ−を用いて位置合せを行ない、基板
裏面よりサマリウム・コバルト磁石を置いて密着させ、
その後これを蒸着用真空槽内に設置し、抵抗加熱法によ
って基板上に半導体層4、さらに同様の方法により第二
導体層5を形成する。基板1は石英ガラス、ソーダガラ
ス等、第一導体層2は錫を含んだ酸化インジウム(IT
O)、アンチモンを含んだ酸化錫、クロム、アルミニウ
ム、チタン等、半導体層4は砒素とセレンとの合金から
それぞれ形成されている。また第二導体層5はテルル、
クロム、アルミニウム等から形成されている。以上のよ
うにして得られた非直線二端子素子アレイの素子の電流
−電圧特性を測定し、非直線二端子素子アレイと透明を
有する帯状電極付基板のそれぞれの表面に配向処理を施
した後、前記2枚の基板を貼り合せてパネルとし表示媒
体を注入し液晶表示パネルとした。
本発明の一実施例は、第1図に示した基板1には、ソー
ダガラス上に二酸化硅素(SiOz)を被覆したものを
、第一導体層2には約2000人の厚みのITOlまた
はチタン(Ti)の2種類を形成した。その各々につい
て半導体層4は砒素とセレンの化合物で、砒素が1原子
%、5原子%、10原子%、25原子%、40原子%、
50原子%、60原子%、80原子%、85原子%の計
9種類のものをそれぞれ蒸着し、第二導体層5は厚さ約
500人のテルル被膜を形成した。非直線二端子素子の
電流−電正特性の非直線性は著しく大きく、またその容
量も液晶層の容量と比べて充分に小さいものであった。
これらの基板を用いて液晶表示パネルを製作したところ
、デユーティ−比1/1000、バイアス比1/7のマ
トリクス駆動時において、10:1以上のコンI・ラス
トでの表示が確認出来た。
ところでパネルの製作工程において、配向膜の形成や、
液晶材料の注入時には基板の温度を少なくとも90℃以
上に加熱する必要があるが、半導体層4を構成する砒素
とセレンの化合物について砒素の成分比が10原子%未
溝のものは、そのガラス化温度がかなり低くなることに
より熱処理時に素子が破壊された。また砒素の成分比が
85原子%の素子では砒素の析出が見られ実用的ではな
かった。
以上のことから砒素とセレンの化合物において砒素が1
0原子%以上80原子%以下であれば、液晶表示用の非
直線二端子素子として満足し得る特性を備えていること
が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiO□)を被覆したもの
を、第一導体層2には約1500人の厚みのITOlま
たはチタン(Ti)の2種類を形成した。その各々につ
いて第二導体層5にテルル被膜を膜厚200人、300
人、500人、1000人、2000人、3000人、
4000人、5000人、8000人としたものを計9
種類それぞれ蒸着した。半導体層4は、3セレン化2砒
素(As2Se:+)を約100人蒸着した。以上のよ
うにして得られた非直線二端子素子の電流−電圧特性の
非直線性は著しく大きく、またその容量も液晶層の容量
と比べて充分に小さいものであった。これらの基板を用
いて液晶表示パネルを製作したところ、デユーティ−比
1/1000、バイアス比1/7のマトリクス駆動時に
おいて、10:1以上のコントラストでの表示が確認出
来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiOz)を被覆したもの
を、第一導体層2には約2500人の厚みのITOlま
たはチタン(Ti)の2種類を形成した。その各々につ
いて第二導体層5にクロム(Cr)及びアルミニウム(
A1)被膜を膜厚500人、1000人、2000人と
したものを計6種類それぞれ蒸着し半導体層4は、3セ
レン化2砒素(As2Se3)を約1500人蒸着した
。以上のようにして得られた非直線二端子素子の電流−
電圧特性の比直線性は著しく大きく、またその容量も液
晶層の容量と比べて充分に小さいものであった。
これらの基板を用いて液晶表示パネルを製作したところ
、デユーティ−比1/1000、バイアス比1/7のマ
トリクス駆動時において、10:1以上のコントラスト
での表示が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiO□)を被覆したもの
を、第一導体層2には約1500人の厚みのクロム(C
r)、アルミニウム(Al)、またはアンチモン(Sb
)を含んだ酸化錫(Sn02)を形成しポリイミド被膜
形成後、半導体層4(3セレン化2砒素(As2Sea
 ))を2000人蒸着し第二導体層5(テルル)を5
00人順に抵抗加熱法により蒸着した。以上のようにし
て得られた非直線二端子素子の電流−電圧特性の非直線
性は著しく大きく、またその容量も液晶層の容量と比べ
て充分に小さいものであった。これらの基板を用いて液
晶表示パネルを製作したところ、デユーティ−比1/1
000、バイアス比1/7のマトリクス駆動時において
、10:1以上のコントラストでの表示が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(S i 02 )を被覆し
たものを、第一導体層2には約2000人の厚みのIT
Olまたはチタン(Ti)の2種類を形成し、その各々
について半導体層4は、3セレン化2砒素(As2Se
2)を膜厚300人、500人、1000人、2000
人、3000人、4000人、5000人、6000人
、としたものを計8種類それぞれ蒸着した。第二導体層
5には400人のテルル被膜を形成した。
以上のようにして得られた非直線二端子素子の電流−電
圧特性の非直線性は著しく大きく、またその容量も液晶
層の容量と比べて充分に小さいものであった。これらの
基板を用いて液晶表示パネルを製作したところ、デユー
ティ−比1/1000、バイアス1/7のマトリクス駆
動時において、10:1以上コントラストでの表示が確
認出来た。
本発明実施例は半導体層及び第二導体層をバタンニング
する方法としてメタルマスクを用いる方法で実施したが
、フォトレジストを用いたリフト・オフ法を用いても、
また表示媒体として液晶組成物以外の例えば電気泳動表
示素子(EPID)、電場発光表示素子(EL) 、エ
レクトロクロミック表示素子(ECD)等を用いた場合
にも同様のものが得られることはいうまでもない。
発明の効果 以上のように本発明のマトリクス表示装置は、基板上に
順次間隙を有する第一導体層、樹脂層、砒素(As)と
セレン(Se)との化合物からなる半導体層、さらに第
二導体層を積層するという構成を備えたことにより、例
えば実施例で示したようなフォトリソグラフィー工程、
リフト・オフ・プロセスを用いない簡易なプロセスで剥
離等の不良を生起しないより安定な特性を示すマトリク
ス表示用非直線二端子アレイが得られ、作業効率及び歩
留りが大幅に向上しただけでなく、表示品位の高いマト
リクス表示装置を低コストで実現することが出来た。
【図面の簡単な説明】
第1図(81は本発明による液晶表示用非直線二端子素
子の構成断面図、第1図Tb)はその平面図、第2図+
al及び第3図(alは従来の非直線二端子素子の構成
断面図、第2図(bl及び第3図(blは従来の非直線
二端子素子の配置図、第4図は非直線二端子素子付き液
晶表示パネルの等価回路図、第5図は非直線二端子素子
を用いたマトリクス表示パネルの構成図である。 1・・・・・・基板、2・・・・・・第一導体層、3・
・・・・・ポリイミド層、4・・・・・・半導体層、5
・・・・・・第二導体層。 代理人の氏名 弁理士 中尾敏男 ばか1名1−基 板 2−・−第一導体層 3−ポリイミド層 4−“千瀉伴層 塚        怖 ぐ5 \J オ脹       e さ。 掲   で 4コ

Claims (6)

    【特許請求の範囲】
  1. (1)基板上に順次間隙を有する第一導体層、前記導体
    層の各々について複数個ずつ設けられた第二導体層、前
    記第一導体層、第二導体層との間に介在し、電気的に縦
    続接続された樹脂層と砒素(As)とセレン(Se)と
    の化合物からなる半導体層の複合層を有し、前記樹脂層
    が、前記基板に接してなるような非直線二端子素子アレ
    イと、帯状電極を有する第二の基板との間に表示媒体を
    挟み込んだことを特徴とするマトリクス表示装置。
  2. (2)半導体層を構成する砒素とセレンの化合物につい
    て、砒素の成分比が10原子%以上80原子%以下であ
    ることを特徴とする特許請求の範囲第(1)項記載のマ
    トリクス表示装置。
  3. (3)第一導体層が錫(Sn)を含んだ酸化インジウム
    (In_2O_3)、アンチモン(Sb)を含んだ酸化
    錫(SnO_2)、クロム(Cr)、アルミニウム(A
    l)、チタン(Ti)の何れかからなることを特徴とす
    る特許請求の範囲第(1)項または第(2)項のいずれ
    かに記載のマトリクス表示装置。
  4. (4)第二導体層が錫(Sn)を含んだ酸化インジウム
    (In_2O_3)、テルル(Te)、アルミニウム(
    Al)、クロム(Cr)、チタン(Ti)の何れかから
    なることを特徴とする特許請求の範囲第(1)項、第(
    2)項または第(3)項のいずれかに記載のマトリクス
    表示装置。
  5. (5)樹脂層をポリイミドから形成することを特徴とす
    る特許請求の範囲第(1)項、第(2)項、第(3)項
    または第(4)項のいずれかに記載のマトリクス表示装
    置。
  6. (6)表示媒体は液晶組成物、電気泳動表示素子、電場
    発光表示素子、エレクトロクロミック表示素子の何れか
    からなることを特徴とする特許請求の範囲第(1)項、
    第(2)項、第(3)項、第(4)項または第(5)項
    のいずれかに記載のマトリクス表示装置。
JP61257234A 1986-10-29 1986-10-29 マトリクス表示装置 Pending JPS63110484A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61257234A JPS63110484A (ja) 1986-10-29 1986-10-29 マトリクス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61257234A JPS63110484A (ja) 1986-10-29 1986-10-29 マトリクス表示装置

Publications (1)

Publication Number Publication Date
JPS63110484A true JPS63110484A (ja) 1988-05-14

Family

ID=17303542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61257234A Pending JPS63110484A (ja) 1986-10-29 1986-10-29 マトリクス表示装置

Country Status (1)

Country Link
JP (1) JPS63110484A (ja)

Similar Documents

Publication Publication Date Title
JPS63110484A (ja) マトリクス表示装置
JPS63109492A (ja) マトリクス表示装置
JPS63173027A (ja) マトリクス表示装置
JPS63187281A (ja) マトリクス表示装置
JPS63121079A (ja) マトリクス表示装置
JPS63187280A (ja) マトリクス表示装置
JPS63121077A (ja) マトリクス表示装置
JPS63121082A (ja) マトリクス表示装置
JPS63173021A (ja) マトリクス表示装置
JPS63186291A (ja) マトリクス表示装置
JPS63121078A (ja) マトリクス表示装置
JPS63106786A (ja) マトリクス型表示装置
JPS62253191A (ja) マトリクス型表示装置
JPS6358491A (ja) マトリクス表示装置
JPS63173026A (ja) マトリクス表示装置
JPS62253188A (ja) マトリクス表示装置
JPS6358487A (ja) マトリクス表示装置
JPS63121081A (ja) マトリクス表示装置
JPS63121080A (ja) マトリクス表示装置
JPS62260188A (ja) マトリクス表示装置
JPS62260187A (ja) マトリクス型表示装置
JPS62253190A (ja) マトリクス表示装置
JPS6358489A (ja) マトリクス表示装置
JPS62253189A (ja) マトリクス型表示装置
JPS6358488A (ja) マトリクス表示装置