JPS63106786A - マトリクス型表示装置 - Google Patents

マトリクス型表示装置

Info

Publication number
JPS63106786A
JPS63106786A JP61254037A JP25403786A JPS63106786A JP S63106786 A JPS63106786 A JP S63106786A JP 61254037 A JP61254037 A JP 61254037A JP 25403786 A JP25403786 A JP 25403786A JP S63106786 A JPS63106786 A JP S63106786A
Authority
JP
Japan
Prior art keywords
layer
display device
conductor layer
substrate
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61254037A
Other languages
English (en)
Inventor
菊池 伊佐子
晋吾 藤田
山添 博司
勲夫 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61254037A priority Critical patent/JPS63106786A/ja
Publication of JPS63106786A publication Critical patent/JPS63106786A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像機器や情報機器などに用いて有効な、高コ
ントラスト等の高表示品位を有する簡易な構成の低コス
ト非直線二端子素子からなるマトリクス型表示装置に関
するものである。
従来の技術 近年、特に液晶表示装置に代表されるマトリクス型表示
装置は、コンピュータを中心とする情報機器分野および
映aI!i器分野において、大容量表示、特に画像表示
に向けてのアプローチが活発であり、低価格デバイスが
実現できるディスプレイとして注目されている。非直線
二端子素子とは、電流−電圧特性が非直線性を示し、比
較的大電圧領域において近似的に定電圧特性を示すよう
な二端子素子をいう。以下図面を参照しながら従来の提
案された非直線二端子素子を用いた液晶表示装置の一例
について説明する。
第2図fatは非直線二端子素子(MrM素子:MeL
al Insulator−Metal素子)を各絵素
ごとに具備した液晶表示パネルの片側の基板の絵素近辺
の断面図の一例であり、第2図(blはその配置図であ
る。基板41、タンタル層42、陽極酸化タンクル層4
3、絵素電極[44、クロム層45、から非直線二端子
素子46を形成しており、バス・バー47、引出し端子
48、絵素電極層49をもって非直線二端子アレイとす
る。 〔アイトリプルイー、トランザクシヲン、オン、
エレクトロン、デバイクズ。イーディー 28巻−6号
−1981(IEEE TRANSACTION ON
 ELECTORON DEVICES、 VOL。
ED−28,NO,6,1981) )情報表示学会(
SID;5ociety For Informati
onDisplay )の1984年国際シンポジウム
技術論文集(510International Sy
IIIpojium Digest 0fTechni
cal Papers)P2O3−305)また第3図
はPINダイオードをリング状に連結し非直線二端子素
子とした例であり、第3図+alはPINダイオードの
構成断面図、第3図中)はこのPINダイオードを使っ
た液晶表示パネルの片側の基板の配置図である。第3図
中)においてPINダイオードは、通常のPNダイオー
ド記号で示されている。基板51上には第一電極N52
゜N型非晶質硅素53.l型非晶質硅素54.N型非晶
質硅素55.クロム層56.絶縁体からなる保護層57
.第二電極Ff58が形成されており、リング伏に連結
したPINダイオード59.バス・バー60.絵素;極
61をもって非直線二端子アレイとする。〔テレビジョ
ン学会技術報告、昭和59年5月25日発表〕 通常の液晶表示パネルではデユーティ比が1/200程
度が限度であるが、これらの非直線抵抗素子を用いるこ
とにより、デユーティ比が1/1000の高品位な液晶
表示特性を得ることが可能となる。
第4図は非直線二端子素子を用いた液晶表示パネルの等
価回路図である。このパネルが正常に動作するためには
、電流が主に非直線抵抗70、液晶層の容量73という
経路を流れる必要がある。
非直線二端子素子が正常に機能するためには、非直線抵
抗素子容M#71を小さくしなければならない。なお7
2は液晶層の抵抗、74は非直線抵抗素子、75は液晶
層を示す。
第5図は非直線二端子素子を用いたマトリクス表示パネ
ルの構成を示す図である。帯状電極を有する基板80と
、非直線二端子素子アレイ基板81のそれぞれ表示媒体
82と接する面に配向膜83を形成し、ガラスファイバ
ーあるいは樹脂微粒子を散布しスペーサー84を設けた
後シール材85にて貼り合せ、スペーサー84により形
成された間隙に表示媒体82を充填しマトリクス型表示
装置とする。
発明が解決しようとする問題点 非直線二端子素子を用いたたとえば液晶表示装置を駆動
するためには、非直線素子に充分な電圧を印加する必要
がある。それには非直線素子の電気容量を液晶層の電気
容量の1000程度以下に設計しなければならない。従
来の技術による第1のものについては、酸化タンタルの
厚みを約500人にすると閉値電圧は7〜IIVで非直
線特性も著しく好適であるが、酸化タンタルの比誘電率
が20以上あり非直線素子の電気容量が大きくなる。し
たがって、デユーティが1)500〜1/1000の高
品位な液晶表示特性を得るためにはやや不利となり、そ
のため非直線素子の形状を微細にしているが、このこと
はアレイの歩留りを著しく悪化させる原因となっており
、さらに複雑で時間を要するフォトリソグラフィ一工程
が少なくとも3回以上含まれるため作業効率が悪化する
だけでなく大幅なコストアップの原因ともなっている。
また第2のものについては、フォトリソグラフィ一工程
が少なくとも5回〜6回含まれることになり、このこと
は作業効率の悪化、歩留りの悪化、さらにはコストアッ
プの原因となっている。
問題点を解決するための手段 前記問題点を解決するために本発明のマトリクス型表示
装置は、基板上に順次間隙を有する第一導体層、前記導
体層の各々について複数個ずつ設けられた第二導体層、
前記第一導体層、第二導体層との間に介在し、電気的に
縦続接続された樹脂層と砒素(As)と硫黄(S)との
化合物からなる半導体層の複合層を有する非直線二端子
素子アレイと、帯状電極を有する第二の基板との間に表
示媒体を挾み込んだものである。
作用 本発明は前記した構成によって、前記半導体層すなわち
導体層−樹脂層一半導体層一導体層構造からなる非線形
素子部によって、非線形的な電流−電圧特性を実現して
いる。現在ではこの非線形性はかなりの部分、半導体層
に原因があるように推定される。現実の素子の電流−電
圧特性を測定すると、 !=A・■1 の形で近似できる特性を示す。ここでAとαは定数であ
る。この素子をリード配線と表示ia極との間に介在さ
せることにより、絵素部分に印加されるオン電圧とオフ
電圧との比を大きくすることができ、コントラスト特性
を向上させることが可能となる。また半導体層を形成す
る砒素(As)と硫黄(S)の化合物の比誘電率が10
以下と比較的小さいことにより、非線形素子の形状は比
較的大きくでき、歩留りの向上が望める。たとえば、基
板上にパターン化された第一導体N(通常これはリード
配線ンの上に半導体層、次に第二導体層(通常これは絵
素電極の一部、あるいは前記半導体層と絵素電極を接続
する接続配線)を積層させることは、二度の被膜形成、
および二度のフォト・リソグラフィ一工程で可能である
。しかし非線形素子の形状は比較的大きくすることがで
きることと、前記半導体層を蒸着法で形成する場合には
基板加熱を必要としないことを考えると、本発明による
表示装置に用いる非線形素子の製法は筒易であることが
わかる。すなわち、基板上にパターン化された第一導体
層の上の半導体層の形成はメタルマスクを用い、マスク
合せ一蒸着の過程で容易に達成される。また前記第二導
体層もこれを構成するものによっては、引続きマスク蒸
着で容易に形成される。
また、樹脂層はf&?fflと半導体層との応力の緩和
に起因しており、特性の均一化に貢献し、より安定な非
直線二端子素子が得られ、以上のようなことから、歩留
りの低下をきたさずに、低コストで表示品位の高い液晶
表示装置の実現が可能となる。
実施例 以下、本発明の代表的な一実施例のマトリクス型表示装
置について、図面を参照しながら説明する。
前記したように、第一導体層はリード配線、またはリー
ド配線から分岐したそれの一部であり、第二導体層は絵
素電極の一部、または絵素電極への接続を目的とする接
続配線である。どのような場合にも本発明の効果は発揮
されることを確認したが、本実施例では以下に、第一導
体層をリード配線、第二導体層は絵素電極の一部である
場合について述べるものとする。
第1図(a)は構成断面図、第1図(blは平面図を示
す、第1図において1は基板であり、基板l上に形成さ
れた第一導体層2をバタンニングし、引出し端子部を除
く基板の全面にポリイミド被膜3を形成した後、厚さ約
30μmの磁性ステンレス鋼板製の所定の穴が開けられ
たマスクと7ライナーを用いて位置合せを行ない、基板
裏面よりサマリウム・コバルト磁石を置いて密着させ、
その後これを蒸着用真空槽内に設置し、抵抗加熱法によ
って基板上に半導体層4、さらに同様の方法により第二
導体層5を形成する。基板lは石英ガラス、ソーダガラ
ス等、第一導体層2は錫を含んだ酸化インジウム(IT
O)、アンチモンを含んだ酸化錫、クロム、アルミニウ
ム、チタン等、半導体層4は砒素と硫黄との合金からそ
れぞれ形成されている。また第二導体層5はテルル、ク
ロム、アルミニウム等から形成されている。以上のよう
にして得られた非直線二端子素子アレイの素子の電流−
電圧特性を測定し、非直線二端子素子アレイと透明を有
する帯状電極付基板のそれぞれの表面に配向処理を施し
た後、前記2枚の基板を貼り合せてパネルとし表示媒体
を注入し液晶表示パネルとした。
本発明の一実施例は、第1図に示した基板1には、ソー
ダガラス上に二酸化硅素(SiO□)を被覆したものを
、第一導体層2には約2000人の厚みのITOlまた
はチタン(Ti)の2種類を形成した。その各々につい
て半導体層4は砒素と硫黄の化合物で、砒素が1原子%
、5原子%。
10原子%、25原子%、40原子%、50原子%、6
0原子%、80原子%、85原子%の計9種類のものを
それぞれ蒸着し、第二導体N5は厚さ約500人のテル
ル被膜を形成した。非直線二端子素子の電流−電圧特性
の非直線性は著しく大きく、またその容量も液晶層の容
量と比べて充分に小さいものであった。これらの基板を
用いて液晶表示パネルを製作したところ、デユーティ−
比1/1000、バイアス比1/7のマトリクス駆動時
において、10:1以上のコントラストでの表示が確認
できた。
ところでパネルの製作工程において、配向膜の形成や、
液晶材料の注入時には基板の温度が少なくとも90℃以
上に加熱する必要があるが、半導体層4を構成する砒素
と硫黄の化合物について砒素の成分比が10原子%未溝
のものは、そのガラス化温度がかなり低くなることによ
り熱処理時に素子が破壊された。また砒素の成分比が8
5原子%の素子では砒素の析出が見られ実用的ではなか
った。以上のことから砒素と硫黄の化合物において砒素
が10原子%以上80原子%以下であれば、液晶表示用
の非直線二端子素子として満足し得る特性を備えている
ことが確認できた。
本発明の他の実施例は、第1図に示した基板lには、ソ
ーダガラス上に二酸化硅素(Si02)を被覆したもの
を、第一導体N2には約1500人の厚みのITOlま
たはチタン(Ti)の2種類を形成した。その各々につ
いて第二導体N5にテルル 1000人,2000人,3000人,4000人,5
000人,sooo人としたものを計9種類それぞれ蒸
着した。半導体層4は、3硫化2砒素(As233)を
約100人蒸着した。以上のようにして得られた非直線
二端子素子の電流−電圧特性の非直線性は著しく大きく
、またその容量も液晶層の容量と比べて充分に小さいも
のであった。これらの基板を用いて液晶表示パネルを製
作したところ、デユーティ−比1/1 0 0 0、バ
イアス比1/7のマトリクス駆動時において、10:1
以上のコントラストでの表示が確認できた。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(Si02)を被覆したもの
を、第一導体層2には約2500人の厚みのITO,ま
たはチタン(Ti)の2種類を形成した.その各々につ
いて第二導体層5にクロム(Cr)およびアルミニウム
(Aj2)被膜を膜厚500人,tooo人,2000
人としたものを計6種類それぞれ蒸着し半導体層4は、
3硫化2砒素(A S 2 38 )を約1500人蒸
着した。以上のようにして得られた非直線二端子素子の
電流−電圧特性の非直線性は著しく大きく、またその容
量も液晶層の容量と比べて充分に小さいものであった。
これらの基板を用いて液晶表示パネルを製作したところ
、デユーティ−比1/1000、バイアス比1/7のマ
トリクス駆動時において、10:1以上のコントラスト
での表示が確認できた。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiO□)を被覆したもの
を、第一導体層2には約1500人の厚みのクロム(C
r)、アルミニウム(AJ)またはアンチモン(S b
)を含んだ酸化錫(SnO□)を形成しポリイミド被膜
形成後、半導体層4(3g化化価砒素As2S、))を
2000人蒸着し第二導体層5(テルル)を500人順
に抵抗加熱法により蒸着した0以上のようにして得られ
た非直線二端子素子のIgl流−電圧特性の非直線性は
著しく大きく、またその容量も液晶層の容量と比べて充
分に小さいものであった。これらの基板を用いて液晶表
示パネルを製作したところ、デユーティ−比1/100
0、バイアス比1/7のマトリクス駆動時において、1
0:1以上のコントラストでの表示が確認できた。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(S t 02 )を被覆し
たものを、第一導体層2には約2000人の厚みのIT
Olまたはチタン(Ti)の2種類を形成し、その各々
について半導体1i4は、3硫化2砒素(As2S3)
を膜厚300人。
500人、1000人、2000人、3000人。
4000人、5ooo人、6000人としたものを計8
種類それぞれ蒸着した。第二導体層5には400人のテ
ルル被膜を形成した。以上のようにして得られた非直線
二端子素子の電流−電圧特性の非直線性は著しく大きく
、またその容量も液晶層の容量と比べて充分に小さいも
のであった。これらの基板を用いて液晶表示パネルを製
作したところ、デユーティ−比1/1000、バイアス
比1/7のマトリクス駆動時において、10:1以上の
コントラストでの表示がT1)認できた。
本発明実施例は半導体層および第二導体層をバタンニン
グする方法としてメタルマスクを用いる方法で実施した
が、フォトレジストを用いたリフト・オフ法を用いても
、また表示媒体として液晶組成物以外のたとえば電気泳
動表示素子(EPID)、電場発光表示素子(EL)、
エレクトロクロミック表示素子(E CD)等を用いた
場合にも同様のものが得られることはいうまでもない。
発明の効果 以上のように本発明のマトリクス型表示装置は、基板上
に順次間隙を有する第一導体層、樹脂層、砒素(As)
と硫黄(S)との化合物からなる半導体層、さらに第二
導体層を積層するという構成を備えたことにより、たと
えば実施例で示したようなフォトリソグラフィ一工程、
リフト・オフ・プロセスを用いない簡易なプロセスで剥
離等の不良を生起しないより安定な特性を示すマトリク
ス表示用非直線二端子アレイが得られ、作業効率および
歩留りが大幅に向上しただけでなく、表示品位の高いマ
トリクス型表示装置を低コストで実現することができた
【図面の簡単な説明】
第1図talは本発明による液晶表示用非直線二端子素
子の構成断面図、第1図(blはその平面図、第2図t
Mlおよび第3図(alは従来の非直線二端子素子の構
成断面図、第2図世)および第3図世)は従来の非直線
二端子素子の配置図、第4図は非直線二端子素子付き液
晶表示パネルの等価回路図、第5図は非直線二端子素子
を用いたマトリクス表示パネルの構成回である。 1・・・・・・基板、2・・・・・・第一導体層、3・
・・・・・ポリイミド層、4・・・・・・半導体層、5
・・・・・・第二導体層。 代理人の氏名 弁理士 中尾敏男 はか1名l−嘉 榎 2−$−慮停眉 3−ポリイミド層 4−手導体層 5−第二碑体層 第1図 第2図 i4図 第5図 θ3        θl

Claims (6)

    【特許請求の範囲】
  1. (1)基板上に順次間隙を有する第一導体層、前記導体
    層の各々について複数個ずつ設けられた第二導体層、前
    記第一導体層、第二導体層との間に介在し、電気的に縦
    続接続された樹脂層と砒素(As)と硫黄(S)との化
    合物からなる半導体層の複合層を有し、前記樹脂層が、
    前記基板に接してなるような非直線二端子素子アレイと
    、帯状電極を有する第二の基板との間に表示媒体を挾み
    込んだことを特徴とするマトリクス型表示装置。
  2. (2)半導体層を構成する砒素と硫黄の化合物について
    、砒素の成分比が10原子%以上80原子%以下である
    ことを特徴とする特許請求の範囲第(1)項記載のマト
    リクス型表示装置。
  3. (3)第一導体層が錫(Sn)を含んだ酸化インジウム
    (In_2O_3)、アンチモン(Sb)を含んだ酸化
    錫(SnO_2)、クロム(Cr)、アルミニウム(A
    l)、チタン(Ti)の何れかからなることを特徴とす
    る特許請求の範囲第(1)項または第(2)項のいずれ
    かに記載のマトリクス型表示装置。
  4. (4)第二導体層が錫(Sn)を含んだ酸化インジウム
    (In_2O_3)、テルル(Te)、アルミニウム(
    Al)、クロム(Cr)、チタン (Ti)のいずれかからなることを特徴とする特許請求
    の範囲第(1)項、第(2)項または第(3)項のいず
    れかに記載のマトリクス型表示装置。
  5. (5)樹脂層をポリイミドから形成することを特徴とす
    る特許請求の範囲第(1)項、第(2)項、第(3)項
    または第(4)項のいずれかに記載のマトリクス型表示
    装置。
  6. (6)表示媒体は液晶組成物、電気泳動表示素子、電場
    発光表示素子、エレクトロクロミック表示素子のいずれ
    かからなることを特徴とする特許請求の範囲第(1)項
    、第(2)項、第(3)項、第(4)項または第(5)
    項のいずれかに記載のマトリクス型表示装置。
JP61254037A 1986-10-24 1986-10-24 マトリクス型表示装置 Pending JPS63106786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61254037A JPS63106786A (ja) 1986-10-24 1986-10-24 マトリクス型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61254037A JPS63106786A (ja) 1986-10-24 1986-10-24 マトリクス型表示装置

Publications (1)

Publication Number Publication Date
JPS63106786A true JPS63106786A (ja) 1988-05-11

Family

ID=17259361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61254037A Pending JPS63106786A (ja) 1986-10-24 1986-10-24 マトリクス型表示装置

Country Status (1)

Country Link
JP (1) JPS63106786A (ja)

Similar Documents

Publication Publication Date Title
JPS63106786A (ja) マトリクス型表示装置
JPS63109492A (ja) マトリクス表示装置
JPS63121082A (ja) マトリクス表示装置
JPS63187280A (ja) マトリクス表示装置
JPS63121079A (ja) マトリクス表示装置
JPS63187281A (ja) マトリクス表示装置
JPS63121081A (ja) マトリクス表示装置
JPS63173027A (ja) マトリクス表示装置
JPS63110484A (ja) マトリクス表示装置
JPS63121080A (ja) マトリクス表示装置
JPS63121078A (ja) マトリクス表示装置
JPS63121077A (ja) マトリクス表示装置
JPS6358491A (ja) マトリクス表示装置
JPS63186291A (ja) マトリクス表示装置
JPS6358487A (ja) マトリクス表示装置
JPS63173021A (ja) マトリクス表示装置
JPS62253191A (ja) マトリクス型表示装置
JPS62253190A (ja) マトリクス表示装置
JPS6358489A (ja) マトリクス表示装置
JPS62260187A (ja) マトリクス型表示装置
JPS62260188A (ja) マトリクス表示装置
JPS62253188A (ja) マトリクス表示装置
JPS63173026A (ja) マトリクス表示装置
JPS62253189A (ja) マトリクス型表示装置
JPS6358488A (ja) マトリクス表示装置