JPS62253191A - マトリクス型表示装置 - Google Patents

マトリクス型表示装置

Info

Publication number
JPS62253191A
JPS62253191A JP61097159A JP9715986A JPS62253191A JP S62253191 A JPS62253191 A JP S62253191A JP 61097159 A JP61097159 A JP 61097159A JP 9715986 A JP9715986 A JP 9715986A JP S62253191 A JPS62253191 A JP S62253191A
Authority
JP
Japan
Prior art keywords
conductor layer
layer
liquid crystal
substrate
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61097159A
Other languages
English (en)
Inventor
菊池 伊佐子
晋吾 藤田
山添 博司
勲夫 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61097159A priority Critical patent/JPS62253191A/ja
Publication of JPS62253191A publication Critical patent/JPS62253191A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像機器や情報機器などに用いて有効な、高コ
ントラスト等の高表示品位を有する簡易な構成の低コス
ト非直線二端子素子を用いたマトリクス型表示装置に関
するものである。
従来の技術 近年、特に液晶表示装置に代表されるマトリクス型表示
装置は、コンピュータを中心とする情報機器分野および
映像機器分野において、大容量表示、特に画像表示に向
けてのアプローチが活発であり、低価格デバイスが実現
出来るディスプレイとして注目されている。非直線二端
子素子とは、電流−電圧特性が非直線性を示し、比較的
大電圧領域において近似的に定電圧特性を示すような二
端子素子をいう。以下図面を参照しながら従来の提案さ
れた非直線二端子素子を用いた液晶表示装置の一例につ
いて説明する。
第3図(alは非直線二端子素子(M I M素子:M
eta14nsulator−Metal素子)を各絵
素ごとに具備した液晶表示パネルの片側の基板の絵素近
辺の断面図の一例であり、第3図(blはその配置図で
ある。
基板41.タンタル層42.陽極酸化タンタル層43、
絵素電極層44.クロム層45、から非直線二端子素子
46を形成しており、バス・バー47.引出し端子48
、絵素電極層49をもって非直線二端子アレイとする。
 〔アイトリプルイー、トランザクション。
オン、エレクトロン、デバイシズ、イーディー28巻−
6号−1981(IEEE TRANSACTION 
ON ELECTORON  IIEVICH5,VO
L、I!D−28,NO,6,1981))情報表示学
会(S I D ; 5ociety For Inf
ormationDisplay )の1984年国際
シンポジウム技術論文集(SID Internati
onal Sympojium Digest Of 
Technical Papers ) P2O3−3
05)また第4図はPINダイオードをリング状に連結
し非直線二端子素子とした例であり、第4図(alはP
INダイオードの構成断面図、第4図(b)はこのPT
Nダイオードを使った液晶表示パネルの片側の基板の配
置図である。第4図(blにおいてPINダイオードは
通常のPNダイオード記号で示されている。基板51上
には第一電極層52.N型非晶質硅素53.I型非晶質
硅素54.N型非晶質硅素55゜クロム層56.絶縁体
からなる保護層57、第二電極層58が形成されており
、リング状に連結したPINダイオード59、ハス・バ
ー60、絵素電極61をもって非直線二端子アレイとす
る。〔テレビジョン学会技術報告、昭和59年5月25
日発表〕通常の液晶表示パネルではデユーティ比が1/
200程度が限度であるが、これらの非直線抵抗素子を
用いることにより、デユーティ比が1 /1000の高
品位な液晶表示特性を得ることが可能となる。
第5図は非直線二端子素子を用いた液晶表示パネルの等
価回路図である。このパネルが正常に動作する為には、
電流が主に非直線抵抗70.液晶層の容量73という経
路を流れる必要がある。非直線二端子素子が正常に機能
するためには、非直線抵抗並列容量71を小さくしなけ
ればならない。尚72は液晶層の抵抗、74は非直線抵
抗素子、75は液晶層を示す。
第6図は非直線二端子素子を用いたマトリクス表示パネ
ルの構成を示す図である。帯状電極を有する基板80と
、非直線二端子素子アレイ基板81のそれぞれ表示媒体
82と接する面に配向膜83を形成し、ガラスファイバ
ー或いは樹脂微粒子を散布しスペーサー84を設けた後
シール材85にて貼り合せ、スペーサ84により形成さ
れた間隙に表示媒体82を充填しマトリクス型表示装置
とする。
発明が解決しようとする問題点 非直線二端子素子を用いた例えば液晶表示装置を駆動す
るためには、非直線素子に充分な電圧を印加する必要が
ある。それには非直線素子の電気容量を液晶層の電気容
量の1/10程度以下に設計しなければならない。従来
の技術による第1のものについては酸化タンタルの厚み
を約500人にすると闇値電圧は7〜IIVで非直線特
性も著しく好適であるが、酸化タンタルの比誘電率が2
0以」二あり非直線素子の電気容量が大きくなる。従っ
てデユーティが11500〜1 /1000の高品位な
液晶表示特性を得るためにはやや不利となり、そのため
非直線素子の形状を微細にしているが、このことはアレ
イの歩留りを著しく悪化させる原因となっており、さら
に複雑で時間を要するフォトリソグラフィ一工程が少な
くとも3回以上含まれるため作業効率が悪化するだけで
なく大幅なコストアップの原因ともなっている。また第
2のものについては、フォトリソグラフィ一工程が少な
くとも5回〜6回含まれることになり、このことば作業
効率の悪化、歩留りの悪化、さらにはコストアンプの原
因となっている。
問題点を解決するための手段 前記問題点を解決するために本発明のマトリクス型表示
装置は、基板上に順次間隙を有する第一導体層、ポリイ
ミド被膜層、砒素(As)と硫黄(S)との化合物から
なる半導体層、さらに第二導体層を積層するという構成
を備えたものである。
作用 本発明は前記した構成によって、基板上にパターン化さ
れた第一導体層の上にポリイミド被膜層を形成した後、
連続蒸着により半導体層、第二導体層を積層させること
が出来、フォトリソグラフィ一工程、リフト・オフ・プ
ロセスの排除が可能となる。そのため製造工程数の削減
が出来、作業効率の向上だけでなく、歩留りの大幅な向
上、及びコストの低減が望める。また前記半導体層や前
記第二導体層を数μm程度の厚みに積んでも剥離等の不
良を生起せず、歩留りの低下をきたさない上に、第一導
体層と半導体層の間にポリイミド被膜を形成することに
より、より安定な非直線二端子素子を得られ、表示品位
の高い液晶表示装置の実現が可能となる。
実施例 以下、本発明の代表的な一実施例について、図面を参照
しながら説明する。
第1図は構成断面図、第2図は基板上の配置図を示す。
第1図において1は基板であり、基板1−ヒに形成され
た第一導体層2をバタンニングし、引出し端子部を除く
基板の全面にポリイミド被膜3を形成した後、厚さ約3
0μmの磁性ステンレス鋼板製の所定の穴が開けられた
マスクとアライナ−を用いて位置合せを行ない、基板裏
面よりサマリウム・コバルト磁石を置いて密着させ、そ
の後これを蒸着用真空槽内に設置し、抵抗加熱法によっ
て基板上に半導体層4、第二導体層5を形成する。基板
1は石英ガラス、ソーダガラス等、第一導体層2は錫を
含んだ酸化インジウム(ITO)、アンチモンを含んだ
酸化錫、クロム、アルミニウム、チタン等、半導体層4
は砒素と硫黄との合金からそれぞれ形成されている。ま
た第二導体層5はテルル、クロム、アルミニウム等から
形成されている。以上のようにして得られた非直線二端
子素子アレイと透明を有する帯状電極付基板のそれぞれ
の表面に配向処理を施した後、前記2枚の基板を貼り合
せてパネルとし表示媒体を注入し液晶表示パネルとした
。また第2図(alは非直線二端子素子が一段の場合、
第2図fb)は非直線二端子素子が二段の場合である。
第2図において10は引出し端子部、11はバス・バー
、12は第一導体層、13はポリイミド被膜層、14は
半導体層と第二導体層の積層、15は絵素電極を示して
いる。
本発明の一実施例は、第1図に示した基板1には、ソー
ダガラス上に二酸化硅素(SiO□)を被覆したものを
、第一導体層2には約2000人の厚みのITO,また
はチタン(Ti)の2種類を形成した。その各々につい
て半導体層4は砒素と硫黄の化合物で、砒素が1原子%
、5原子%、10原子%、25原子%、40原子%、5
0原子%、60原子%、80原子%、85原子%の計9
種類のものをそれぞれ蒸着し、第二導体層5は厚さ約5
00人のテルル被膜を形成した。非直線二端子素子の電
流−電圧特性の非直線性は著しく大きく、またその容量
も液晶層の容量と比べて充分に小さいものであった。
これらの基板を用いて液晶表示パネルを製作したところ
、デユーティ−比1 /1000、バイアス比I/7の
マトリクス駆動時において、10:1以上のコントラス
トでの表示が確認出来た。
ところでパネルの製作工程において、配向膜の形成や、
液晶材料の注入時には基板の温度を少なくとも90℃以
上に加熱する必要があるが、半導体層4を構成する砒素
と硫黄の化合物について砒素の成分比が10原子%未溝
のものは、そのガラス化温度がかなり低くなることによ
り熱処理時に素子が破壊された。また砒素の成分比が8
5原子%の素子では砒素の析出が見られ実用的ではなか
った。
以上のことから砒素と硫黄の化合物において砒素が10
原子%以上80原子%以下であれば、液晶表示用の非直
線二端子素子として満足し得る特性を備えていることが
確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiO□)を被覆したもの
を、第一導体層2には約1500人の厚みのITOlま
たはチタン(Ti)の2種類を形成した。その各々につ
いて第二導体N5にテルル被膜を膜厚200人、300
人、500人、1000人、2000人、3000人、
4000人、5000人、8000人としたものを計9
種類それぞれ蒸着した。半導体層4は、3硫黄化2砒素
(ASZS3)を約100人蒸着した。以上のようにし
て得られた非直線二端子素子の電流−電圧特性の非直線
性は著しく大きく、またその容量も液晶層の容量と比べ
て充分に小さいものであった。これらの基板を用いて液
晶表示パネルを製作したところ、デユーティ−比1 /
1000、バイアス比1/7のマトリクス駆動時におい
て、lO:1以上のコントラストでの表示が確認出来た
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(SiO□)を被覆したもの
を、第一導体層2には約2500人の厚みのITOlま
たはチタン(Ti)の2種類を形成した。その各々につ
いて第二導体層5にクロム(Cr)およびアルミニウム
(A1)被膜を膜厚500人、1000人、2000人
としたものを計6種類それぞれ蒸着し半導体層4は、3
硫黄2砒素(ASZS3)を約1500人蒸着した。以
上のようにして得られた非直線二端子素子の電流−電圧
特性の非直線性は著しく大きく、またその容量も液晶層
の容量と比べて充分に小さいものであった。これらの基
板を用いて液晶表示パネルを製作したところ、デユーテ
ィ−比1 /1000、バイアス比1/7のマトリクス
駆動時において、10:1以上のコントラストでの表示
が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(S j O,)を被覆した
ものを、第一導体層2には約2000人の厚みのクロム
(Cr)、アルミニウム(A1)、またはアンチモン(
Sb)を含んだ酸化錫(SnO□)を形成しポリイミド
被膜形成後、半導体層4 (3硫化2砒素(AS2S3
))を2000人蒸着1z し、第二導体層5 (テルル)を500人順1抵抗加熱
法により蒸着した。以上のようにして得られた非直線二
端子素子の電流−電圧特性の非直線性は著しく大きく、
またその容量も液晶層の容量と比べて充分に小さいもの
であった。これらの基板を用いて液晶表示パネルを製作
したところ、デユーティ−比1 /1000、バイアス
比1/7のマトリクス駆動時において、10:1以上の
コントラストでの表示が確認出来た。
本発明の他の実施例は、第1図に示した基板1には、ソ
ーダガラス上に二酸化硅素(S i O□)を被覆した
ものを、第一導体層2には約2000人の厚みのITO
,またはチタン(Ti)の2種類を形成し、その各々に
ついて半導体層4は、3硫化2砒素(Asgs+)を膜
厚300人、500人、1000人、2000人、30
00人、4000人、5000人、6000人としたも
のを計8種類それぞれ蒸着した。第二導体層5には40
0人のテルル被膜を形成した。以上のようにして得られ
た非直線二端子素子の電流−電圧特性の非直線性は著し
く大きく、またその容量も液晶層の容量と比べて充分に
小さいものであった。これらの基板を用いて液晶表示パ
ネルを製作したところ、デユーティ−比1 /1000
、バイアス比1/7のマトリクス駆動時において、10
:1以上のコントラストでの表示が確認出来た。
本発明実施例は半導体層及び第二導体層をバタンニング
する方法としてメタルマスクを用いる方法で実施したが
、フォトレジストを用いたリフト・オフ法を用いても、
また表示媒体として液晶組成物以外の例えば電気泳動表
示素子(EPID)、電場発光表示素子(EL)、エレ
クトロクロミック表示素子(ECD)等を用いた場合に
も同様のものが得られることはいうまでもない。
発明の効果 以上のように本発明のマトリクス型表示装置は、基板上
に順次間隙を有する第一導体層、ポリイミド被膜層、砒
素(As)と硫黄(S)との化合物からなる半導体層、
さらに第二導体層を積層するという構成を備えたことに
より、フォトリソグラフィ一工程、リフト・オフ・プロ
セスを用いない簡易なプロセスで剥離等の不良を生起し
ないより安定な特性を示すマトリクス表示用非直線二端
子アレイが得られ、作業効率及び歩留りが大幅に向上し
ただけでなく、表示品位の高いマトリクス型表示装置を
低コストで実現することが出来た。
【図面の簡単な説明】
第1図(a)は本発明による液晶表示用非直線二端の配
置図、第3図(al及び第4図(alは従来の非直線二
端子素子の構成断面図、第3図(b)及び第4図fbl
は従来の非直線二端子素子の配置図、第5図は非直線二
端子素子付き液晶表示パネルの等価回路図、第6図は非
直線二端子素子を用いたマトリクス表示パネルの構成図
である。 ■・・・・・・基板、2・・・・・・第一導体層、3・
・・・・・ポリイミド層、4・・・・・・半導体層、5
・・・・・・第二導体層、10・・・・・・引出し端子
部、11・・・・・・バス・バー、12・・・・・・第
一導体層、13・・・・・・ポリイミド層、14・・・
・・・半導体層、第二導体層の積層、15・・・・・・
絵素電極。 /−−一禾 七え 2−一一呆 1 ミーシイ本1 3−−−ポリイミ¥1 第1図      4−#−啓イ褪 δ−−−第2再体1 (b) べ 塚   〜 第3図 (bン 第4図 図り (ハ)

Claims (5)

    【特許請求の範囲】
  1. (1)基板上に順次間隙を有する第一導体層、前記間隙
    上及び前記導体層を覆うように設けられたポリイミド被
    膜層、前記ポリイミド被膜層の上に前記第一導体層の間
    隙と、前記第一導体層の一部を覆うように設けられた砒
    素(As)と硫黄(S)との化合物からなる半導体層、
    さらに前記半導体層の上に第二導体層を積層してなるよ
    うな非直線二端子素子アレイと、帯状電極を有する第二
    の基板との間に表示媒体を挟み込んだことを特徴とする
    マトリクス型表示装置。
  2. (2)半導体層を構成する砒素と硫黄の化合物について
    、砒素の成分比が10原子%以上80原子%以下である
    ことを特徴とする特許請求の範囲第(1)項記載のマト
    リクス型表示装置。
  3. (3)第一導体層が錫(Sn)を含んだ酸化インジウム
    (In_2O_3)、アンチモン(Sb)を含んだ酸化
    錫(SnO_2)、クロム(Cr)、アルミニウム(A
    l)、チタン(Ti)の何れかからなることを特徴とす
    る特許請求の範囲第(1)項または第(2)項のいずれ
    かに記載のマトリクス型表示装置。
  4. (4)第二導体層がテルル(Te)、アルミニウム(A
    l)、クロム(Cr)、チタン(Ti)の何れかからな
    ることを特徴とする特許請求の範囲第(1)項、第(2
    )項または第(3)項のいずれかに記載のマトリクス型
    表示装置。
  5. (5)表示媒体は液晶組成物、電気泳動表示素子、電場
    発光表示素子、エレクトロクロミック表示素子の何れか
    からなることを特徴とする特許請求の範囲第(1)項、
    第(2)項、第(3)項または第(4)項のいずれかに
    記載のマトリクス型表示装置。
JP61097159A 1986-04-25 1986-04-25 マトリクス型表示装置 Pending JPS62253191A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61097159A JPS62253191A (ja) 1986-04-25 1986-04-25 マトリクス型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61097159A JPS62253191A (ja) 1986-04-25 1986-04-25 マトリクス型表示装置

Publications (1)

Publication Number Publication Date
JPS62253191A true JPS62253191A (ja) 1987-11-04

Family

ID=14184788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61097159A Pending JPS62253191A (ja) 1986-04-25 1986-04-25 マトリクス型表示装置

Country Status (1)

Country Link
JP (1) JPS62253191A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03100523A (ja) * 1989-09-13 1991-04-25 Seiko Instr Inc 電気光学装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03100523A (ja) * 1989-09-13 1991-04-25 Seiko Instr Inc 電気光学装置の製造方法

Similar Documents

Publication Publication Date Title
JPS62253191A (ja) マトリクス型表示装置
JPS6358491A (ja) マトリクス表示装置
JPS62253190A (ja) マトリクス表示装置
JPS62253189A (ja) マトリクス型表示装置
JPS6358487A (ja) マトリクス表示装置
JPS62253188A (ja) マトリクス表示装置
JPS62260187A (ja) マトリクス型表示装置
JPS63109492A (ja) マトリクス表示装置
JPS62260188A (ja) マトリクス表示装置
JPS6358489A (ja) マトリクス表示装置
JPS6358488A (ja) マトリクス表示装置
JPS6358490A (ja) マトリクス表示装置
JPH06148616A (ja) 液晶表示パネル
JPS63187280A (ja) マトリクス表示装置
JPS63121077A (ja) マトリクス表示装置
JPS63121079A (ja) マトリクス表示装置
JPS63121082A (ja) マトリクス表示装置
JPS63110484A (ja) マトリクス表示装置
JPS63186291A (ja) マトリクス表示装置
JPS63173027A (ja) マトリクス表示装置
JPS63173021A (ja) マトリクス表示装置
JPS63121078A (ja) マトリクス表示装置
JPS63187281A (ja) マトリクス表示装置
JPS63106786A (ja) マトリクス型表示装置
JPS63121080A (ja) マトリクス表示装置