JPS62253192A - マトリクス型表示装置 - Google Patents

マトリクス型表示装置

Info

Publication number
JPS62253192A
JPS62253192A JP61097167A JP9716786A JPS62253192A JP S62253192 A JPS62253192 A JP S62253192A JP 61097167 A JP61097167 A JP 61097167A JP 9716786 A JP9716786 A JP 9716786A JP S62253192 A JPS62253192 A JP S62253192A
Authority
JP
Japan
Prior art keywords
liquid crystal
conductor layer
substrate
layer
matrix type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61097167A
Other languages
English (en)
Other versions
JPH0697318B2 (ja
Inventor
晋吾 藤田
菊池 伊佐子
山添 博司
勲夫 太田
克彦 熊川
小関 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61097167A priority Critical patent/JPH0697318B2/ja
Publication of JPS62253192A publication Critical patent/JPS62253192A/ja
Publication of JPH0697318B2 publication Critical patent/JPH0697318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、高表示品位で、かつ、大容量表示可能なマト
リクス型表示装置に関するものである。
更に、具体的には、非直線素子を用いたマトリクス型表
示装置である。
従来の技術 従来、提案された非直線素子付きマトリクス型表示装置
において、その表示媒体としては液晶である場合が最も
多い。従って以下ではマトリクス型液晶表示装置を例に
とって説明する。
液晶表示装置は、時計、電卓等の表示から、端末用表示
や映像表示へとその応用分野が広がりつつあるが、そこ
で求められるのは、高品位に大容量表示を実現する能力
である。その方法としては、(1)単純マトリクス法と
(2)アクティブマトリクス法があり、さらに(2)は
(2a)I膜トランジスタ(T P T)などの三端子
素子を用いる方法と(2b)非直線二端子素子を用いる
方法がある。各方法とも一長一短があり、(1)法は表
示品位に難があり、(2a)は、製造工程が複雑なこと
によりコストが高くなるという欠点がある。
(2b)は、(2a)よりも容易な工程であり、コスト
を下げることが可能である。
非直線素子付きマトリクス型液晶表示装置において、主
なものには二種ある。
先ず、第1のものは、第3図に示した様な素子を用いた
装置である。〔アイトリプルイー、トランザクション、
エレクトロン、デバイシズ、イーディ28巻、6号、7
36ページ(1981)  (IEEE TRA−NS
ACTION ON ELECTRON DEVICE
S Vol、HD−28,11k16 。
736(1981) )第3図(a)は非直線二端子素
子の構成断面図であり、第3図(kl)はこれを用いた
液晶表示用基板の配置図である。同図(a)において、
101は基板、102はタンタル(Ta)層、103は
厚さ約400〜700人の、陽極酸化によって得られた
酸化タンタル(Taz○5)、104は絵素電極、10
5はクロム(Cr)層であり、同図(blにおいて、1
06は非直線二端子素子、107はバス・バー、108
は端子、109は絵素電極である。
第2のものは、第4図に示した様な素子を用いた装置で
ある。〔テレビジョン学会技術報告、昭和59年5月2
5日発表〕これは2個のアモルファス・シリコン(a−
3t)PINダイオードを並列逆方向にリング状に接続
した構成をなして、非直線素子を実現している。第4図
(alは、この素子の構成断面図であり、同図(blは
この素子を用いた液晶表示用基板の配置図である。この
図において、PINダイオードは通常のPNダイオード
を表わす記号で示している。第4図において、201は
基板、202は第1電極、203はN型a−3i、20
4はI型a−3t、205はP型a−3t、206はク
ロム層、207は絶縁体からなる保護層、208は第2
電極、209はリング状に連結したPINダイオード、
210はバス・バー、211は絵素電極である。
これらの非直線抵抗素子を用いることにより、通常の液
晶表示よりも格段に大規模な表示容量を実現することが
できる。デユーティ比で表現すれば、1 /1000程
度のデユーティ比でも駆動が可能である。
発明が解決しようとする問題点 非直線二端子素子を用いた表示装置を駆動することを考
えると、非直線素子に充分に電圧を印加する必要がある
が、その為には非直線素子の電気容量を絵素部分のそれ
の1/10程度以下に設計しなければならない。しかし
ながら、前述した従来の技術による非直線素子の第1の
ものについては、酸化タンタルの比誘電率が20以上と
大きいことにより、素子の形状を微細にしているが、こ
のことは歩留りを著しく悪化させる原因となっている。
このことに加えて、製造工程において、複雑で時間を要
するフォトリソグラフィー過程が少なくとも3回含まれ
ることも問題である。
次に、非直線素子の例の第2ものについては、フォトリ
ソグラフィ一工程が少なくとも5回ないし6回含まれる
。このことは、生産における歩留りを低下させ、生産コ
ストを上昇させることになる。
従って、簡易な工程で製造が可能で、かつ、充分に大き
な非直線的な電流−電圧特性を有する素子が期待されて
いる。
問題点を解決するための手段 本発明は前述のような問題点を解決するために、基板上
に、順次、間隙を有する一対の導体層、砒素(As)と
硫黄(S)との化合物からなる半導体層、さらに導体層
を積層してなる構造の素子を有するマトリクス型表示装
置を提供するものである。
作用 本発明は上記した構成によって、非直線的な電流−電圧
特性を示す素子を実現している。この非直線性は、半導
体層と導体層の接合部における障壁層効果に起因してい
るものと想定される。現実の素子の電流−電圧特性を測
定すると 1=A−Vα の形で近似できる特性を示す。ここで、Aとαは定数で
ある。この素子をバス・バーと各絵素電極との間に介在
させることにより、絵素部分に印加されるオン電圧とオ
フ電圧との比を大きくすることができ、コントラスト特
性を向上させることが可能となる。
また、本発明による表示装置に用いる非直線素子の製法
は非常に簡易である。すなわち、基板上にパターン化さ
れた下部導体層の上に半導体層、上部導体層を積層させ
る方法としては、一枚のマスクを用い、連続して蒸着す
ることで得ることができる。
さらに、半導体層を形成する砒素と硫黄との化合物の比
誘電率が10以下と比較的小さいことにより、本発明に
よる非直線素子の形状は比較的大きくすることができる
以上二点より、製造上の歩留向上か望める。
実施例 以下、本発明のマトリクス型表示装置の一実施例を図面
を参照しながら説明する。
先述した様に、非直線素子を用いたマトリクス型表示装
置における表示媒体としては、液晶が最も実用に供して
いるので、以下の説明においては、主に液晶表示装置に
ついて述べる。
また、以下の実施例においては、第2図に示した、下部
導体層13とバス・バー12および絵素電極15は同一
の材料より形成した。特に、電極抵抗による電圧の減衰
が問題となる際には、バス・ノ\−12としては高導電
性の材料を使用すればよい。
先ず、非直線二端子素子付きマトリクス型液晶表示パネ
ルの製作工程の実施例を説明する。
所定のパターンにエツチングされた透明電極付きソーダ
ガラスを入手し、この基板を発煙硝酸に浸し、水洗、乾
燥させる。
次に、厚さ約30μmの磁性ステンレス鋼板製の、所定
のパターンの穴があけられたマスクと、上記基板とを、
アライナ−を用いて合わせ、基板裏面にサマリウム・コ
バルl−6ff石を置いて、メタルマスクと基板とを密
着させた。これを蒸着用真空槽内に設置し、抵抗加熱法
によって基板上に成膜した。これによって、第2図に示
した様な基板を得た。
蒸着法を詳しく述べる。モリブデン(MO)製の蒸発源
を真空槽内下部の周囲に4個、その中央に1個、合計5
後を独立に加熱できる様に設置した。中央の蒸発源に上
部導体層の材料を、周囲の4個の蒸発源に半導体層の材
料、砒素と硫黄の化合物を適量置く。基板は真空槽上部
中央に設置した。槽内をI X 10−’Torr程度
まで排気したところで、先ず周囲の蒸発源のうち一つを
加熱し、シャッターを開け、所定の膜厚が蒸着されたら
、シャッターを閉じる。膜厚は水晶振動子を用いた膜厚
モニタを用いて検知した。続いて順次、周囲の蒸発源を
加熱し、それぞれ同程度の膜厚となる様に蒸着した。次
に、中央の蒸発源を加熱して所定の膜厚となる様に蒸着
した。これにより、第1図に示した様に、砒素と硫黄の
化合物半導体の島状の薄膜上に、上部導体層がその島の
内側に付着した如き構造の素子を形成することができた
この基板をパネル化する前に、素子の電流−電圧特性を
計測した。
さらに、この非直線二端子素子を形成した基板と、帯状
の透明電極を表面に形成した対向基板とに、各々、配向
膜を形成した後、ランピング処理し、二枚の基板を貼り
合わせてパネルにし、液晶を注入した。ランピング方向
は、液晶分子が90゜ねじれ構造となる様にした。
以上の過程を経て、非直線二端子素子付き液晶表示パネ
ルを得た。
(実施例1) 第1図に示した、非直線二端子付き液晶表示パネルを作
製した。作製法は上記に示した通りである。
基板1にはソーダガラス上に、二酸化ケイ素(SiO□
)を被覆したものを用いた。下部導体層2は約2000
人の厚みのITOまたはチタン(T+)の二種類で形成
した。その各々について、半導体層3は砒素と硫黄の化
合物で砒素が、1原子%、5原子%、10原子%、25
原子%、40原子%、50原子%、60原子%、80原
子%、85原子%の計9種類のものを約2000人蒸着
させた。さらに、上部導体層4として、厚さ約500人
のテルル膜を形成させた。
素子の電流−電圧特性の非直線性はα−7〜15と著し
いものであった。また、その容量も、液晶層の容量に比
して充分に小さかった。
これらの基板を用いて液晶表示パネルを製作したところ
、デユーティ比1 /1000.バイアス比1/7のマ
トリクス駆動時において、10:1以上のコントラスト
で表示が実現できた。
ところで、パネル製作工程において、液晶注入や配向膜
形成等の際には基板を少なくとも90℃以上に加熱する
必要があるが、半導体層3を構成する砒素と硫黄の化合
物について砒素の成分比が10原子%未溝のものはその
ガラス化温度がかなり低くなることにより、熱処理時に
素子が破壊された。
また、砒素の成分比が85原子%の素子では砒素の析出
が見られ実用的ではなかった。
以上のことから、砒素と硫黄の化合物において砒素の成
分比が10原子%以上80原子%以下であれば、液晶表
示装置用の比直線二端子素子として満足し得る特性を備
えていることが判明した。
(実施例2) 上記に示した作製法によって、第1図に示した様な、非
直線二端子素子付き液晶表示パネルを作製した。
基板1として二酸化ケイ素(Si02)で表面を被覆し
たソーダガラスを用いた。下部導体層2は膜厚約150
0人のITOまたはチタンの二種類のものを形成させた
。その各々について、上部導体層4の構成材料としてテ
ルルを用い、その膜厚を約200人、 300人、 5
00人、1000人、2000人、3000人、400
0人、5000人、8000人としたちの11種、蒸着
した。半導体層3は、3硫化2砒素(AS2S3)を約
20001蒸着させた。
これらの条件の素子について電気的測定を行ったが、電
流−電圧特性の非直線は著しく大きく、また、容量は、
その素子に結びついている絵素電極部の液晶層の容量に
比して充分に小さかった。
これらの基板を用いて液晶表示パネルを製作したところ
、デユーティ比1 /1000、バイアス比1/7のマ
トリクス駆動時において、表示コントラストが10:1
以上であった。
(実施例3) 前記作製法に従い、第1図に示した様な非直線二端子素
子付き液晶パネルを作製した。
基板1として二酸化ケイ素(S iOz )で表面を被
覆したソーダガラスを用いた。下部導体層2として膜厚
約2500人のITOまたはチタンの二種類のものを用
意した。その二種類について各々、上部導体層4の構成
材料として、膜厚約500人、1000人、2000人
のクロム(Cr)、アルミニウム(Al)、チタン(T
i)3種類を形成させた。
半導体層3としては、3硫化1砒素(A s S3)を
約20001蒸着した。
これらの条件によって作製した素子の電気的特性を測定
したが、電流−電圧特性の非直線性は大きく、また容量
は充分に小さく、マトリクス駆動に適していた。これら
の基板を用いて液晶表示パネルを製作した。デユーティ
比1 /1000.バイア71、比1/7のマトリクス
駆動時において、表示コントラストが10:1以上であ
った。
(実施例4) 前記作製法に従い、第1図に示した様な非直線二端子素
子付き液晶表示パネルを製作した。
基板1として、二酸化ケイ素(SiO□)で表面を被覆
したソーダガラスを用いた。下部導体層2として、膜厚
約2000人のクロム(Cr)、アルミニウム(Al)
またはアンチモン(Sb)を含んだ酸化錫(SnO□)
を形成させた。その上に半導体層3として3硫化2砒素
(Aszs3)を膜厚約2000人、さらに、上部導体
層4として、テルルを膜厚約500人、順に、抵抗加熱
法により蒸着した。
以上の条件によって作製した素子の電気的特性は、著し
く非直線的な電流−電圧特性を示し、また、容量は充分
に小さかった。
これらの基板を用いてマトリクス型液晶表示パネルを製
作したところ、デユーティ比1 /1000、バイアス
比1/7で駆動させたとき、表示コントラストが10:
1以上あった。
(実施例5) 前記作製法に従い、第1図に示した様な非直線二端子素
子付き液晶パネルを製作した。
基板1として、二酸化ケイ素(SiOz)で表面を被覆
したソーダガラスを用いた。下部導体層2としては膜厚
約2000人のITOまたはチタンの二種類のものを用
意した。その二種類について、半導体層3の構成材料と
しては、3硫化2砒素(As233 )を用い、ソノ膜
厚を約300人、500人、1000人、2000人、
3000人、4000人、5000人、6000人とし
たもの計8種類を蒸着によって得た。
さらに、その上に、上部導体層4として厚さ約400人
のテルル膜を形成させた。
以上の条件によてっ作製した素子の電気的特性は、すべ
て、著しく非直線的な電流−電圧特性を示し、また、容
量は充分に小さがった。
これらの非直線素子付き基板を用いてマトリクス型液晶
表示パネルを製作したところ、デユーティ比1 /10
00、バイアス比1/7で駆動させたところ、表示コン
トラストが10=1以上の良好な表示品位を示した。
実施例1〜5においては、半導体層および上部導体層を
バターニングする方法として、メタルマスクを用いる方
法で実施したが、フォトレジストを用いたリフトオフ法
によっても同様の形状の素子を得ることができた。
また、第2図に非直線素子が(al一段のもの、fbl
二段のものを示したが(原理的には三段以上の構成も考
えられる)、段数を多くして行くほど、非直線特性の闇
値を高くすることができた。液晶材料の閾値との関連で
最適の構成を選べばよいことになる。
さらに、表示媒体としては液晶を例にとったが、他に電
場発光素子(EL)、電気泳動素子、エレクトロクコミ
ック素子、プラズマ発光素子などを用いても、同様の効
果を得ることができるのは言うまでもない。
発明の詳細 な説明した様に、本発明の非直線二端子素子は簡易な構
造であるが故に、高歩留りで製造が可能であり、さらに
、電流−電圧特性に関して優れた非直線性を有している
。従って、本発明による素子を用いたマトリクス型表示
装置は、大容量表示が可能であり、なおかつ、良好な表
示品位を実現することができる。
【図面の簡単な説明】
第1図は本発明に係るマトリクス型表示装置に用いる非
直線二端子素子の(al構成断面図と(bl平面図、第
2図は本発明に係るマトリクス型表示装置用基板の配置
図、第3図(alおよび第4図(alは従来例のマトリ
クス型表示装置に用いる非直線二端子素子の構成断面図
、第3図(blおよび第4図(b)は従来例によるマト
リクス型表示装置用基板の配置図である。 1・・・・・・基板、2・・・・・・下部導体層、3・
・・・・・半導体層、4・・・・・・上部導体層、11
・・・・・・電極端子、12・・・・・・バス・バー、
13・・・・・・下部導体層、14・・・・・・半導体
層と上部導体層の積層、15・・・・・・絵素電極、1
01・・・・・・基板、 102・・・・・・タンタル
層、103・・・・・・酸化タンタル層、104・・・
・・・絵素電極、105・・・・・・クロム層、106
・・・・・・非直線二端子素子、107・・・・・・バ
ス・バー、10B・・・・・・端子、109・・・・・
・絵素電極、201・・・・・・基板、202・・・・
・・第1電極、203・・・・・・N型非晶質シリコン
、204・・・・・・I型非晶質シリコン、205・・
・・・・P型非晶質シリコン、206・・・・・・クロ
ム層、207・・・・・・絶縁体からなる保護層、20
8・・・・・・第2電極、209・・・・・・PINダ
イオード、210・・・・・・バス・バー、211・・
・・・・絵素電極。 代理人の氏名 弁理士 中尾敏男 はか1名藏へ ら 区 −ベ 第3図 第4図 2′。        んシ (b) N

Claims (4)

    【特許請求の範囲】
  1. (1)基板上に、順次間隙を有する下部導体層、前記間
    隙上及び前記導体層の上に砒素(As)と硫黄(S)と
    の化合物からなる半導体層、さらに前記半導体層の上に
    上部導体層を積層してなる構造からなる素子を有するこ
    とを特徴とするマトリクス型表示装置。
  2. (2)半導体層を構成する砒素と硫黄の化合物について
    砒素の成分比が10原子%以上80原子%以下であるこ
    とを特徴とする特許請求の範囲第(1)項記載のマトリ
    クス型表示装置。
  3. (3)下部導体層が、錫(Sn)を含んだ酸化インジウ
    ム(In_2O_3)、アンチモン(Sb)を含んだ酸
    化錫(SnO_2)、クロム(Cr)、アルミニウム(
    Al)、チタン(Ti)の何れかからなることを特徴と
    する特許請求の範囲第(1)項記載のマトリクス型表示
    装置。
  4. (4)上部導体層が、テルル(Te)、クロム(Cr)
    、チタン(Ti)、アルミニウム(Al)の何れかから
    なることを特徴とする特許請求の範囲第(1)項記載の
    マトリクス型表示装置。
JP61097167A 1986-04-25 1986-04-25 マトリクス型表示装置 Expired - Fee Related JPH0697318B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61097167A JPH0697318B2 (ja) 1986-04-25 1986-04-25 マトリクス型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61097167A JPH0697318B2 (ja) 1986-04-25 1986-04-25 マトリクス型表示装置

Publications (2)

Publication Number Publication Date
JPS62253192A true JPS62253192A (ja) 1987-11-04
JPH0697318B2 JPH0697318B2 (ja) 1994-11-30

Family

ID=14185017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61097167A Expired - Fee Related JPH0697318B2 (ja) 1986-04-25 1986-04-25 マトリクス型表示装置

Country Status (1)

Country Link
JP (1) JPH0697318B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381385A (ja) * 1986-09-25 1988-04-12 松下電器産業株式会社 マトリクス型表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6381385A (ja) * 1986-09-25 1988-04-12 松下電器産業株式会社 マトリクス型表示装置

Also Published As

Publication number Publication date
JPH0697318B2 (ja) 1994-11-30

Similar Documents

Publication Publication Date Title
JPH07152049A (ja) 液晶表示装置およびその製造方法
JPS62253192A (ja) マトリクス型表示装置
JP2778746B2 (ja) 液晶表示装置及び電極基板の製造方法
JPS62253194A (ja) マトリクス型表示装置
JPS62253193A (ja) マトリクス型表示装置
JPS6381386A (ja) マトリクス型表示装置
JPS6381387A (ja) マトリクス型表示装置
JPS63173027A (ja) マトリクス表示装置
JPS63109492A (ja) マトリクス表示装置
JPS63253986A (ja) マトリクス表示装置
JPS6358487A (ja) マトリクス表示装置
JPS63121082A (ja) マトリクス表示装置
JPS63121077A (ja) マトリクス表示装置
JPS63229484A (ja) マトリクス表示装置
JPS63121078A (ja) マトリクス表示装置
JPS63187280A (ja) マトリクス表示装置
JPS63110484A (ja) マトリクス表示装置
JPS63173026A (ja) マトリクス表示装置
JPS62253189A (ja) マトリクス型表示装置
JPS6381385A (ja) マトリクス型表示装置
JPS63187281A (ja) マトリクス表示装置
JPS6358491A (ja) マトリクス表示装置
JPS63121080A (ja) マトリクス表示装置
JPS62253190A (ja) マトリクス表示装置
JPS6358490A (ja) マトリクス表示装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees