JPS62156880A - 薄膜ダイオ−ド - Google Patents
薄膜ダイオ−ドInfo
- Publication number
- JPS62156880A JPS62156880A JP29731885A JP29731885A JPS62156880A JP S62156880 A JPS62156880 A JP S62156880A JP 29731885 A JP29731885 A JP 29731885A JP 29731885 A JP29731885 A JP 29731885A JP S62156880 A JPS62156880 A JP S62156880A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- extra
- semiconductor
- ultra
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶、エレクトロルミネセンス（ＥＬ）、エ
レクトロクロミズム（ＥＣ）などの表示要素からなるマ
トリクス型表示装置において、前記表示要素を駆動する
ために用いられる薄膜ダイオードに関する。
レクトロクロミズム（ＥＣ）などの表示要素からなるマ
トリクス型表示装置において、前記表示要素を駆動する
ために用いられる薄膜ダイオードに関する。
液晶、ＥＬ、ＥＣなどの表示要素からなるマトリクス型
表示装置においては、解像度が高く精細な画像を得るた
めには、高密度のマトリクス構成が必要とされる。この
ような要請に答える技術として、近年においては、各表
示素子をスイッチング素子によって直接的に駆動する、
いわゆるアクティブマトリクス表示が注目されている。
表示装置においては、解像度が高く精細な画像を得るた
めには、高密度のマトリクス構成が必要とされる。この
ような要請に答える技術として、近年においては、各表
示素子をスイッチング素子によって直接的に駆動する、
いわゆるアクティブマトリクス表示が注目されている。
このようなアクティブマトリクス表示において用いられ
るスイッチング素子としては、通常、薄膜トランジスタ
などの３端子素子あるいは薄膜ダイオード、バリスタ、
ＭＩＭなどの２＠子素子より構成される非線形抵抗素子
が用いられている。
るスイッチング素子としては、通常、薄膜トランジスタ
などの３端子素子あるいは薄膜ダイオード、バリスタ、
ＭＩＭなどの２＠子素子より構成される非線形抵抗素子
が用いられている。
中でも、アモルファスシリコン（ａ−３ｉ：Ｈ）からな
る薄膜ダイオードは、（１）素子の構成が簡易で、微細
なマトリクス構造を有する表示装置を高い歩留まりで製
造することができること、（２）表示品質が良好なこと
、などから有望視されている。かかる薄膜ダイオードを
アクティブマトリクス表示において非線形抵抗素子とし
て用いた例としては、たとえば、文献Ｎ、５ｚｙｄｌｏ
ｅｔａ１． 。
る薄膜ダイオードは、（１）素子の構成が簡易で、微細
なマトリクス構造を有する表示装置を高い歩留まりで製
造することができること、（２）表示品質が良好なこと
、などから有望視されている。かかる薄膜ダイオードを
アクティブマトリクス表示において非線形抵抗素子とし
て用いた例としては、たとえば、文献Ｎ、５ｚｙｄｌｏ
ｅｔａ１． 。
Ｊａｐａｎ Ｄｉｓｐｌａｙ ’８３．Ｐｒｏｃ、ｒＤ
ＲＣ，，Ｐ４１６〜４１Ｂ（１９８３）において、シせ
ットキダイオードを直列かつ逆方向に接続した、いわゆ
る背面結合ダイオード、特開昭５９−５７２７３号公報
において、ＰＩＮ型グイオ−ドあるいはショットキダイ
オードを並列かつ逆方向に接続したものが開示されてい
る。
ＲＣ，，Ｐ４１６〜４１Ｂ（１９８３）において、シせ
ットキダイオードを直列かつ逆方向に接続した、いわゆ
る背面結合ダイオード、特開昭５９−５７２７３号公報
において、ＰＩＮ型グイオ−ドあるいはショットキダイ
オードを並列かつ逆方向に接続したものが開示されてい
る。
このような薄膜ダイオードにおいては、ダイオードを構
成するａ−３ｉ：Ｈにおけるキャリアの移動度は１ ｃ
ｍ” ／ Ｖｓｅｃ程度と小さく、そのため（１）高速
のスイッチングが困難であること、（２）大電流を短時
間に流すことができないこと、などの問題がある。
成するａ−３ｉ：Ｈにおけるキャリアの移動度は１ ｃ
ｍ” ／ Ｖｓｅｃ程度と小さく、そのため（１）高速
のスイッチングが困難であること、（２）大電流を短時
間に流すことができないこと、などの問題がある。
Ｃ発明の目的〕
本発明の目的は、上述したような問題点を解決し、キャ
リアの移動度が大きくて大電流を高速で流すことができ
、したがって高速スイッチングが可能な非線形抵抗素子
として機能する薄膜ダイオードを提供することにある。
リアの移動度が大きくて大電流を高速で流すことができ
、したがって高速スイッチングが可能な非線形抵抗素子
として機能する薄膜ダイオードを提供することにある。
〔問題点を解決するための手段〕
上記問題点は、少なくとも２種類の半導体超薄膜を交互
に積層して構成された超薄膜積層体と、該超薄膜積層体
の相対する２つの端面（超薄膜積層体の層厚方向に平行
な端面）にそれぞれ形成された電極層とを有することを
特徴とする薄膜ダイオードによって解決される。
に積層して構成された超薄膜積層体と、該超薄膜積層体
の相対する２つの端面（超薄膜積層体の層厚方向に平行
な端面）にそれぞれ形成された電極層とを有することを
特徴とする薄膜ダイオードによって解決される。
以上の構成の薄膜ダイオードにおいては、隣接する半導
体超薄膜の相互間の電子親和力の違いや近接電子間の相
互作用のために、その層厚方向に周期的にポテンシャル
井戸が形成された超格子構造（井戸層とバリア層とが交
互に形成された状態）を有し、半導体超薄膜の界面に添
った方向におけるキャリアの移動度が単層構造の半導体
層に比して大きく、たとえば、５ ｃｍ” ／ Ｖ ｓ
ｅｃ以上の高いキャリア移動度を得ることができる。そ
のため、この薄膜ダイオードを用いた非線形抵抗素子に
おいては、大電流を高速で流すことができ、これをたと
えばマトリクス型表示装置のスイッチング素子として用
いた場合には、高速スイッチングが可能となる。
体超薄膜の相互間の電子親和力の違いや近接電子間の相
互作用のために、その層厚方向に周期的にポテンシャル
井戸が形成された超格子構造（井戸層とバリア層とが交
互に形成された状態）を有し、半導体超薄膜の界面に添
った方向におけるキャリアの移動度が単層構造の半導体
層に比して大きく、たとえば、５ ｃｍ” ／ Ｖ ｓ
ｅｃ以上の高いキャリア移動度を得ることができる。そ
のため、この薄膜ダイオードを用いた非線形抵抗素子に
おいては、大電流を高速で流すことができ、これをたと
えばマトリクス型表示装置のスイッチング素子として用
いた場合には、高速スイッチングが可能となる。
本発明の超薄膜積層体は、少なくとも半導体超薄膜をこ
れより禁制帯幅の大きい半導体超薄膜ではさんだダブル
へテロ構造を有し、好ましくはこのダブルへテロ構造が
５〜１０３層積層された構成とされる。超薄膜積層体の
膜厚は、特に限定されないが、良好なキャリアの移動度
を得るためには、０．０２５〜５μｍとすることが好ま
しい。また、超薄膜積層体を構成する半導体超薄膜の膜
厚は、２００Å以下、好ましくは５０Å以下とされる。
れより禁制帯幅の大きい半導体超薄膜ではさんだダブル
へテロ構造を有し、好ましくはこのダブルへテロ構造が
５〜１０３層積層された構成とされる。超薄膜積層体の
膜厚は、特に限定されないが、良好なキャリアの移動度
を得るためには、０．０２５〜５μｍとすることが好ま
しい。また、超薄膜積層体を構成する半導体超薄膜の膜
厚は、２００Å以下、好ましくは５０Å以下とされる。
また、超薄膜積層体は、半導体超薄膜の積層構造体を形
成したのち、イオン打ち込み法あるいは不純物拡散法に
より、半導体超薄膜の界面に対して垂直な方向を接合面
とするＰＩＮ型あるいはＰＮ型の接合を形成することが
できる。
成したのち、イオン打ち込み法あるいは不純物拡散法に
より、半導体超薄膜の界面に対して垂直な方向を接合面
とするＰＩＮ型あるいはＰＮ型の接合を形成することが
できる。
上記半導体超薄膜は、通常のプラズマＣＶＤ（化学的気
相成長）、光ＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤ、イオン
ブレーティング、スイッチング、真空蒸着などの薄膜形
成手段によって形成することができる。
相成長）、光ＣＶＤ、常圧ＣＶＤ、減圧ＣＶＤ、イオン
ブレーティング、スイッチング、真空蒸着などの薄膜形
成手段によって形成することができる。
ｔｔｉ記半導体超薄膜を構成する材料は、特に限定され
ないが、たとえば、アモルファスンリコン（ａ−３ｉ
： Ｈ） 、アモルファスシリコンカーバイｌ’（ａ−
３ｉＣ：Ｈ） 、アモルファス窒化シリコン（ａ−３ｉ
Ｎ：ＩＩ）、アモルファスシリコンゲルマニウム（ａ−
５ｉＧｅ ： Ｈ） 、アモルファスシリコンスズ（ａ
−３ｉｇｎ ：Ｈ） 、アモルファスゲルマニウム（ａ
−Ｇｅ：Ｈ）などを用いることができる。これら半導体
材料のうち、三元素合金の場合は、その合金を構成する
元素の組成比を任意とすることができる。また、これら
の半導体材料は、ポロン等のｍＢ族元素またはリン、ヒ
素等のＶＢ族元素などのドーピングによってＰ型半導体
またはＮ型半導体とすることができる。
ないが、たとえば、アモルファスンリコン（ａ−３ｉ
： Ｈ） 、アモルファスシリコンカーバイｌ’（ａ−
３ｉＣ：Ｈ） 、アモルファス窒化シリコン（ａ−３ｉ
Ｎ：ＩＩ）、アモルファスシリコンゲルマニウム（ａ−
５ｉＧｅ ： Ｈ） 、アモルファスシリコンスズ（ａ
−３ｉｇｎ ：Ｈ） 、アモルファスゲルマニウム（ａ
−Ｇｅ：Ｈ）などを用いることができる。これら半導体
材料のうち、三元素合金の場合は、その合金を構成する
元素の組成比を任意とすることができる。また、これら
の半導体材料は、ポロン等のｍＢ族元素またはリン、ヒ
素等のＶＢ族元素などのドーピングによってＰ型半導体
またはＮ型半導体とすることができる。
本発明の電極層を構成する金属材料は、特に制限されず
、得ようとする超薄膜積層体の端面との接合状態によっ
て適宜選択される。
、得ようとする超薄膜積層体の端面との接合状態によっ
て適宜選択される。
たとえば、超薄膜積層体の端面との界面において障壁を
形成する電極層を形成する場合には、電極材料として、
たとえば、白金（Ｐｔ）、金（Δｕ）、パラジウム（Ｐ
ｄ） 、タングステン（Ｗ）、ロジウム（Ｒｈ）、チタ
ン（Ｔｉ）、モリブデン（Ｍ’ｏ）、イリジウム（Ｉ
ｒ）などを用いることができる。
形成する電極層を形成する場合には、電極材料として、
たとえば、白金（Ｐｔ）、金（Δｕ）、パラジウム（Ｐ
ｄ） 、タングステン（Ｗ）、ロジウム（Ｒｈ）、チタ
ン（Ｔｉ）、モリブデン（Ｍ’ｏ）、イリジウム（Ｉ
ｒ）などを用いることができる。
また、超薄膜積層体の端面との界面においてオ−ミック
接触を形成する電極材料としては、たとえば、クロム（
Ｃｒ）、アルミニウム（ＡＩ）、マグネシウム（Ｍｇ）
、ニッケル（Ｎｉ）などを用いることができる。
接触を形成する電極材料としては、たとえば、クロム（
Ｃｒ）、アルミニウム（ＡＩ）、マグネシウム（Ｍｇ）
、ニッケル（Ｎｉ）などを用いることができる。
また、前記電極層の膜厚（層厚方向に対して垂直方向の
厚さ）は、超薄膜積層体の端面全体に対して均一な接触
を得るために、少なくとも数百人程度とする。また、電
極層を形成する方法としては、たとえば、スパッタリン
グ、真空蒸着などの’１ｉＪＢ９．形成手段を用形成こ
とができる。
厚さ）は、超薄膜積層体の端面全体に対して均一な接触
を得るために、少なくとも数百人程度とする。また、電
極層を形成する方法としては、たとえば、スパッタリン
グ、真空蒸着などの’１ｉＪＢ９．形成手段を用形成こ
とができる。
本発明の薄膜ダイオードは、液晶、ＥＬ、ＥＣなどの表
示要素からなるマトリクス型表示装置に適用することが
できる。そして、表示要素として液晶を用いる場合には
、液晶の種類は特に制限されず、たとえば、ネマティッ
ク液晶、カイラルネマテインク液晶、コレステリック液
晶、スメクテインク液晶、カイラルスメクティソク液晶
その他公知のものを用いることができ、またこれらを組
合わせることもできる。また、表示モードとしても、ツ
イストネマティック（ＴＮ）型モード、ゲスト・ホス）
（ＧＨ）型モード、電圧制御複屈折（ＥＣＢ）型モー
ド、コレステリッターネマティック型相転移モード、動
的散乱（Ｄ Ｓ）型モードなどのいずれのモードも用い
ることができる。
示要素からなるマトリクス型表示装置に適用することが
できる。そして、表示要素として液晶を用いる場合には
、液晶の種類は特に制限されず、たとえば、ネマティッ
ク液晶、カイラルネマテインク液晶、コレステリック液
晶、スメクテインク液晶、カイラルスメクティソク液晶
その他公知のものを用いることができ、またこれらを組
合わせることもできる。また、表示モードとしても、ツ
イストネマティック（ＴＮ）型モード、ゲスト・ホス）
（ＧＨ）型モード、電圧制御複屈折（ＥＣＢ）型モー
ド、コレステリッターネマティック型相転移モード、動
的散乱（Ｄ Ｓ）型モードなどのいずれのモードも用い
ることができる。
以下、本発明の実施例について、図面を参照しながら詳
細に説明する。
細に説明する。
実施例１
第１図は、本発明の一実施例をマトリクス型表示装置の
スイッチング素子として機能する背面結合ダイオードに
適用した場合の要部を示す説明用断面図である。
スイッチング素子として機能する背面結合ダイオードに
適用した場合の要部を示す説明用断面図である。
この例においては、ガラス製基板１上に、ａ−３ｉ ：
Ｈからなる半導体超薄膜ａとａ−３ｉＣ：Ｈからなる半
導体超薄膜すとを交互に積層した積層構造体からなる一
対の超薄膜積層体Ｓ１およびＳ２が形成され、これら超
薄膜積層体Ｓ１およびＳ２の間には両者を接続するため
のクロムからなる第一電極層Ｅｌが形成され、超薄膜積
層体ＳｔおよびＳ２のそれぞれの外側の端面には、白金
からなる第二電極層Ｅ２および第三電極層ＥＣが形成さ
れ、ダイオード素子が構成されている。２はアルミニウ
ムからなる引き出し用電極であり、３はＩＴＯ（スズと
インジウムの酸化物）からなる画素電極である。
Ｈからなる半導体超薄膜ａとａ−３ｉＣ：Ｈからなる半
導体超薄膜すとを交互に積層した積層構造体からなる一
対の超薄膜積層体Ｓ１およびＳ２が形成され、これら超
薄膜積層体Ｓ１およびＳ２の間には両者を接続するため
のクロムからなる第一電極層Ｅｌが形成され、超薄膜積
層体ＳｔおよびＳ２のそれぞれの外側の端面には、白金
からなる第二電極層Ｅ２および第三電極層ＥＣが形成さ
れ、ダイオード素子が構成されている。２はアルミニウ
ムからなる引き出し用電極であり、３はＩＴＯ（スズと
インジウムの酸化物）からなる画素電極である。
前記超薄膜積層体Ｓ１およびＳ２の形成は、たとえば容
量結合型プラズマＣＶＤ装置を用い、反応ガスの組成お
よび流量を２分間ごとに切り換えることより、以下の条
件下で行うことができる。
量結合型プラズマＣＶＤ装置を用い、反応ガスの組成お
よび流量を２分間ごとに切り換えることより、以下の条
件下で行うことができる。
反応ガス：（）内はガス流量を示す。
（ａ） ａ−３ｉ ：ＨＪｉｉ
Ｓ ｉ Ｈｓ （１０５（：ＣＭ）
Ａ ｒ （９０５ＣＣＭ）
（ｂ）ａ−３ｉＣｉＨ層
Ｓ ｉ Ｈ、（６ＳＣＣＭ）
Ａ ｒ （９０５ＣＣＭ）
ＣＨ４（４ＳＣＣＭ）
ガス圧： Ｑ、１Ｔｏｒｒ
高周波型カニＩＯＷ
基板温度： ２００℃
このようにして、膜厚がおよそ５０人の半導体超薄膜ａ
およびｂがそれぞれ２５層にわたって積層された超薄膜
積層体Ｓ１およびＳ２を得ることができた。
およびｂがそれぞれ２５層にわたって積層された超薄膜
積層体Ｓ１およびＳ２を得ることができた。
また、第一電極層Ｅｌ、第二電極層Ｅ２および第三電極
層ＥＣは、真空蒸着法を用いて形成され、その半導体超
薄膜の界面方向における膜厚は、それぞれ約２μｍ、０
．１５μｍおよび０．１５μｍである。
層ＥＣは、真空蒸着法を用いて形成され、その半導体超
薄膜の界面方向における膜厚は、それぞれ約２μｍ、０
．１５μｍおよび０．１５μｍである。
上記構成のダイオード素子は、超薄膜積層体Ｓ１および
Ｓ２と第一電極ＪｉＥｌとの界面においてそれぞれオー
ミック接触が形成され、また第二電極層Ｅ２と超Ｔｉｔ
膜積層体Ｓ１との界面および第三電極層ＥＣと超’ｆｉ
ｌ膜積層体Ｓ２との界面において障壁（ショットキバリ
ア）が形成され、２個のダイオードが直列かつ逆方向に
電気的に接続されたいわゆる背面結合ダイオードとなっ
ている。
Ｓ２と第一電極ＪｉＥｌとの界面においてそれぞれオー
ミック接触が形成され、また第二電極層Ｅ２と超Ｔｉｔ
膜積層体Ｓ１との界面および第三電極層ＥＣと超’ｆｉ
ｌ膜積層体Ｓ２との界面において障壁（ショットキバリ
ア）が形成され、２個のダイオードが直列かつ逆方向に
電気的に接続されたいわゆる背面結合ダイオードとなっ
ている。
上記構成の背面結合ダイオードにおいては、超薄膜積層
体Ｓ１およびＳ２におけるキャリアの移動度は、５ｃが
／Ｖｓｅｃであった。
体Ｓ１およびＳ２におけるキャリアの移動度は、５ｃが
／Ｖｓｅｃであった。
本発明によれば、キャリアの移動度が大きくて大電流を
高速で流すことができ、したがって高速スイッチングが
可能な非線形抵抗素子として機能する薄膜ダイオードを
提供することができる。
高速で流すことができ、したがって高速スイッチングが
可能な非線形抵抗素子として機能する薄膜ダイオードを
提供することができる。
第１図は、本発明の一実施例を示す説明用断面図である
。 ■・・・左板 Ｓｌ、Ｓ２・・・超薄膜積層体
ａ、ｂ・・・半導体垣薄■タ Ｅｌ・・・第一電極層Ｅ
２・・・第二電極層 Ｅ３・・・第三電極層３・・
・画素電極 図面の浄占（内容に変更なし） ず１図 手続補正書（自発） 昭和６１年２月１８日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 特願昭６０−２９７３１８号 ２、発明の名称 薄膜ダイオード ３、補正をする者 事件との関係 特許出願人 住 所 東京都新宿区西新宿１丁口２６番２号名 称
（１２７）小西六写真工業株式会社４、代理人 図面全図 ６、補正の内容 願書に最初に添付した図面の浄書・別紙のとおり （内
容に変更なし）
。 ■・・・左板 Ｓｌ、Ｓ２・・・超薄膜積層体
ａ、ｂ・・・半導体垣薄■タ Ｅｌ・・・第一電極層Ｅ
２・・・第二電極層 Ｅ３・・・第三電極層３・・
・画素電極 図面の浄占（内容に変更なし） ず１図 手続補正書（自発） 昭和６１年２月１８日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 特願昭６０−２９７３１８号 ２、発明の名称 薄膜ダイオード ３、補正をする者 事件との関係 特許出願人 住 所 東京都新宿区西新宿１丁口２６番２号名 称
（１２７）小西六写真工業株式会社４、代理人 図面全図 ６、補正の内容 願書に最初に添付した図面の浄書・別紙のとおり （内
容に変更なし）
Claims (1)
- １）少なくとも２種類の半導体超薄膜を交互に積層して
構成された超薄膜積層体と、該超薄膜積層体の相対する
２つの端面にそれぞれ形成された電極層とを有すること
を特徴とする薄膜ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29731885A JPS62156880A (ja) | 1985-12-28 | 1985-12-28 | 薄膜ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29731885A JPS62156880A (ja) | 1985-12-28 | 1985-12-28 | 薄膜ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62156880A true JPS62156880A (ja) | 1987-07-11 |
Family
ID=17844955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29731885A Pending JPS62156880A (ja) | 1985-12-28 | 1985-12-28 | 薄膜ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62156880A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165680A (ja) * | 1988-12-20 | 1990-06-26 | Sharp Corp | 負性抵抗素子 |
| US20210199469A1 (en) * | 2018-09-21 | 2021-07-01 | Denso Corporation | Rotation angle sensor and method for manufacturing rotation angle sensor |
-
1985
- 1985-12-28 JP JP29731885A patent/JPS62156880A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165680A (ja) * | 1988-12-20 | 1990-06-26 | Sharp Corp | 負性抵抗素子 |
| US20210199469A1 (en) * | 2018-09-21 | 2021-07-01 | Denso Corporation | Rotation angle sensor and method for manufacturing rotation angle sensor |
| US11892324B2 (en) * | 2018-09-21 | 2024-02-06 | Denso Corporation | Rotation angle sensor and method for manufacturing rotation angle sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940004420B1 (ko) | 박막트랜지스터 | |
| JPH01291467A (ja) | 薄膜トランジスタ | |
| US5122889A (en) | Active matrix liquid crystal display using mim diodes having symmetrical voltage-current characteristics as switching elements | |
| JP2001188252A (ja) | Ｔｆｔアレイ基板とその製造方法それを用いた液晶表示装置 | |
| JPS62156880A (ja) | 薄膜ダイオ−ド | |
| JPS6230379A (ja) | 薄膜トランジスタ | |
| JP2823178B2 (ja) | 金属配線基板及びその製造方法 | |
| JPS61220369A (ja) | 薄膜電界効果素子 | |
| JPS60260155A (ja) | 薄膜トランジスタ | |
| JP3079566B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP3141456B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3412171B2 (ja) | 薄膜スイッチング素子 | |
| JPS62156863A (ja) | アクテイブマトリクス用素子 | |
| JPS62156864A (ja) | アクテイブマトリクス用素子 | |
| JP2959015B2 (ja) | アモルファスシリコンデバイスのオーミックコンタクト電極 | |
| JPS6373290A (ja) | アクテイブマトリクス用素子 | |
| JPS63249128A (ja) | 表示装置用アクテイブマトリクス用素子 | |
| JPS63249823A (ja) | 表示装置用アクテイブマトリクス用素子 | |
| JP2737975B2 (ja) | 薄膜二端子素子型アクティブマトリクス液晶表示装置 | |
| JPS63249888A (ja) | アクテイブマトリクス用素子 | |
| JPS63249192A (ja) | 表示装置用アクテイブマトリクス用素子 | |
| JPS63249129A (ja) | 表示装置用アクテイブマトリクス用素子の製造方法 | |
| JPH01243031A (ja) | アクティブマトリクス用２端子素子 | |
| JPS62156622A (ja) | 液晶表示装置 | |
| JPS62156862A (ja) | 薄膜ダイオ−ド |