JPS62156862A - 薄膜ダイオ−ド - Google Patents
薄膜ダイオ−ドInfo
- Publication number
- JPS62156862A JPS62156862A JP60297315A JP29731585A JPS62156862A JP S62156862 A JPS62156862 A JP S62156862A JP 60297315 A JP60297315 A JP 60297315A JP 29731585 A JP29731585 A JP 29731585A JP S62156862 A JPS62156862 A JP S62156862A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- semiconductor
- thin film
- layer
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶、エレクトロルミネセンス（ＥＬ）、エ
レクトロクロミズム（ＥＣ）などの表示要素からなるマ
トリクス型表示装置において、前記表示要素を駆動する
ために用いられる薄膜ダイオードに関する。
レクトロクロミズム（ＥＣ）などの表示要素からなるマ
トリクス型表示装置において、前記表示要素を駆動する
ために用いられる薄膜ダイオードに関する。
液晶、ＥＬ、ＥＣなどの表示要素からなるマトリクス型
表示装置においては、解像度が高く精細な画像を得るた
めには、高密度のマトリクス構成が必要とされる。この
ような要請に答える技術として、近年においては、各表
示素子をスイッチング素子によって直接的に駆動する、
いわゆるアクティブマトリクス表示が注目されている。
表示装置においては、解像度が高く精細な画像を得るた
めには、高密度のマトリクス構成が必要とされる。この
ような要請に答える技術として、近年においては、各表
示素子をスイッチング素子によって直接的に駆動する、
いわゆるアクティブマトリクス表示が注目されている。
このようなアクティブマトリクス表示において用いられ
るスイッチング素子としては、通常、薄膜トランジスタ
などの３端子素子あるいは薄膜ダイオード、バリスタ、
ＭＩＭなどの２端子素子より構成される能動素子が用い
られている。中でも、薄膜ダイオードは、（１）素子の
構成が簡易で、微細なマトリクス構造を有する表示装置
を高い歩留まりで製造することができること、（２）表
示品質が良好なこと、などから有望視されている。
るスイッチング素子としては、通常、薄膜トランジスタ
などの３端子素子あるいは薄膜ダイオード、バリスタ、
ＭＩＭなどの２端子素子より構成される能動素子が用い
られている。中でも、薄膜ダイオードは、（１）素子の
構成が簡易で、微細なマトリクス構造を有する表示装置
を高い歩留まりで製造することができること、（２）表
示品質が良好なこと、などから有望視されている。
かかるＩＩＩＩＪダイオードをアクティブマトリクス表
示に用いた例としては、たとえば文献Ｎ、５ｚｙｄｌｏ
ｅＬａ１．．Ｊａｐａｎ Ｄｉｓｐｌａｙ ’８３．Ｐ
ｒｏｃ、ＩＤＲＣ，，Ｐ４１６〜４１８（１９８３）に
おいて、ショットキダイオードを直列かつ逆方向に接続
したもの、特開昭５９−５７２７３号公報において、Ｐ
ＩＮダイオードあるいはショットキダイオードを並列か
つ逆方向に接続したものが開示されている。
示に用いた例としては、たとえば文献Ｎ、５ｚｙｄｌｏ
ｅＬａ１．．Ｊａｐａｎ Ｄｉｓｐｌａｙ ’８３．Ｐ
ｒｏｃ、ＩＤＲＣ，，Ｐ４１６〜４１８（１９８３）に
おいて、ショットキダイオードを直列かつ逆方向に接続
したもの、特開昭５９−５７２７３号公報において、Ｐ
ＩＮダイオードあるいはショットキダイオードを並列か
つ逆方向に接続したものが開示されている。
このような薄膜ダイオードは、たとえば、第一電極層、
半導体層および第二電極層をこの順で基板上に形成した
のち、上方の層から順次パターニングを行うことによっ
て製造することができる。
半導体層および第二電極層をこの順で基板上に形成した
のち、上方の層から順次パターニングを行うことによっ
て製造することができる。
しかし、パターニングの際に、たとえば第二電極層を構
成する金属材料が半導体層との界面において障壁（ショ
ットキバリア）を形成するタイプの薄膜ダイオードにお
いては、次のような問題を生ずる傾向がある。すなわち
、通常、半導体層との界面においてソヨフトキバリアを
形成する電極材料としては白金が使用されるが、白金は
バターニングの際に用いるレジスト膜との接着性が低く
、このため、レジストワーク（レジスト膜の形成、露光
、現像）およびエツチングの工程において、第二電極層
においてレジスト膜の剥離が発生し、その結果、各層に
おけるバターニングの精度が低下するばかりではなく、
製造時における歩留まりの低下を招きやすいという問題
がある。
成する金属材料が半導体層との界面において障壁（ショ
ットキバリア）を形成するタイプの薄膜ダイオードにお
いては、次のような問題を生ずる傾向がある。すなわち
、通常、半導体層との界面においてソヨフトキバリアを
形成する電極材料としては白金が使用されるが、白金は
バターニングの際に用いるレジスト膜との接着性が低く
、このため、レジストワーク（レジスト膜の形成、露光
、現像）およびエツチングの工程において、第二電極層
においてレジスト膜の剥離が発生し、その結果、各層に
おけるバターニングの精度が低下するばかりではなく、
製造時における歩留まりの低下を招きやすいという問題
がある。
また、白金は高価でコスト的にも不利であるという問題
がある。
がある。
本発明の目的は、上述の問題点を解決し、高精度のホト
リソグラフィが可能であり、安定なしきい値特性を有す
る薄膜ダイオードを提供することにある。
リソグラフィが可能であり、安定なしきい値特性を有す
る薄膜ダイオードを提供することにある。
上記問題点は、第一電極層、半導体層および第二電極層
を順次積層して構成され、前記半導体層と第二電極層と
の界面に障壁が形成された薄膜ダイオードにおいて、 直配第二電極層を構成する金属が、仕事関数が４．０〜
５．６ｅＶの範囲にあり、かつシリサイドを形成するこ
とを特徴とする薄膜ダイオードによって解決される。
を順次積層して構成され、前記半導体層と第二電極層と
の界面に障壁が形成された薄膜ダイオードにおいて、 直配第二電極層を構成する金属が、仕事関数が４．０〜
５．６ｅＶの範囲にあり、かつシリサイドを形成するこ
とを特徴とする薄膜ダイオードによって解決される。
以上の構成の薄膜ダイオードは、第二電極層を構成する
金属が特定の範囲にある仕事関数を有していることから
しきい値が適正な範囲にあり、また該金属が半導体層を
構成するシリコン半導体との間にシリサイド（シリコン
との合金）を構成することから、半導体層との界面にお
いて良好な障壁が形成され、その結果、経時的劣化の小
さい安定なしきい値特性を有する。
金属が特定の範囲にある仕事関数を有していることから
しきい値が適正な範囲にあり、また該金属が半導体層を
構成するシリコン半導体との間にシリサイド（シリコン
との合金）を構成することから、半導体層との界面にお
いて良好な障壁が形成され、その結果、経時的劣化の小
さい安定なしきい値特性を有する。
本発明において、第二電極層を構成する金属材料の仕事
関数が上記範囲外にあって、４．０より小さい場合には
、十分大きなしきい値を得ることができず、一方、仕事
関数が５．６より大きい場合には、しきい値が大きすぎ
て駆動電圧が薄膜ダイオードの耐圧値より大きくなり、
実用上障害となりやすいという問題を生じやすい。
関数が上記範囲外にあって、４．０より小さい場合には
、十分大きなしきい値を得ることができず、一方、仕事
関数が５．６より大きい場合には、しきい値が大きすぎ
て駆動電圧が薄膜ダイオードの耐圧値より大きくなり、
実用上障害となりやすいという問題を生じやすい。
本発明においては、半導体層と第二電極層との界面にお
いては障壁が形成され、また半導体層と第一電極層との
界面においてはオーミック接触もしくは第二電極層との
間に生ずる障壁より小さい障壁が形成された状態とされ
る。
いては障壁が形成され、また半導体層と第一電極層との
界面においてはオーミック接触もしくは第二電極層との
間に生ずる障壁より小さい障壁が形成された状態とされ
る。
本発明においては、前記第一電極層を構成する材料は特
に限定されないが、半導体とオーミック接触が可能な材
料または半導体との界面において生ずる障壁が第二電極
層と半導体との界面における障壁より小さいものを好ま
しく用いることができる。第一電極層を構成する材料と
しては、たとえば、クロム（Ｃｒ）、アルミニウム（Ａ
／）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、銅（
Ｃｕ）、タンタル（Ｔ ａ ）などを用いることができ
る。
に限定されないが、半導体とオーミック接触が可能な材
料または半導体との界面において生ずる障壁が第二電極
層と半導体との界面における障壁より小さいものを好ま
しく用いることができる。第一電極層を構成する材料と
しては、たとえば、クロム（Ｃｒ）、アルミニウム（Ａ
／）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、銅（
Ｃｕ）、タンタル（Ｔ ａ ）などを用いることができ
る。
前記半導体層を構成する材料は、特に限定されないが、
たとえば、アモルファスシリコン（ａ −３ｉ：Ｈ）、
ポリクリスタルシリコン（ｐｏｌｙ −３ｉ）、マイク
ロクリスタルシリコン（μｃ−５ｉ）、アモルファスシ
リコンカーバイド（ａ−５ｉｃ：Ｈ）、アモルファス窒
化シリコン（ａ−３ｉＮ：Ｈ）、アモルファスシリコン
ゲルマニウム（ａ Ｓ ｉＧｅ ： Ｈ） 、テルル
（Ｔｅ）、セレン（Ｓｅ）などを用いることができる。
たとえば、アモルファスシリコン（ａ −３ｉ：Ｈ）、
ポリクリスタルシリコン（ｐｏｌｙ −３ｉ）、マイク
ロクリスタルシリコン（μｃ−５ｉ）、アモルファスシ
リコンカーバイド（ａ−５ｉｃ：Ｈ）、アモルファス窒
化シリコン（ａ−３ｉＮ：Ｈ）、アモルファスシリコン
ゲルマニウム（ａ Ｓ ｉＧｅ ： Ｈ） 、テルル
（Ｔｅ）、セレン（Ｓｅ）などを用いることができる。
半導体層の構成は特に限定されないが、たとえば、Ｉ型
半導体からなる単層構造、Ｎ型半導体もしくはＰ型半導
体とＩ型半導体とを組合わせた多層構造とすることがで
きる。
半導体からなる単層構造、Ｎ型半導体もしくはＰ型半導
体とＩ型半導体とを組合わせた多層構造とすることがで
きる。
また、前記第二電極層を構成する材料は、半導体層との
界面においてシリサイドを形成し、かつ４．０〜５．６
ｅＶの範囲の仕事関数を有するものであることが必要で
ある。
界面においてシリサイドを形成し、かつ４．０〜５．６
ｅＶの範囲の仕事関数を有するものであることが必要で
ある。
このような金属材料としては、つぎのちのを挙げること
ができる。なお、下記の（）内の数値は、光電子放出法
あるいは熱電子放出法によって計測された仕事関数（ｅ
Ｖ）を表す。
ができる。なお、下記の（）内の数値は、光電子放出法
あるいは熱電子放出法によって計測された仕事関数（ｅ
Ｖ）を表す。
ＩＶＡ族 チタン（４，３３）
ジルコニウム（４，０５）
ＶＡ族 バナジウム（４，３）
ニオブ（４，４）
タンタル（４，１５）
ＶＴＡ族 クロム（４，５０）
モリブデン（４，６０）
タングステン（４，６０）
■Ａ族 マンガン（４，１０）
レニウム（４，７）
■族 鉄（４，５０）
コバルト（５，００）
ニッケル（５，１５）
ロジウム（５，０）
パラジウム（５，５５）
イリジウム（５，４２＞
ＩＢ族 銅（４，６５）
なお、上記金属材料は、いずれも白金に比較してホトリ
ソグラフィの工程で用いられるレジスト膜に対して良好
な接着性を有する。
ソグラフィの工程で用いられるレジスト膜に対して良好
な接着性を有する。
本発明においては、各層の膜厚は特に限定されないが、
たとえば、第一電極層の膜厚は２００〜５０００人、半
導体層の膜厚は０．１〜５．０８ｍ２第二電極層の膜厚
は２００〜５０００人程度とされる積層が好ましい。
たとえば、第一電極層の膜厚は２００〜５０００人、半
導体層の膜厚は０．１〜５．０８ｍ２第二電極層の膜厚
は２００〜５０００人程度とされる積層が好ましい。
本発明の薄膜ダイオードは、たとえば、基板上に第一電
極層、半導体層および第二電極層を順次形成したのち、
第二電極層、半導体層および第一電極層の順にホトリソ
グラフィによってバターニングを行うことにより形成す
ることができる。なお、基板上に形成される層構成は、
上記積層順序と逆転した状態であってもよい。また、上
記各層は、通常のプラズマＣＶＤ （化学的気相成長）
、′ 光ＣＶＤ、常圧ＣｖＤ、、減圧ＣＶ減圧ＣＶＤブ
イオンブレーティングタリング、真空蒸着などの薄膜形
成手段によって形成することができる。
極層、半導体層および第二電極層を順次形成したのち、
第二電極層、半導体層および第一電極層の順にホトリソ
グラフィによってバターニングを行うことにより形成す
ることができる。なお、基板上に形成される層構成は、
上記積層順序と逆転した状態であってもよい。また、上
記各層は、通常のプラズマＣＶＤ （化学的気相成長）
、′ 光ＣＶＤ、常圧ＣｖＤ、、減圧ＣＶ減圧ＣＶＤブ
イオンブレーティングタリング、真空蒸着などの薄膜形
成手段によって形成することができる。
本発明の薄膜ダイオードは、液晶、ＥＬ、ＥＣなどの表
示要素からなるマトリクス型表示装置に適用することが
できる。そして、表示要素として液晶を用いる場合には
、液晶の種類は特に制限されず、たとえば、ネマティッ
ク液晶、カイラルネマティック液晶、コレステリック液
晶、スメクティック液晶、カイラルスメクティフク液晶
その他公知のものを用いることができ、またこれらを組
合わせることもできる。また、液晶表示装置における表
示モードとしては、ツイストネマティック（ＴＮ）型モ
ード、ゲスト・ホスト（ＧＨ）型モード、電圧制御複屈
折（ＥＣＢ）型モード、コレステリック−ネマティック
型相転移モード、動的散乱（ＤＳ）型モードなどのいず
れのモードも用いることができる。
示要素からなるマトリクス型表示装置に適用することが
できる。そして、表示要素として液晶を用いる場合には
、液晶の種類は特に制限されず、たとえば、ネマティッ
ク液晶、カイラルネマティック液晶、コレステリック液
晶、スメクティック液晶、カイラルスメクティフク液晶
その他公知のものを用いることができ、またこれらを組
合わせることもできる。また、液晶表示装置における表
示モードとしては、ツイストネマティック（ＴＮ）型モ
ード、ゲスト・ホスト（ＧＨ）型モード、電圧制御複屈
折（ＥＣＢ）型モード、コレステリック−ネマティック
型相転移モード、動的散乱（ＤＳ）型モードなどのいず
れのモードも用いることができる。
以下、本発明の実施例について、図面を参照しながら詳
細に説明する。
細に説明する。
実施例１
第１図に示す実施例の薄膜ダイオードは、基板１上に、
スパッタリングにより形成された膜厚１０００人のクロ
ムよりなる第一電極層Ｅ ｉ 、該第−電極層Ｅｌの上
にプラズマＣＶＤにより形成された膜厚０．８μｍのノ
ンドープのａ−５ｉ：Ｈよりなる半導体ＪＩＳ Ｎ型）
、および該半導体ｌｓ上に真空蒸着により形成された膜
厚５００人のパラジウムよりなる一対の電極２および３
からなる第二電極層Ｅ２が順次積層されて構成されてい
る。この薄膜ダイオードは、第一電極層Ｅｌと半導体層
Ｓとの界面においてはオーミック接触が形成され、また
半導体層Ｓと第二電極層Ｅ２を構成する電極２および３
の各層との界面においてはショットキバリアが形成され
、２個のダイオードが直列かつ逆方向に電気的に接続さ
れた、いわゆる背面結合（バック−トウーバック結合）
とされている。
スパッタリングにより形成された膜厚１０００人のクロ
ムよりなる第一電極層Ｅ ｉ 、該第−電極層Ｅｌの上
にプラズマＣＶＤにより形成された膜厚０．８μｍのノ
ンドープのａ−５ｉ：Ｈよりなる半導体ＪＩＳ Ｎ型）
、および該半導体ｌｓ上に真空蒸着により形成された膜
厚５００人のパラジウムよりなる一対の電極２および３
からなる第二電極層Ｅ２が順次積層されて構成されてい
る。この薄膜ダイオードは、第一電極層Ｅｌと半導体層
Ｓとの界面においてはオーミック接触が形成され、また
半導体層Ｓと第二電極層Ｅ２を構成する電極２および３
の各層との界面においてはショットキバリアが形成され
、２個のダイオードが直列かつ逆方向に電気的に接続さ
れた、いわゆる背面結合（バック−トウーバック結合）
とされている。
本発明の薄膜ダイオードによれば、特定の仕事関数を有
しかつシリサイドを形成しうる金属材料のなかから白金
を除く金属材料を用いてショソトキハリア形成用の第二
電極層を構成していることから、高精度のホトリソグラ
フィが可能であり、安定なしきい値特性を有する薄膜ダ
イオードを提供することができる。
しかつシリサイドを形成しうる金属材料のなかから白金
を除く金属材料を用いてショソトキハリア形成用の第二
電極層を構成していることから、高精度のホトリソグラ
フィが可能であり、安定なしきい値特性を有する薄膜ダ
イオードを提供することができる。
第１図は、本発明の一実施例を示す説明用断面図である
。 １・・・基板 Ｅｌ・・・第一電極層Ｓ・
・・半導体層 Ｅｌ・・・第二電極層２．３・
・・電極 図面の：争亡イ内宕に変更なし） 手 続 補 正 書（自発） 昭和６１年２月１８日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 特願昭６０−２９７３１５号 ２、発明の名称 薄膜ダイオード ３、補正をする者 事件との関係 特許出願人 住 所 東京都新宿区西新宿１丁目２６番２号名 称
（１２７）小西六写真工業株式会社４、代理人 ５、補正の対象 図面全図 ６、補正の内容
。 １・・・基板 Ｅｌ・・・第一電極層Ｓ・
・・半導体層 Ｅｌ・・・第二電極層２．３・
・・電極 図面の：争亡イ内宕に変更なし） 手 続 補 正 書（自発） 昭和６１年２月１８日 特許庁長官 宇 賀 道 部 殿 １、事件の表示 特願昭６０−２９７３１５号 ２、発明の名称 薄膜ダイオード ３、補正をする者 事件との関係 特許出願人 住 所 東京都新宿区西新宿１丁目２６番２号名 称
（１２７）小西六写真工業株式会社４、代理人 ５、補正の対象 図面全図 ６、補正の内容
Claims (1)
- 【特許請求の範囲】 １）第一電極層、半導体層および第二電極層を順次積層
して構成され、前記半導体層と第二電極層との界面に障
壁が形成された薄膜ダイオードにおいて、 前記第二電極層を構成する金属が、仕事関数が４．０〜
５．６ｅＶの範囲にあり、かつシリサイドを形成するこ
とを特徴とする薄膜ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60297315A JPS62156862A (ja) | 1985-12-28 | 1985-12-28 | 薄膜ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60297315A JPS62156862A (ja) | 1985-12-28 | 1985-12-28 | 薄膜ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62156862A true JPS62156862A (ja) | 1987-07-11 |
Family
ID=17844918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60297315A Pending JPS62156862A (ja) | 1985-12-28 | 1985-12-28 | 薄膜ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62156862A (ja) |
-
1985
- 1985-12-28 JP JP60297315A patent/JPS62156862A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01291467A (ja) | 薄膜トランジスタ | |
| US7342616B2 (en) | Liquid crystal display and fabricating method thereof | |
| JPH02211426A (ja) | 液晶表示装置およびその製造方法 | |
| US4907040A (en) | Thin film Schottky barrier device | |
| JP2001242483A (ja) | 液晶表示装置及びその配線構造 | |
| US7414824B2 (en) | Storage capacitor having a scattering effect and method of manufacturing the same | |
| JPS62156862A (ja) | 薄膜ダイオ−ド | |
| JPH0422027B2 (ja) | ||
| JPS62156863A (ja) | アクテイブマトリクス用素子 | |
| JPH08153722A (ja) | 電極配線材料およびこれを用いた電極配線基板 | |
| JPH03152807A (ja) | 半導体パネル | |
| JPS6230379A (ja) | 薄膜トランジスタ | |
| JP2823178B2 (ja) | 金属配線基板及びその製造方法 | |
| JPS6366966A (ja) | アクテイブマトリクス用素子 | |
| JPS62156865A (ja) | アクテイブマトリクス用素子 | |
| JPS62153890A (ja) | アクテイブマトリクス用素子 | |
| JPS62156864A (ja) | アクテイブマトリクス用素子 | |
| JPS62152177A (ja) | 薄膜ダイオ−ド | |
| JPS62156880A (ja) | 薄膜ダイオ−ド | |
| JPS62152175A (ja) | 薄膜ダイオ−ドの製造方法 | |
| JPH02226119A (ja) | アクティブマトリクス用２端子素子 | |
| JPH03293329A (ja) | 配線材料及び液晶表示装置 | |
| JPS62152178A (ja) | 薄膜ダイオ−ド | |
| JPS6373290A (ja) | アクテイブマトリクス用素子 | |
| JPS63249192A (ja) | 表示装置用アクテイブマトリクス用素子 |