JPS6366966A - アクテイブマトリクス用素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、液晶、エレクトロルミネセンス（ＥＬ）、エ
レクトロクロミズム（Ｅ　Ｃ）などの表示要素からなる
マトリクス型表示装置において、前記表示要素を駆動す
るために用いられるアクティブマトリクス用素子に関す
る。

〔技術の背景〕

液晶、ＥＬ、ＥＣなどの表示要素からなるマトリクス型
表示装置においては、解像度が高く精細な画像を得るた
めには、高密度のマトリクス構成が必要とされる。この
ような要請に答える技術として、近年においては、各表
示素子をスイッチング素子によって直接的に駆動する、
いわゆるアクティブマトリクス表示が注目されている。

このようなアクティブマトリクス表示において用いられ
るスイッチング素子としては、通常、薄膜トランジスタ
などの３端子素子あるいは薄膜ダイオード、バリスタ、
ＭＩＭなどの２端子素子より構成される非線形抵抗素子
が用いられている。

中でも、薄膜ダイオードは、（１）素子の構成が簡易で
、微細なマトリクス構造を有する表示装置を高い歩留ま
りで製造することができること、（２）表示品質が良好
なこと、などから有望視されている。かかる薄膜ダイオ
ードをアクティブマトリクス表示において非線形抵抗素
子として用いた例としては、たとえば、文献Ｎ、５ｚｙ
ｄｌｏ　ｅｔ　ａｌ。

Ｊａｐａｎ　Ｄｉｓｐｌａｙ　’８３．Ｐｒｏｃ、］Ｄ
ＲＣ，，Ｐ４１６〜４１Ｂ（１９８３）において、ショ
ットキダイオードを直列かつ逆方向に接続した、いわゆ
る背面結合ダイオードが開示されている。

〔発明が解決しようとする問題点〕

このような背面結合ダイオードからなるアクティブマト
リクス用素子においては、製造上つぎのような問題があ
る。すなわち、上記背面結合ダイオードは、基板上に、
半導体との界面においてオーミ７り接触が形成される電
極層と半導体層を形成したのち、該半導体層上に、当該
半導体との界面において障壁が形成される一対の電極層
を互いに離間して形成して構成される。しかし、半導体
層との界面において障壁を形成する白金などの金属材料
は、半導体層を構成するシリコンと反応して安定なシリ
サイドを形成することから、レジストパターンの形成後
にエツチングを行う通常のホトリソグラフィによるパタ
ーニング手段を採用することが困難であるため、いわゆ
るリフトオフ法が採用される。しかし、リフトオフ法に
よるパターニングは、通常のホトリソグラフィに比較し
てパターニング精度が劣っており、素子の微細化に限界
がある。

〔発明の目的〕

本発明の目的は、上述したようなアクティブマトリクス
用素子における問題点を解決し、簡易な処理工程で高い
精度のパターニングが可能であり、高密度のマトリクス
型表示装置を形成することができる微細かつ高精度のア
クティブマトリクス用素子を提供することを目的とする
。

〔問題点を解決するための手段〕

上記問題点は、一対の薄膜ダイオードを直列かつ逆方向
に接続してなるアクティブマトリクス用素子において、
前記薄膜ダイオードの各々が、基板上に第一電極層、半
導体層および第二電極層を順次積層して構成されるとと
もに第一電極層と半導体層との界面において障壁が形成
され、かつ当該薄膜ダイオードの各々の第二電極層同士
が一体とされていることを特徴とする構成によって解決
される。

以上の構成のアクティブマトリクス用素子においては、
障壁形成用の第一電極層が基板上に形成されるので、当
該第一電極層のパターニングを、リフトオフ法を用いず
に通常のホトリソグラフィによって行うことができ、し
たがって精度の高いパターニングでしかも歩留まりよく
高いスループットで製造することができる。また引き出
し用電極は当該第一電極層と接続して形成されるが、第
一電極層が基板上に形成されるためにその引き出し用電
極が接読される上面までの基板からの高さが低く、結局
引き出し用電極が形成される面における段差が小さく、
従って当該引き出し用電極における断線が有効に防止さ
れる。

本発明においては、半導体層と第一電極層との界面にお
いては障壁が形成され、また半導体層と第二電極層との
界面においてはオーミック接触もしくは第一電極層との
間に生ずる障壁より小さい障壁が形成された状態とされ
る。

前記第一電極層は、半導体層との界面において障壁を形
成する材料、たとえば、白金（Ｐｔ）、金（Ａｕ）　、
パラジウム（Ｐｄ）　、タングステン（Ｗ）、ロジウム
（Ｒｈ）、チタン（Ｔ＋）、モリブデン（ＭＯ）、イリ
ジウム（ｌｒ）などを用いることができる。

前記半導体層を構成する材料は、特に限定されないが、
たとえば、アモルファスシリコン（ａ　−３ｉ：Ｈ）、
ポリクリスタルシリコン（ｐｏｌｙ−３ｉ）、マイクロ
クリスタルシリコン（μｃ−３ｔ）、アモルファスシリ
コンカーバイド（ａ−３ｉＣ：Ｈ）、アモルファス窒化
シリコン（ａ　−ＳｉＮ　：　Ｈ）、アモルファスシリ
コンゲルマニウム（ａ−３ｉＧｅ：Ｈ）、テルル（Ｔｅ
）、セレン（Ｓｅ）などを用いることができる。半導体
層の具体的構成は特に限定されるものではないが、たと
えば、Ｉ型半導体からなる単層構造、Ｎ型半導体もしく
はＰ型半導体と！型半導体とを組合わせた多層構造とす
ることができる。

また、前記第二を極層を構成する材料は、特に限定され
ないが、半導体層とオーミック接触が可能な材料または
半導体層との界面において生ずる障壁が、第一電極層と
半導体層との界面における障壁より小さいものを用いる
ことができる。第二電極層を構成する材料としては、た
とえばクロム（Ｃｒ）、アルミニウム（ＡＩ）、マグネ
シウム（Ｍｇ）、ニッケル（Ｎ　ｉ）などを用いること
ができる。

本発明においては、各層の膜厚は特に限定されないが、
第一電極層の膜厚はたとえば２００〜５０００人、半導
体層の膜厚はたとえば０．１〜５．０　μｍ。

第二電極層の膜厚はたとえば２００〜５０００人程度と
されることが好ましい。

本発明のアクティブマトリクス用素子は、たとえば、基
板上に第一電極層を構成する金属膜を形成したのちにホ
トリソグラフィによるパターニングを行って互いに離間
した一対の第一電極層を形成し、その後、この一対の第
一電極層が覆われるよう半導体層および第二電極層を順
次成膜したのち、第二電極層および半導体層に対しこの
順にホトリソグラフィによってパターニングを行うこと
により形成することができる。また上記各層は、通常の
プラズマＣＶＤ　（化学的気相成長）、光ＣＶＤ、常圧
ＣＶＤ、減圧ＣＶＤ、イオンブレーティング、スパッタ
リング、真空蒸着などの薄膜形成手段によって形成する
ことができる。

本発明のアクティブマトリクス用素子は、液晶、ＢＬ、
ＥＣなどの表示要素からなるマトリクス型表示装置に適
用することができる。そして、表示要素として液晶が用
いられる場合における当該液晶の種類は特に制限されず
、たとえば、ネマティック液晶、カイラルネマテインク
液晶、コレステリック液晶、スメクテインク液晶、カイ
ラルスメクテインク液晶その他公知のものを用いること
ができ、またこれらを組合わせることもできる。また、
表示モードとしても、ツイストネマティック（ＴＮ）型
モード、ゲスト・ホスト（ＧＨ）型モード、電圧制御複
屈折（ＥＣＢ）型モード、コレステリッターネマティッ
ク型相転移モード、動的散乱（ＤＳ）型モードなどのい
ずれのモードも用いることができる。

〔実施例〕

以下、本発明の実施例について、図面を参照しながら詳
細に説明する。

実施例１ 第１図は、マトリクス型表示装置に適用した場合におけ
る本発明の一実施例を示す説明用断面図である。この例
においては、アクティブマトリクス用素子Ａは、基板１
の表面上に互いに離間して形成された一対の電極２およ
び３からなる第一電極層Ｅｌと、これら一対の電極２お
よび３の両端突出部ａおよびｂを除き、当該一対の電極
２および３に跨がって位置するよう形成された半導体層
Ｓおよび第二電極層Ｅ２とが積層されて構成されている
。

第一電極層Ｅｌを構成する一対の電極２および３は、基
板１上に真空蒸着により白金を膜厚２０００人で成膜し
、該膜上にパターニングされたレジスト膜を設けたのち
、熱王水によってエツチングを行うことにより互いに離
間して形成され、各々たとえば、４０μｍ×８０μｍの
大きさを有する。前記半導体層Ｓおよび第二電極層Ｅ２
は、プラズマＣＶＤ法によりノンドープのａ−３ｉ：Ｈ
層を膜厚０．８μｍで成膜し、さらにこのａ−３ｉ：Ｈ
層上にスパッタリングによりクロムを膜厚３０００人で
成膜し、その後ホトリソグラフィによるパターニングを
行うことにより形成され、第二電極層Ｅ２は、たとえば
　１００　μｍＸ１２０　μｍの大きさを有する。

５および６は、引き出し用電極であり、第−電極層Ｅ１
を構成する一対の電極２および３の突出部ａおよびｂに
おいて接続されている。なおこのアクティブマトリクス
用素子Ａにおいては、第一電極層Ｅｌを構成する電極２
および３の各層と半導体層Ｓとの界面において障壁（シ
ョットキバリア）が形成され、また半導体層Ｓと第二電
極ＪｉＥ２との界面においてはオーミック接触が形成さ
れ、これによって、２個のダイオードが直列かつ逆方向
に電気的に接続された第２図に示す等価回路を構成する
ものとされる。そして、このアクティブマトリクス用素
子は、いわゆる背面結合ダイオードとしての駆動特性を
有する。

比較例１ 第４図は比較用のアクティブマトリクス用素子Ｂを示し
、このアクティブマトリクス用素子Ｂは、半導体と共に
障壁を形成する金属層が互いに分離して形成されている
点において本発明と異なり、以下のようにして形成され
る。すなわち、基板１上にスパッタリングによりクロム
を膜厚３０００人で成膜してクロム層を形成し、このク
ロム層上にプラズマＣＶＤ法により、ノンドープのａ−
３ｉ：Ｈ層を膜厚０．８μｍで成膜する。さらに、この
ａ−３ｉ：Ｈ層上にポジ型フォトレジストｒＯＦＰＲ−
８００Ｊ　（東京応化社製）を用いてリフトオフ用のレ
ジストパターンを膜厚１．５μｍで作製し、真空蒸着に
よって白金を膜厚２００人で成膜した後リフトオフを行
い、４０μｍ×８０μｍの大きさを有する一対の障壁形
成用電極１２および１３を形成する０次に、クロム層お
よびａ−３ｉ：Ｈ層に対して通常のホトリソグラフィに
よってバターニングを行うことにより、ａ−３ｔ：Ｈよ
りなる半導体層１１およびクロムよりなる電極層１０を
形成する。

このアクティブマトリクス用素子Ｂにおいては、電極層
１０と半導体層１１との界面においてオーミック接触が
形成され、また半導体層１１と一対の障壁形成用電極１
２および１３の各々との界面においてシコントキバリア
が形成され、２個のダイオードが直列かつ逆方向に電気
的に接続された、いわゆる背面結合（バッタートウーバ
ンク結合）の状態とされている。

このアクティブマトリクス用素子Ｂにおいて、一対の障
壁形成用電極１２および１３が、白金層をリフトオフ法
によってバターニングすることにより形成されているた
め、そのエツジ部は若干剥離しており、また角をなす部
分は直角にならず半径１０μｍ程度の孤をなし、バター
ニング精度が±１０μｍ程度と低いものであった。

〔変形例〕

第３図は本発明の変形例を示し、この例において、第二
電極層Ｅ２は、半導体層Ｓ上に形成したコンタクト層７
と、電極層８との積層体により構成されている。ここに
コンタクト層７は低抵抗の半導体、たとえば高濃度ドー
プ型アモルファスシリコン（Ｎ”型ａ−３ｔ：Ｈ）など
によって形成することができる。このように、本発明に
おいては特定の層を複数の層によって構成することも可
能である。なお第３図において第一電極層Ｅｌを構成す
る電極２および３は、半導体層Ｓ内に埋没された状態と
されているが、適宜の個所において突出されて引き出し
用電極５および６が接続される。

〔発明の効果〕

以上のように、本発明によれば、半導体層と共に障壁を
形成する金属層に対して簡易な処理工程で高い精度のバ
ターニングを行うことが可能であり、高密度のマトリク
ス型表示装置を形成することができる微細かつ高精度の
アクティブマトリクス用素子を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す説明用断面図、第２図
は第１図に示す構成のアクティブマトリクス用素子の等
価回路図、第３図は本発明の変形例を示す説明用断面図
、第４図は比較例を示す説明用断面図である。 １・・・基板　　　　　　　Ｅｌ・・・第一電極層Ｓ・
・・半導体層　　　　　Ｅ２・・・第二電極層２．３・
・・電極　　　　　４・・・絶縁層５．６・・・引き出
し用電極 ７・・・コンタクト層　　　８・・・電極層ａ、ｂ・・
・突出部　　　　１０・・・電極層１１・・・半導体層 １２、１３・・・障壁形成用電極 −−−剥− 乍３図

Claims (1)

【特許請求の範囲】
1. １）一対の薄膜ダイオードを直列かつ逆方向に接続して
   なるアクティブマトリクス用素子において、前記薄膜ダ
   イオードの各々が、基板上に第一電極層、半導体層およ
   び第二電極層を順次積層して構成されるとともに第一電
   極層と半導体層との界面において障壁が形成され、かつ
   当該薄膜ダイオードの各々の第二電極層同士が一体とさ
   れていることを特徴とするアクティブマトリクス用素子
   。