KR20010066346A - 엑스-선 검출소자 및 그의 제조방법 - Google Patents
엑스-선 검출소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20010066346A KR20010066346A KR1019990068054A KR19990068054A KR20010066346A KR 20010066346 A KR20010066346 A KR 20010066346A KR 1019990068054 A KR1019990068054 A KR 1019990068054A KR 19990068054 A KR19990068054 A KR 19990068054A KR 20010066346 A KR20010066346 A KR 20010066346A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- layer
- electrode
- interlayer insulating
- gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 26
- 239000010410 layer Substances 0.000 claims abstract description 175
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 238000003860 storage Methods 0.000 claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 238000001514 detection method Methods 0.000 claims description 26
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 16
- 229910001887 tin oxide Inorganic materials 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 10
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 11
- 238000000151 deposition Methods 0.000 description 10
- 239000004020 conductor Substances 0.000 description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000011651 chromium Substances 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910001092 metal group alloy Inorganic materials 0.000 description 6
- 229910001182 Mo alloy Inorganic materials 0.000 description 5
- 241001239379 Calophysus macropterus Species 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910016024 MoTa Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 X-선 검출소자 및 그의 제조방법 관한 것으로 투명기판과, 상기 투명기판 상에 형성된 게이트전극과, 상기 투명기판 상에 게이트전극을 덮도록 형성된 게이트절연층과, 상기 게이트절연층 상에 상기 게이트전극과 대응하는 부분에 형성된 활성층과, 상기 활성층의 가운데 부분이 제거되어 양측에 형성된 오믹접촉층과, 상기 오믹접촉층 상에 형성되는 소오스 및 드레인전극을 포함하는 박막트랜지스터와; 상기 게이트절연층 상의 소정 부분에 상기 소오스전극과 연결되게 형성된 데이터라인과; 상기 게이트절연층 상의 소정 부분에 형성된 접지라인과, 상기 게이트절연층 상에 상기 박막트랜지스터 및 데이터라인을 덮도록 형성되며 상기 접지라인을 노출시키는 접촉홀이 형성된 층간절연층과, 상기 층간절연층 상에 상기 접촉홀을 통해 상기 접지라인과 접촉되는 하부전극과, 상기 층간절연층 상에 상기 하부전극을 덮도록 형성된 유전층과, 상기 유전층 상의 상기 하부전극과 대응하는 부분에 형성된 상부전극을 포함하는 스토리지 캐패시터를 구비한다.
따라서, 스토리지 캐패시터의 하부전극 형성시 잔사가 생성되어도 층간절연층에 의해 하부전극이 데이터라인과 단락되는 것을 방지할 수 있다.
Description
본 발명은 X-선 검출소자 및 그의 제조 방법에 관한 것으로, 특히, 스토리지 캐패시터의 하부전극과 데이터라인이 단락되는 것을 방지할 수 있는 X-선 검출소자 및 그의 제조 방법 및 장치에 관한 것이다.
피사체에 가시광이 아닌 X-선을 조사하여 이미지를 촬상하는 진단용 X-선 감지장치가 의료 분야에 폭넓게 이용되고 있다. 이러한 X-선 감지장치는 X-선을 검출하기 위한 검출소자가 필요하게 된다.
최근, X-선 검출소자로 개발되고 있는 액티브 매트릭스 액정 표시소자(Active Matrix Liquid Crystal Display : 이하 "AMLCD"라 함)에 대한 연구가 활발히 진행되고 있다. AMLCD는 스위치 소자로서 박막트랜지스터(Thin Film Transistor : 이하, TFT라 칭함)를 이용하게 된다.
도 1은 종래 기술에 따른 X-선 검출소자의 단면도이다.
종래 기술에 따른 X-선 검출소자는 투명기판(11) 상에 게이트전극(13), 게이트절연층(15), 활성층(17), 오믹접촉층(19), 소오스전극(21) 및 드레인전극(23)으로 이루어지는 TFT와, 하부 및 상부전극(29)(33)과 유전층(31)으로 이루어진 스토리지 캐패시터(Cst)로 구성된다.
상기에서 TFT는 게이트전극(13)과 연결되게 형성된 게이트라인(도시되지 않음)과 소오스전극(21)과 연결되게 형성된 데이터라인(25)의 교차부에 형성된다. 투명기판(11) 상에 알루미늄(Al) 또는 구리(Cu) 등의 도전성 금속으로 이루어진 게이트전극(13)이 형성되며, 투명기판(11) 상에 질화실리콘 또는 산화실리콘으로 이루어져 게이트전극(13)을 덮는 게이트절연층(15)이 형성된다.
그리고, 활성층(17)은 게이트절연층(15) 상에 게이트전극(13)과 중첩되게 형성되며, 오믹접촉층(19)은 활성층(17)의 가운데 부분을 제외한 양측에 형성된다. 상기에서 활성층(17)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성되며, 오믹접촉층(19)은 N형 또는 P형 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(19) 상에 소오스 및 드레인전극(21)(23)이 이격되게 형성된다. 상기에서 소오스 및 드레인전극(21)(23)은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 몰리브덴(Mo) 이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금으로 형성되며 오믹접촉층(19)과 오믹접촉을 이룬다. 또한, 소오스전극(21)은 데이터라인(25)과 연결되게 형성된다.
또한, 스토리지 캐패시터(Cst)는 하부전극(29)이 게이트절연층(15) 상에 접지라인(ground line : 27)과 중첩되게 형성된다. 상기에서 접지라인(27)은 TFT의 소오스 및 드레인전극(21)(23)과 동일한 물질로 동일한 공정에 의해 형성된다. 하부전극(29) 상에 TFT를 덮는 유전층(31)이 형성되며, 이 유전층(31) 상의 하부전극(29)과 대응하는 부분에 상부전극(33)이 형성된다. 상기에서 유전층(31)은 질화실리콘 또는 산화실리콘으로 형성되며 스토리지 캐패시터(Cst)의 유전막으로 사용된다. 또한, 하부 및 상부전극(29)(33)은 투명한 전도성물질인인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)로 형성된다.
도 2a 내지 도2e는 종래 기술에 따른 X-선 검출소자의 제조 공정도이다.
도 2a를 참조하면, 투명기판(11) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 투명기판(11)의 소정 부분에만 잔류하도록 패터닝하여 게이트라인(도시되지 않음)과 연결되는 게이트전극(13)을 형성한다.
도 2b를 참조하면, 투명기판(11) 상에 게이트전극(13)을 덮도록 게이트절연층(15), 활성층(17) 및 오믹접촉층(19)을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 순차적으로 형성한다. 상기에서 게이트절연층(15)은 질화실리콘 또는 산화실리콘 등의 절연물질을 증착하여 형성하고, 활성층(17)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(19)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.
오믹접촉층(19) 및 활성층(17)을 게이트전극(13)과 대응하는 소정 부분에 잔류하도록 이방성식각을 포함하는 포토리쏘그래피 방법으로 게이트절연층(15)이 노출되도록 패터닝한다.
도 2c를 참조하면, 게이트절연층(15) 상에 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 또는 탄탈륨(Ta) 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴합금(Mo alloy)을 오믹접촉층(19)을 덮도록 CVD 방법 또는 스퍼터링(sputtering) 방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(19)과 오믹 접촉을 이룬다.
그리고, 금속 또는 금속합금을 활성층(17)의 양측과 대응하는 부분에 잔류되며 게이트절연층(15)이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인전극(21)(23)을 형성하여 TFT를 완성한다. 이 때, 소오스전극(21)과 연결되는 데이터라인(25) 및 접지라인(27)도 게이트라인(도시되지 않음)과 수직되게 형성한다.
상기에서 금속 또는 금속합금을 패터닝하여 소오스 및 드레인전극(21)(23)을 형성할 때 소오스 및 드레인전극(21)(23) 사이의 게이트전극(13)과 대응하는 부분의 오믹접촉층(19)도 패터닝되도록 하여 활성층(17)을 노출시킨다. 상기에서 활성층(17)의 소오스 및 드레인전극(21)(23) 사이의 게이트전극(13)과 대응하는 부분은 채널이 된다.
도 2d를 참조하면, 게이트절연층(15) 상에 TFT과 데이터라인(25) 및 접지라인(27)을 덮도록 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 증착하고 습식식각을 포함하는 포토리쏘그래피 방법으로 패터닝하여 스토리지 캐패시터(Cst)의 하부전극(29)을 형성한다. 이 때, 하부전극(29)은 접지라인(27)과 접촉되어 전기적으로 연결된다. 또한, 하부전극(29)은 데이터라인(25)과 접촉되지 않게 형성되어야 한다.
도 2e를 참조하면, 게이트절연층(15) 상에 TFT 및 하부전극(29)을 덮도록 질화실리콘 또는 산화실리콘을 증착하여 유전층(31)을 형성한다. 상기에서 유전층(31)은 스토리지 캐패시터(Cst)의 유전막으로 사용된다.
유전층(31) 상에 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 증착한다. 그리고, 투명한 전도성물질을 습식식각을 포함하는 포토리쏘그래피 방법으로 패터닝하여 스토리지 캐패시터(Cst)의 상부전극(33)을 형성한다. 이 때, 상부전극(33)은 하부전극(29)과 대응하는 부분에 형성되어야 한다.
그러나, 상술한 종래 기술에 따른 X-선 검출소자는 스토리지 캐패시터(Cst)의 하부전극과 데이터라인이 동일한 평면 상에 형성되므로 패터닝시 잔사에 의해 단락(short)되는 문제점이 있었다.
따라서, 본 발명의 목적은 데이터라인과 스토리지 캐패시터(Cst)의 하부전극을 다른 평면 상에 형성되어 단락(short)되는 것을 방지할 수 있는 X-선 검출소자 및 그의 제조 방법을 제공하는데 있다.
도 1은 종래 기술에 따른 X-선 검출소자의 단면도
도 2a 내지 도 2e는 종래 기술에 따른 X-선 검출소자의 제조 공정도
도 3은 본 발명에 따른 X-선 검출소자의 단면도
도 4a 내지 도 4e는 본 발명에 따른 X-선 검출소자의 제조 공정도
< 도면의 주요 부분에 대한 부호의 설명 >
41 : 투명기판 43 : 게이트전극
45 : 게이트절연층 47 : 활성층
49 : 오믹접촉층 51, 53 : 소오스 드레인전극
55 : 데이터라인 57 : 접지라인
59 : 층간절연층 61 : 접촉홀
63 : 하부전극 65 : 유전층
67 : 상부전극
상기 목적을 달성하기 위한 본 발명에 따른 X-선 검출소자는 투명기판과, 상기 투명기판 상에 형성된 게이트전극과, 상기 투명기판 상에 게이트전극을 덮도록형성된 게이트절연층과, 상기 게이트절연층 상에 상기 게이트전극과 대응하는 부분에 형성된 활성층과, 상기 활성층의 가운데 부분이 제거되어 양측에 형성된 오믹접촉층과, 상기 오믹접촉층 상에 형성되는 소오스 및 드레인전극을 포함하는 박막트랜지스터와; 상기 게이트절연층 상의 소정 부분에 상기 소오스전극과 연결되게 형성된 데이터라인과; 상기 게이트절연층 상의 소정 부분에 형성된 접지라인과, 상기 게이트절연층 상에 상기 박막트랜지스터 및 데이터라인을 덮도록 형성되며 상기 접지라인을 노출시키는 접촉홀이 형성된 층간절연층과, 상기 층간절연층 상에 상기 접촉홀을 통해 상기 접지라인과 접촉되는 하부전극과, 상기 층간절연층 상에 상기 하부전극을 덮도록 형성된 유전층과, 상기 유전층 상의 상기 하부전극과 대응하는 부분에 형성된 상부전극을 포함하는 스토리지 캐패시터를 구비한다.
상기 목적을 달성하기 위한 본 발명에 따른 X-선 검출소자의 제조 방법은 투명기판 상에 게이트전극을 형성하는 공정과, 상기 투명기판 상에 게이트전극을 덮는 게이트절연층, 활성층 및 오믹접촉층을 CVD 방법으로 순차적으로 형성하고 상기 오믹접촉층 및 활성층을 상기 게이트전극과 대응하는 소정 부분에 잔류하도록 패터닝하는 공정과, 상기 오믹접촉층 상에 오믹접촉층을 이루는 소오스 및 드레인전극을 형성하여 박막트랜지스터의 제조를 완료하면서 상기 게이트절연층 상의 소정 부분에 데이터라인 및 접지라인을 형성하는 공정과, 상기 게이트절연층 상에 상기 박막트랜지스터와 데이터라인 및 접지라인을 덮는 층간절연층을 형성하고 상기 층간절연층을 패터닝하여 상기 접지라인을 노출시키는 접촉홀을 형성하는 공정과, 상기 층간절연층 상의 소정 부분에 상기 접촉홀을 통해 상기 접지라인과 접촉되는 하부전극을 형성하는 공정과, 상기 층간절연층 상에 상기 하부전극을 덮도록 유전층을 형성하는 공정과, 상기 유전층 상의 상기 하부전극과 대응하는 부분에 상부전극을 형성하여 스토리지 캐패시터를 제조 완료하는 공정을 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 3은 본 발명에 따른 X-선 검출소자의 단면도이다.
본 발명에 따른 X-선 검출소자는 투명기판(41) 상에 게이트전극(43), 게이트절연층(45), 활성층(47), 오믹접촉층(49), 소오스전극(51) 및 드레인전극(53)으로 이루어지는 TFT와, 하부 및 상부전극(63)(67)과 유전층(65)을 포함하며 하부전극(63)과 데이터라인(55) 사이를 절연하는 층간절연층(59)과 하부전극(63)과 접지라인(57)을 연결하는 접촉홀(61)로 이루어진 스토리지 캐패시터(Cst)로 구성된다.
상기에서 TFT는 게이트전극(43)과 연결되게 형성된 게이트라인(도시되지 않음)과 소오스전극(51)과 연결되게 형성된 데이터라인(55)의 교차부에 형성된다. 투명기판(41) 상에 알루미늄(Al) 또는 구리(Cu) 등의 도전성 금속으로 이루어진 게이트전극(43)이 형성된다. 그리고, 투명기판(41) 상에 게이트전극(43)을 덮는 게이트절연층(45)이 형성된다. 상기에서 게이트절연층(45)은 질화실리콘 또는 산화실리콘이 3000∼5000Å 정도의 두께로 형성된다.
게이트절연층(45) 상의 게이트전극(43)과 중첩되는 부분에 활성층(47)은 형성되며, 활성층(47) 상의 가운데 부분을 제외한 양측에 오믹접촉층(49)이 형성된다. 상기에서 활성층(47)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 1500∼2000Å 정도의 두께로 형성되며, 오믹접촉층(49)은 N형 또는 P형 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 200∼500Å 정도의 두께로 형성된다.
오믹접촉층(49) 상에 소오스 및 드레인전극(51)(53)이 이격되게 형성된다. 상기에서 소오스 및 드레인전극(51)(53)은 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 또는 몰리브덴(Mo) 이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금으로 1500∼2500Å 정도의 두께로 형성되며 오믹접촉층(49)과 오믹접촉을 이룬다. 또한, 소오스전극(51)은 데이터라인(55)과 연결되게 형성된다. 상기에서 테이터라인(55)은 소오스 및 드레인전극(51)(53)과 동일한 물질 및 공정에 의해 동일한 두께로 형성된다.
또한, 스토리지 캐패시터(Cst)는 투명기판(41) 상의 소정 부분에 접지라인(57)이 형성되며, 이 접지라인(57)을 덮도록 층간절연층(59)이 형성된다. 상기에서 접지라인(57)은 소오스 및 드레인전극(51)(53)과 동일한 물질 및 공정에 의해 동일한 두께로 형성되며, 층간절연층(59)은 질화실리콘 또는 산화실리콘으로 1000∼3000Å 정도의 두께로 TFT를 덮도록 형성된다. 그리고, 층간절연층(59)에 접지라인(57)을 노출시키는 접촉홀(61)이 형성된다.
층간절연층(59) 상에 접촉홀(61)을 통해 접지라인(57)과 접촉되는 하부전극(63)이 형성된다. 상기에서 하부전극(63)은 층간절연층(55)에 의해 데이터라인(55)과 다른 평면 상에 형성되므로 하부전극(63) 패터닝시 잔사가 생성되어도데이터라인(55)과 단락되는 것이 방지된다.
그리고, 층간절연층(59) 상에 하부전극(29)을 덮는 유전층(65)이 형성되며, 이 유전층(65) 상의 하부전극(63)과 대응하는 부분에 상부전극(67)이 형성된다. 상기에서 유전층(65)은 질화실리콘 또는 산화실리콘이 2000∼4000Å 정도의 두께로 증착되어 형성되며 스토리지 캐패시터(Cst)의 유전막으로 사용된다. 또한, 하부 및 상부전극(63)(67)은 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)이 300∼1000Å 정도의 두께로 형성된다.
도 4a 내지 도4e는 본 발명에 따른 X-선 검출소자의 제조 공정도이다.
도 4a를 참조하면, 투명기판(41) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식 방법을 포함하는 포토리쏘그래피 방법으로 투명기판(41)의 소정 부분에만 잔류하도록 패터닝하여 게이트라인(도시되지 않음)과 연결되는 게이트전극(43)을 형성한다.
도 4b를 참조하면, 투명기판(41) 상에 게이트전극(43)을 덮도록 게이트절연층(45), 활성층(47) 및 오믹접촉층(49)을 CVD 방법으로 순차적으로 형성한다. 상기에서 게이트절연층(45)을 질화실리콘 또는 산화실리콘 등의 절연물질을 3000∼5000Å 정도의 두께로 증착하여 형성하고, 활성층(47)을 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘을 1500∼2000Å 정도의 두께로 증착하여 형성한다. 그리고, 오믹접촉층(49)을 N형 또는 P형 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으 200∼500Å 정도의 두께로 증착하여 형성한다.
오믹접촉층(49) 및 활성층(47)을 게이트전극(43)과 대응하는 소정 부분에 잔류하도록 이방성식각을 포함하는 포토리쏘그래피 방법으로 게이트절연층(45)이 노출되도록 패터닝한다.
도 4c를 참조하면, 게이트절연층(45) 상에 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 또는 탄탈륨(Ta) 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(49)을 덮도록 CVD 방법 또는 스퍼터링(sputtering) 방법으로 1500∼2500Å 정도의 두께로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(49)과 오믹 접촉을 이룬다.
그리고, 금속 또는 금속합금을 활성층(47)의 양측과 대응하는 부분에 잔류되며 게이트절연층(45)이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 소오스 및 드레인전극(51)(53)을 형성하여 TFT를 완성한다. 이 때, 소오스전극(51)과 연결되는 데이터라인(55) 및 접지라인(57)도 게이트라인(도시되지 않음)과 수직되게 형성한다.
상기에서 금속 또는 금속합금을 패터닝하여 소오스 및 드레인전극(51)(53)을 형성할 때 소오스 및 드레인전극(51)(53) 사이의 게이트전극(43)과 대응하는 부분의 오믹접촉층(49)도 패터닝되도록 하여 활성층(47)을 노출시킨다. 상기에서 활성층(47)의 소오스 및 드레인전극(51)(53) 사이의 게이트전극(43)과 대응하며 오믹접촉층(49)이 형성되지 않은 부분은 채널이 된다.
도 4d를 참조하면, 게이트절연층(45) 상에 TFT과 데이터라인(55) 및 접지라인(57)을 덮도록 질화실리콘 또는 산화실리콘을 1000∼3000Å 정도의 두께로 증착하여 층간절연층(59)을 증착한다. 그리고, 층간절연층(59)을 접지라인(57)이 노출되도록 포토리쏘그래피 방법으로 패터닝하여 접촉홀(61)을 형성한다.
층간절연층(59) 상에 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 ) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 300∼1000Å 정도의 두께로 접촉홀(61)을 통해 접지라인(57)과 접촉되게 증착한다. 그리고, 투명한 전도성물질을 습식식각을 포함하는 포토리쏘그래피 방법으로 패터닝하여 스토리지 캐패시터(Cst)의 하부전극(63)을 형성한다. 이 때, 하부전극(63)은 접촉홀(61)을 통해 접지라인(57)과 접촉되어 전기적으로 연결된다. 또한, 하부전극(59)은 패터닝시 잔사가 생성되어도 층간절연층(59)에 의해 데이터라인(55)과 접촉되지 않는다.
도 4e를 참조하면, 층간절연층(59) 상에 하부전극(63)을 덮도록 질화실리콘 또는 산화실리콘을 2000∼4000Å 정도의 두께로 증착하여 유전층(65)을 형성한다. 상기에서 유전층(65)은 스토리지 캐패시터(Cst)의 유전막으로 사용된다.
유전층(65) 상에 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)을 300∼1000Å 정도의 두께로 증착한다. 그리고, 투명한 전도성물질을 습식식각을 포함하는 포토리쏘그래피 방법으로 패터닝하여 스토리지 캐패시터(Cst)의 상부전극(67)을 형성한다. 이 때, 상부전극(67)은 하부전극(63)과 대응하는 부분에 형성되어야 한다.
상술한 바와 같이 본 발명에 따른 X-선 검출소자는 데이터라인과 접지라인 상에 층간절연층을 형성하고, 이 층간절연층을 패터닝하여 접지라인을 노출시키는 접촉홀을 형성한 후 접촉홀을 통해 접지라인과 접촉되는 스토리지 캐패시터의 하부전극을 형성한다.
따라서, 스토리지 캐패시터의 하부전극 형성시 잔사가 생성되어도 층간절연층에 의해 하부전극이 데이터라인과 단락되는 것을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.
Claims (10)
- 투명기판과,상기 투명기판 상에 형성된 게이트전극과,상기 투명기판 상에 게이트전극을 덮도록 형성된 게이트절연층과,상기 게이트절연층 상에 상기 게이트전극과 대응하는 부분에 형성된 활성층과,상기 활성층의 가운데 부분이 제거되어 양측에 형성된 오믹접촉층과,상기 오믹접촉층 상에 형성되는 소오스 및 드레인전극을 포함하는 박막트랜지스터와;상기 게이트절연층 상의 소정 부분에 상기 소오스전극과 연결되게 형성된 데이터라인과;상기 게이트절연층 상의 소정 부분에 형성된 접지라인과,상기 게이트절연층 상에 상기 박막트랜지스터 및 데이터라인을 덮도록 형성되며 상기 접지라인을 노출시키는 접촉홀이 형성된 층간절연층과,상기 층간절연층 상에 상기 접촉홀을 통해 상기 접지라인과 접촉되는 하부전극과,상기 층간절연층 상에 상기 하부전극을 덮도록 형성된 유전층과,상기 유전층 상의 상기 하부전극과 대응하는 부분에 형성된 상부전극을 포함하는 스토리지 캐패시터를 구비하는 X-선 검출소자.
- 제 1 항에 있어서,상기 층간절연층이 질화실리콘 또는 산화실리콘으로 형성된 X-선 검출소자.
- 제 2 항에 있어서,상기 층간절연층이 1000∼3000Å의 두께로 형성된 X-선 검출소자.
- 제 1 항에 있어서,상기 유전층이 질화실리콘 또는 산화실리콘으로 2000∼4000Å의 두께로 형성된 X-선 검출소자.
- 제 1 항에 있어서,상기 하부 및 상부전극이 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)으로 300∼1000Å의 두께로 형성된 X-선 검출소자.
- 투명기판 상에 게이트전극을 형성하는 공정과,상기 투명기판 상에 게이트전극을 덮는 게이트절연층, 활성층 및 오믹접촉층을 CVD 방법으로 순차적으로 형성하고 상기 오믹접촉층 및 활성층을 상기 게이트전극과 대응하는 소정 부분에 잔류하도록 패터닝하는 공정과,상기 오믹접촉층 상에 오믹접촉층을 이루는 소오스 및 드레인전극을 형성하여 박막트랜지스터의 제조를 완료하면서 상기 게이트절연층 상의 소정 부분에 데이터라인 및 접지라인을 형성하는 공정과,상기 게이트절연층 상에 상기 박막트랜지스터와 데이터라인 및 접지라인을 덮는 층간절연층을 형성하고 상기 층간절연층을 패터닝하여 상기 접지라인을 노출시키는 접촉홀을 형성하는 공정과,상기 층간절연층 상의 소정 부분에 상기 접촉홀을 통해 상기 접지라인과 접촉되는 하부전극을 형성하는 공정과,상기 층간절연층 상에 상기 하부전극을 덮도록 유전층을 형성하는 공정과,상기 유전층 상의 상기 하부전극과 대응하는 부분에 상부전극을 형성하여 스토리지 캐패시터를 제조 완료하는 공정을 구비하는 X-선 검출소자의 제조방법.
- 제 6 항에 있어서,상기 층간절연층을 질화실리콘 또는 산화실리콘으로 형성하는 X-선 검출소자의 제조방법.
- 제 7 항에 있어서,상기 층간절연층을 1000∼3000Å의 두께로 형성하는 X-선 검출소자의 제조방법.
- 제 6 항에 있어서,상기 유전층을 질화실리콘 또는 산화실리콘으로 2000∼4000Å의 두께로 형성하는 X-선 검출소자의 제조방법.
- 제 6 항에 있어서,상기 하부 및 상부전극을 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)으로 300∼1000Å의 두께로 형성하는 X-선 검출소자.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990068054A KR100351440B1 (ko) | 1999-12-31 | 1999-12-31 | 엑스-선 검출소자 및 그의 제조방법 |
US09/749,671 US6570161B2 (en) | 1999-12-31 | 2000-12-28 | X-ray detecting device and fabricating method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990068054A KR100351440B1 (ko) | 1999-12-31 | 1999-12-31 | 엑스-선 검출소자 및 그의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010066346A true KR20010066346A (ko) | 2001-07-11 |
KR100351440B1 KR100351440B1 (ko) | 2002-09-09 |
Family
ID=19635142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990068054A KR100351440B1 (ko) | 1999-12-31 | 1999-12-31 | 엑스-선 검출소자 및 그의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6570161B2 (ko) |
KR (1) | KR100351440B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100730066B1 (ko) * | 2000-12-29 | 2007-06-20 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그 제조방법 |
KR100737637B1 (ko) * | 2001-03-31 | 2007-07-10 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 제조방법 |
KR100891567B1 (ko) * | 2002-08-07 | 2009-04-03 | 하이디스 테크놀로지 주식회사 | 엑스레이 영상 감지소자 및 그 제조방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3989763B2 (ja) * | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
JP2005062802A (ja) * | 2003-07-28 | 2005-03-10 | Advanced Display Inc | 薄膜トランジスタアレイ基板の製法 |
US7190000B2 (en) * | 2003-08-11 | 2007-03-13 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
US8053777B2 (en) * | 2005-03-31 | 2011-11-08 | General Electric Company | Thin film transistors for imaging system and method of making the same |
KR101031713B1 (ko) * | 2006-12-22 | 2011-04-29 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판과 이의 제조방법 |
TWI451179B (zh) * | 2011-11-17 | 2014-09-01 | Au Optronics Corp | 畫素結構及其製造方法 |
US9780140B2 (en) * | 2013-08-07 | 2017-10-03 | Sharp Kabushiki Kaisha | X-ray image sensor substrate |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2081018B (en) * | 1980-07-31 | 1985-06-26 | Suwa Seikosha Kk | Active matrix assembly for display device |
JPS6054478A (ja) * | 1983-09-06 | 1985-03-28 | Toshiba Corp | 表示装置用駆動回路基板の製造方法 |
JP2881868B2 (ja) * | 1989-12-04 | 1999-04-12 | 日本電気株式会社 | 薄膜トランジスタ液晶ディスプレイの製造方法 |
JP3226223B2 (ja) * | 1990-07-12 | 2001-11-05 | 株式会社東芝 | 薄膜トランジスタアレイ装置および液晶表示装置 |
KR950013908B1 (ko) * | 1991-12-19 | 1995-11-17 | 엘지전자주식회사 | 스토리지 캐패시터가 부착된 박막트랜지스터 |
US5422293A (en) * | 1991-12-24 | 1995-06-06 | Casio Computer Co., Ltd. | Method for manufacturing a TFT panel |
JP2814161B2 (ja) * | 1992-04-28 | 1998-10-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置およびその駆動方法 |
JPH05346590A (ja) * | 1992-06-15 | 1993-12-27 | Mitsubishi Electric Corp | Tftアレイ基板 |
JPH0756193A (ja) * | 1993-08-20 | 1995-03-03 | Fujitsu Ltd | 薄膜トランジスタマトリクス基板の製造方法 |
US6124606A (en) * | 1995-06-06 | 2000-09-26 | Ois Optical Imaging Systems, Inc. | Method of making a large area imager with improved signal-to-noise ratio |
TW479151B (en) * | 1996-10-16 | 2002-03-11 | Seiko Epson Corp | Substrate for liquid crystal device, the liquid crystal device and projection-type display |
US5974061A (en) * | 1997-12-19 | 1999-10-26 | Raytheon Company | Laser pump cavity apparatus with improved thermal lensing control, cooling, and fracture strength and method |
US6060714A (en) * | 1998-01-23 | 2000-05-09 | Ois Optical Imaging Systems, Inc. | Large area imager with photo-imageable interface barrier layer |
US5917199A (en) * | 1998-05-15 | 1999-06-29 | Ois Optical Imaging Systems, Inc. | Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same |
-
1999
- 1999-12-31 KR KR1019990068054A patent/KR100351440B1/ko active IP Right Grant
-
2000
- 2000-12-28 US US09/749,671 patent/US6570161B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100730066B1 (ko) * | 2000-12-29 | 2007-06-20 | 엘지.필립스 엘시디 주식회사 | 엑스-선 검출소자 및 그 제조방법 |
KR100737637B1 (ko) * | 2001-03-31 | 2007-07-10 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터 액정표시장치 제조방법 |
KR100891567B1 (ko) * | 2002-08-07 | 2009-04-03 | 하이디스 테크놀로지 주식회사 | 엑스레이 영상 감지소자 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
US20010011705A1 (en) | 2001-08-09 |
KR100351440B1 (ko) | 2002-09-09 |
US6570161B2 (en) | 2003-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8218117B2 (en) | Liquid crystal display and method of manufacturing the same | |
US7352417B2 (en) | Array substrate for LCD device having metal-diffusion film and manufacturing method thereof | |
KR100799464B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR101353269B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR100776509B1 (ko) | 액정표시장치 및 그 제조방법 | |
US7223621B2 (en) | Method of fabricating an array substrate | |
US8497949B2 (en) | Liquid crystal display device and fabricating method thereof | |
KR100886241B1 (ko) | 액정표시소자의 제조방법 | |
KR20020074701A (ko) | 액정표시장치 및 그 제조방법 | |
US6509940B2 (en) | Liquid crystal display and fabricating method thereof | |
KR20010066346A (ko) | 엑스-선 검출소자 및 그의 제조방법 | |
US6618110B2 (en) | Liquid crystal display and fabricating method thereof | |
KR100897487B1 (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
KR100443829B1 (ko) | 액정표시소자용 어레이기판 및 그 제조방법 | |
KR100843472B1 (ko) | 액정표시장치 및 그의 제조방법 | |
KR100696263B1 (ko) | 액정표시장치 및 그의 제조방법 | |
KR100799465B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR100433208B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
KR20080045961A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
KR20050030279A (ko) | 박막 트랜지스터 기판, 이를 포함하는 액정 표시 장치 및그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20170713 Year of fee payment: 16 |