KR100737637B1 - 박막 트랜지스터 액정표시장치 제조방법 - Google Patents
박막 트랜지스터 액정표시장치 제조방법 Download PDFInfo
- Publication number
- KR100737637B1 KR100737637B1 KR1020010017176A KR20010017176A KR100737637B1 KR 100737637 B1 KR100737637 B1 KR 100737637B1 KR 1020010017176 A KR1020010017176 A KR 1020010017176A KR 20010017176 A KR20010017176 A KR 20010017176A KR 100737637 B1 KR100737637 B1 KR 100737637B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal layer
- etching
- izo
- depositing
- source
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 70
- 238000005530 etching Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 8
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 239000007864 aqueous solution Substances 0.000 claims abstract description 7
- 239000011521 glass Substances 0.000 claims abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 22
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002351 wastewater Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
게이트 전극이 형성된 유리 기판 상에 게이트 이중 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 차례로 증착하고, 식각하여 에치 스토퍼를 형성하는 단계; 상기 에치 스토퍼가 형성된 유리 기판 상에 Mo/Al/Mo의 삼중 금속층을 증착하는 단계; 상기 Mo/Al/Mo이 형성
된막 상에 IZO 금속층을 형성하는 단계; 상기 결과물을 HNO3 혹은 H3PO4의 수용액에 넣고, 상기 IZO 금속층, Mo, Al, Mo 금속층을 차례로 식각하여 소오스/드레인 전극 및 데이터 버스 라인을 형성하는 단계; 상기 소오스/드레인 전극 및 데이터 버스 라인이 형성된 기판 상에 보호막을 도포하고, 식각하여 콘텍홀을 형성하는 단계; 상기 보호막 상에 ITO 금속층을 증착하고, 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
LCD, AL, ITO, 보호막, IZO
Description
도 1a 내지 도 1c는 종래 기술에 따른 박막 트랜지스터의 소오스/드레인 금속 식각 공정을 도시한 단면도.
도 2a 내지 도 2d는 본 발명에 따른 박막 트랜지스터의 소오스/드레인 금속 식각 공정을 도시한 단면도.
*도면의 주요 부분에 대한 부호의 설명*
21a: 하부 Mo 금속층 21b: 상부 Mo 금속층
23: Al 금속층 25: 감광막 패턴
27: IZO(Indium Zinc Oxide) 금속층
본 발명은 박막 트랜지스터 액정표시장치 제조방법에 관한 것으로, 보다 구체적으로는 식각되는 금속들의 프로파일을 향상시킨 박막 트랜지스터 액정표시장치 제조방법에 관한 것이다.
일반적으로 박막 트랜지스터 액정표시장치이 제조 공정은 5마스크 공정으로 각각에는 감광막을 사용한 식각 공정이 들어간다. 특히, 박막 트랜지스터 액정표시장치의 어레이 기판에는 게이트 버스 라인과 데이터 버스 라인 및 소오스/드레인 전극은 MoW, Al, AlNd, Cr, Mo등을 사용하고 있다.
그러나, 상기 MoW, Mo은 저항이 크기때문에 단일막으로 사용하는 경우에는 대화면의 게이트 버스 라인으로는 적합하지 않고, 데이터 버스 라인으로는 식각기술에 어려움을 가지고 있다.
그래서, 상기와 같은 문제점을 개선하기위하여 Cr으로 대체하였지만, Cr은 중금속이므로, 식각공정후 잔류물질과 폐수는 환경 오염에 심각한 영향을 주무로 적합하지 않다.
따라서, 상기의 문제점을 해결할 수 있는 금속으로는 Al이나 Al계의 합금인데, Al은 저항이 작고, 식각이 용이할 뿐아니라, 안정적이기 때문에 게이트나, 데이터 버스 라인으로 사용하기 적합하다. 그래서, Al금속을 게이트 금속이나 소오스/드레인 금속 및 데이터 버스 라인으로 사용한다.
특히, 소오스/드레인 금속과 데이터 버스 라인은 하부의 도핑된 비정질 실리콘 막의 오믹 콘택을 향상 시키기위하여 Mo이나 Ti의 버퍼층을 두고 있고, 드레인 전극과 ITO 금속층과의 콘택 저항을 낮추기 위하여 Al 상에도 Mo이나 Ti으로된 버퍼층을 형성한다.
도 1a 내지 도 1c는 종래 기술에 따른 박막 트랜지스터의 소오스/드레인 금속 식각 공정을 도시한 단면도이다.
도 1a에 도시한 바와 같이, Mo/Al/Mo의 삼중층(11a, 13, 11b)이 형성된 기판 상에 감광막(도시하지 않음)을 도포하고, 노광및 현상하여 감광막 패턴(15)을 형성한다.
그런 다음, 도 1b에 도시한 바와 같이, 공지된 기술에 따라 HNO3 혹은 H3PO4의 수용액에 넣어, 상기 감광막 패턴(15)을 따라 상부 Mo 금속층(11b)을 식각한다. 계속해서 도 1c에 도시한 바와 같이, 상기 Al 금속층(13)과 하부 Mo 금속층(11a)을 식각한다.
그러나, 식각 공정중 HNO3 혹은 H3PO4의 수용액에 넣게되면, Al 금속층과 Mo 금속층에 전위차가 발생하여, Al 금속층이 Mo 금속층보다 더 쉽게 식각되고, 그로인하여, 상부 Mo 금속층에 팁(Tip)이 발생하여 프로파일(profile) 불량이 발생한다.
또한, 이러한 프로파일 불량은 후속 공정에서 보호막을 도포할때 바르게 데이터 버스 라인을 덮어주지 못하므로, 데이터 오픈이 발생하여 수율(yield)이 낮아지는 원인이 된다.
따라서, 본 발명은 상부 Mo 금속층 상에 IZO(Indium Zinc Oxide) 금속층을 도포하여, 식각 공정후 프로파일 불량 발생을 방지하는 박막 트랜지스터 액정표시장치 제조방법을 제공하는데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은, 게이트 전극이 형성 된 유리 기판 상에 게이트 이중 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 차례로 증착하고, 식각하여 에치 스토퍼를 형성하는 단계; 상기 에치 스토퍼가 형성된 유리 기판 상에 Mo/Al/Mo의 삼중 금속층을 증착하는 단계; 상기 Mo/Al/Mo이 형성
된막 상에 IZO 금속층을 형성하는 단계; 상기 결과물을 HNO3 혹은 H3PO4의 수용액에 넣고, 상기 IZO 금속층, Mo, Al, Mo 금속층을 차례로 식각하여 소오스/드레인 전극 및 데이터 버스 라인을 형성하는 단계; 상기 소오스/드레인 전극 및 데이터 버스 라인이 형성된 기판 상에 보호막을 도포하고, 식각하여 콘텍홀을 형성하는 단계; 상기 보호막 상에 ITO 금속층을 증착하고, 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 IZO 금속층의 두께는 50~1000Å인 것을 특징으로 한다.
본 발명에 의하면, 소오스/드레인 전극을 형성하는 식각 공정에서 사용할 수 있는 IZO로된 금속을 Mo/Al/Mo의 삼중 금속층의 상부 Mo 금속층 상에 도포하여 식각 공정에서 버퍼층 역할을 하도록하여 프로파일 불량을 발생을 제거하였다.
(실시예)
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
도 2a 내지 도 2d는 본 발명에 따른 박막 트랜지스터의 소오스/드레인 금속 식각 공정을 도시한 단면도이다.
도 2a에 도시한 바와 같이 게이트 전극, 게이트 이중 절연막, 비정질 실리콘 막 및 도핑된 실리콘막이 증착된 유리 기판 상(도시하지 않음)에 소오스/드레인 전극과 데이터 버스 라인을 형성할 Mo/Al/Mo의 삼중 금속층(21a, 23, 21b)을 증착하고, 상기 상부 Mo 금속층(21b) 상에 IZO 금속층(27)을 50~1000Å의 두께로 증착한다. 상기 IZO 금속층(27) 상에 감광막(도시하지 않음)을 도포하고, 노광및 현상하여 감광막 패턴(25)을 형성한다음, 공지된 기술에따라 식각하기 위하여 HNO3 혹은 H3PO4의 수용액에 넣는다.
도 2b에 도시한 바와 같이, 상기 감광막 패턴(25)을 따라 상기 IZO 금속층(27)과 상부 Mo 금속층(21b)을 차례로 식각한다. 이러한 식각 공정을 거치게되면, 상기 IZO 금속층(27)이 식각되면서, 상기 상부 Mo 금속층(21b)의 많은부분이 인산과 질산을 함유한 수용액에 노출 된다.
도 2c에 도시한 바와 같이, 계속하여 Al 금속층(23)을 식각하면, 상기 상부 Mo 금속층(21b)과 Al 금속층(23)은 전위차가 발생하는데, Al금속층(23)은 + 전위로 작용하여 더빨리 식각된다. 하지만, 상기 상부 Mo 금속층(21b)과 IZO 금속층(27)은 인산과 질산 성분에의한 화학적 반응만 발생하여 상기 상부 Mo 금속층(21b)이 IZO 금속층(27)에 비하여 더 빨리 식각한다.
따라서, 도 2d에 도시한 바와 같이, IZO 금속층(27)이 버퍼층(buffer layer)으로 작용하여 상기 상부 Mo 금속층(21b)의 팁(Tip) 발생을 제거하여, 일정한 프로파일을 갖는 금속층을 형성할 수 있다.
이로 인하여, 도면에서는 도시하지 않았지만 일정하게 프로파일을 갖도록 식 각된 소오스/드레인 전극과 데이터 버스 라인 상에 보호막이 도포되면, 상기 보호막 도포 불량으로인한 데이터 오픈등의 문제가 발생하지 않게된다.
본 발명은 IZO 금속이 소오스/드레인 금속 식각 챔버에서 동일하게 사용할 수 있는 점을 이용하여 Mo/Al/Mo 금속층의 식각시 버퍼층 역할을 하도록 IZO 금속층을 도포하여 일정한 프로파일을 유지할수 있게 하였다.
또한, 본 발명은 박막 트랜지스터 액정표시장치에 한정되지 않고, 식각공정을 수행하는 반도체 공정에서도 다양하게 적용할 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 게이트 버스 라인, 소오스/드레인 전극 및 데이터 버스 라인으로 사용되는 Mo/Al/Mo 금속층 상에 버퍼층 역할을 하는 IZO 금속층을 증착하여, 식각시 발생하는 프로파일 불량을 개선하였다.
아울러, 다음 공정인 보호막 도포시에도 보호막의 스텝커버러지가 향상되어 게이트 버스 라인 및 데이터 버스 라인간의 쇼트성 불량을 제거 하였다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (2)
- 게이트 전극이 형성된 유리 기판 상에 게이트 이중 절연막과 비정질 실리콘막 및 도핑된 비정질 실리콘막을 차례로 증착하고, 식각하여 에치 스토퍼를 형성하는 단계;상기 에치 스토퍼가 형성된 유리 기판 상에 Mo/Al/Mo의 삼중 금속층을 증착하는 단계;상기 Mo/Al/Mo이 형성된막 상에 IZO 금속층을 형성하는 단계;
상기 결과물을 HNO3 혹은 H3PO4의 수용액에 넣고, 상기 IZO 금속층, Mo, Al, Mo 금속층을 차례로 식각하여 소오스/드레인 전극 및 데이터 버스 라인을 형성하는 단계;상기 소오스/드레인 전극 및 데이터 버스 라인이 형성된 기판 상에 보호막을 도포하고, 식각하여 콘텍홀을 형성하는 단계;상기 보호막 상에 ITO 금속층을 증착하고, 식각하여 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법. - 제 1 항에 있어서,상기 IZO 금속층의 두께는 50~1000Å인 것을 특징으로 하는 박막 트랜지스터 액정표시장치 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010017176A KR100737637B1 (ko) | 2001-03-31 | 2001-03-31 | 박막 트랜지스터 액정표시장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010017176A KR100737637B1 (ko) | 2001-03-31 | 2001-03-31 | 박막 트랜지스터 액정표시장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020076941A KR20020076941A (ko) | 2002-10-11 |
| KR100737637B1 true KR100737637B1 (ko) | 2007-07-10 |
Family
ID=27699488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010017176A KR100737637B1 (ko) | 2001-03-31 | 2001-03-31 | 박막 트랜지스터 액정표시장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100737637B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100476050B1 (ko) * | 2001-09-01 | 2005-03-10 | 비오이 하이디스 테크놀로지 주식회사 | 반사형 액정표시장치 및 그의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0850310A (ja) * | 1995-09-06 | 1996-02-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JPH0862628A (ja) * | 1994-08-16 | 1996-03-08 | Toshiba Corp | 液晶表示素子およびその製造方法 |
| JP2000056284A (ja) * | 1998-08-10 | 2000-02-25 | Toshiba Corp | 液晶表示装置の製造方法 |
| KR20010066346A (ko) * | 1999-12-31 | 2001-07-11 | 구본준, 론 위라하디락사 | 엑스-선 검출소자 및 그의 제조방법 |
-
2001
- 2001-03-31 KR KR1020010017176A patent/KR100737637B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0862628A (ja) * | 1994-08-16 | 1996-03-08 | Toshiba Corp | 液晶表示素子およびその製造方法 |
| JPH0850310A (ja) * | 1995-09-06 | 1996-02-20 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2000056284A (ja) * | 1998-08-10 | 2000-02-25 | Toshiba Corp | 液晶表示装置の製造方法 |
| KR20010066346A (ko) * | 1999-12-31 | 2001-07-11 | 구본준, 론 위라하디락사 | 엑스-선 검출소자 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020076941A (ko) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US9099440B2 (en) | Manufacturing method of array substrate, array substrate and display | |
| CN102890378B (zh) | 一种阵列基板及其制造方法 | |
| US10566458B2 (en) | Array substrate and method for manufacturing the same | |
| CN103715096A (zh) | 薄膜晶体管及其制作方法、阵列基板及其制作方法 | |
| KR101002338B1 (ko) | 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법 | |
| CN103295970A (zh) | 阵列基板、其制造方法及显示装置 | |
| CN103048840B (zh) | 阵列基板及其制作方法、液晶显示面板和显示装置 | |
| CN105304646A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| WO2015180357A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| JP2006119564A (ja) | 金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル | |
| US8586406B1 (en) | Method for forming an oxide thin film transistor | |
| US10707353B2 (en) | Thin film transistor, method for fabricating the same, display substrate and display device | |
| US9659975B2 (en) | Fabrication methods of transparent conductive electrode and array substrate | |
| CN105742186A (zh) | 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置 | |
| JP2007189120A (ja) | Ｔｆｔ基板及びその製造方法 | |
| CN107393832B (zh) | 一种改善多晶硅表面平坦度的方法 | |
| CN104576526A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| US10529749B2 (en) | Manufacturing method for thin film transistor array substrate | |
| KR100737637B1 (ko) | 박막 트랜지스터 액정표시장치 제조방법 | |
| US20090184319A1 (en) | Display substrate and a method of manufacturing the display substrate | |
| CN103413783B (zh) | 阵列基板及其制作方法、显示装置 | |
| KR100683155B1 (ko) | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 | |
| CN203659865U (zh) | 一种阵列基板和显示装置 | |
| JP2004144826A (ja) | 液晶表示装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130612 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140624 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150617 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160616 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170621 Year of fee payment: 11 |