JP2006119564A - 金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル - Google Patents

金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル Download PDF

Info

Publication number
JP2006119564A
JP2006119564A JP2005008595A JP2005008595A JP2006119564A JP 2006119564 A JP2006119564 A JP 2006119564A JP 2005008595 A JP2005008595 A JP 2005008595A JP 2005008595 A JP2005008595 A JP 2005008595A JP 2006119564 A JP2006119564 A JP 2006119564A
Authority
JP
Japan
Prior art keywords
metal
metal layer
layer
oxide film
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005008595A
Other languages
English (en)
Other versions
JP2006119564A5 (ja
Inventor
Taek-Hee Kim
澤 熙 金
Yozen Kin
楊 善 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006119564A publication Critical patent/JP2006119564A/ja
Publication of JP2006119564A5 publication Critical patent/JP2006119564A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract


【課題】 多重金属配線構造において金属パターンの不良を改善する。
【解決手段】 金属配線は、基板に形成された第１金属層と、第１金属層上に形成され、第１金属層の腐食を抑制する酸化膜と、酸化膜上に形成された第２金属層と、を含む。第１金属層の下に形成された第３金属層を更に含み、第３金属層は、第２金属層と実質的に同じ金属物質である。このように、第１金属層と第２金属層との間に酸化膜を形成することで、前記第１金属層の腐食を防止する。
【選択図】 図２

Description

本発明は、アレイ基板及びその製造方法と、アレイ基板を具備した表示パネルに係わり、より詳細には、多重配線構造において金属パターンの不良を除去するための金属配線及びその製造方法と、金属配線を具備したアレイ基板及びその製造方法と、アレイ基板を具備した表示パネルと、に関する。
液晶表示装置は、情報ディスプレイ及び携帯型電子素子分野で、主に用いられている。前記液晶表示装置は、薄膜トランジスタ（ＴＦＴ）によって画素領域の透過光の強度を調節することができるスイッチング素子を用いて正確な諧調表示をする。特に、フールカラー（Ｆｕｌｌ Ｃｏｌｏｒ）表示をすることができる技術が開発され、携帯型個人情報端末機やスリム型のデスクトップモニター（ｄｅｓｋｔｏｐ Ｍｏｎｉｔｏｒ）に広範囲に用いられている。
最近、液晶表示装置が大型化及び高精細化すると、スキャン配線の時定数ＲＣが増加し、ゲート信号遅延による画質が低下するという問題点がある。前記スキャン配線の抵抗が高くなると、前記スキャン配線に沿って、均一の信号又は明るさを得ることができない。更に、走査線が増加することによって、液晶層の充電時間（ＴＦＴのｏｎ時間）を短縮し、より早い時間に充電を完了するためには、スイッチング素子（ＴＦＴ）の高性能化が必要となる。前記スキャン配線抵抗を減少させるための案として、アルミニウム（Ａｌ）と高融点金属とによる二重配線構造を用いている。
しかし、前記二重スキャン配線を形成するためにフォトリソグラフィ工程を実施するとき、現像液によって前記アルミニウム層が腐食され、前記スキャン配線のパターン不良が発生するという問題点がある。
本発明の技術的な課題は、このような従来の問題点を解決することであり、本発明の目的は、金属パターン不良を除去するための金属配線を提供することにある。
前記本発明の他の目的は、前記金属配線の形成方法を提供することにある。
前記本発明のまた他の目的は、前記金属配線を具備したアレイ基板を提供することにある。
前記本発明のまた他の目的は、前記アレイ基板の製造方法を提供することにある。
前記本発明のまた他の目的は、前記アレイ基板を具備した表示パネルを提供することにある。
前記の本発明の目的を具現するための実施例による金属配線は、基板に形成された第１金属層と、前記第１金属層上に形成され、前記第１金属層の腐食を抑制する酸化膜と、前記酸化膜上に形成された第２金属層と、を含む。望ましくは、前記第１金属層の下に形成された第３金属層を更に含み、前記第３金属層は、前記第２金属層と実質的に同じ金属物質である。
前記の本発明の他の目的を具現するための実施例による金属配線の形成方法は、基板に第１金属物質を蒸着する段階と、前記第１金属物質が蒸着された基板を酸素雰囲気で停滞させ、前記第１金属物質上に酸化膜を形成する段階と、前記酸化膜上に第２金属物質を蒸着する段階と、フォトリソグラフィ工程を通じて前記第２金属物質が蒸着された結果物をパターニングする段階と、を含む。
前記酸化膜は、前記フォトリソグラフィ工程に用いられる現像液による前記第１金属物質の腐食を防止し、前記第１金属物質と前記第２金属物質との間の電子の移動を抑制する。
前記の本発明のまた他の目的を具現するための実施例によるアレイ基板は、スキャン配線と、前記スキャン配線と電気的に絶縁しかつ交差するように形成されたデータ配線と、制御電極が前記スキャン配線に接続され、第１電流電極が前記データ配線に接続されたスイッチング素子と、前記スイッチング素子の第２電流電極に接続された画素電極と、を含む。前記スキャン配線及びデータ配線のうち、いずれか一つ以上は、第１金属層と、前記第１金属層上に形成された酸化膜と、前記酸化膜上に形成された第２金属層と、を含む。
望ましくは、前記データ配線は、前記第１金属層の下に形成された第３金属層を更に含む。
より望ましくは、前記第１金属層は、アルミニウム（Ａｌ）及びアルミニウム合金物質の中で選択された一つであり、前記第２金属層は、モリブデン（Ｍｏ）である。また、前記第３金属層は、前記第１金属層と実質的に同じ物質であり、前記酸化膜の厚さは、１００Å未満である。
前記の本発明のまた他の目的を具現するための実施例による、複数のスキャン配線と、複数のデータ配線と、前記スキャン配線及びデータ配線が接続されたスイッチング素子とを含むアレイ基板の製造方法は、第１金属物質を蒸着する段階と、前記第１金属物質上に酸化膜を形成する段階と、前記酸化膜上に第２金属物質を蒸着する段階と、前記第１金属物質及び第２金属物質をパターニングして前記スキャン配線を形成する段階と、を含む。
また、前記アレイ基板の製造方法は、前記第２金属物質を蒸着する段階と、前記第２金属物質上に前記第１金属物質を蒸着する段階と、前記第１金属物質上に前記酸化膜を形成する段階と、前記酸化膜上に第２金属物質を蒸着する段階と、前記第１金属物質及び第２金属物質をパターニングして前記データ配線を形成する段階と、を含む。
前記酸化膜は、約１０ｓｃｃｍの酸素が注入された装置内において前記第１金属物質が蒸着された透明基板を６秒以上停滞させて形成する。望ましくは、前記酸化膜の厚さは、１００Å未満である。
前記の本発明のまた他の目的を具現するための実施例による表示パネルは、液晶層と、第１基板と、第２基板と、を含む。前記第２基板は、前記スキャン配線と交差するデータ配線と、前記スキャン配線とデータ配線に電気的に接続されたスイッチング素子を具備し、
前記スキャン配線と前記データ配線のうち、一つ以上は第１金属層と、前記第1金属層上に形成された酸化膜と、前記酸化膜上に形成された第２金属層と、を含むことを特徴とする。
このような金属配線と、これを具備したアレイ基板及びその製造方法と、アレイ基板を具備した表示パネルとによると、二重金属層の界面に酸化膜を形成して、前記酸化膜によって前記金属層の腐食を防止する。これによって、金属パターンの不良を除去することができる。
以下、添付した図面を参照して、本発明の実施例をより詳細に説明する。しかし、本発明は、ここで説明される実施例に限らず、異なるの形態に具体化することもできる。むしろ、ここで紹介される実施例は、開示された内容が徹底で完全になるように、そして当業者に本発明の思想が十分伝達されるようにするために、提供されるものである。図面では、多層（又は膜）及び領域を明確に表現するために、厚さを拡大して示している。全体的に、図面説明のとき、観察者の観点から説明した。そして、層、膜、領域、板などの部分が他の部分の「上」にあるとするとき、これは、他の部分の「すぐ上」にある場合だけでなく、その間にまた他の部分がある場合も含む。逆に、ある部分が他の部分の「すぐ上」にあるとするときには、その間には、他の部分がないことを意味する。
図１は、本発明の実施例によるアレイ基板の部分平面図である。
図１を参照すると、前記アレイ基板は、第１方向に形成された複数のスキャン配線（ＧＬ）と、前記第１方向と交差する第２方向に形成された複数のデータ（又はソース）配線（ＤＬ）と、前記スキャン配線（ＧＬ）とデータ配線（ＤＬ）とによって定義される複数の画素領域と、を含む。
前記画素領域には、スイッチング素子（ＴＦＴ）１１０と、前記スイッチング素子１１０と接続されるストレージキャパシタ（ＣＳＴ）と、液晶キャパシタ（ＣＬＣ）の第１電極である画素電極１５０と、を含む。
前記スイッチング素子１１０は、前記スキャン配線（ＧＬ）と接続されるゲート電極１１１と、前記データ配線（ＤＬ）と接続されるソース電極１１３と、コンタクトホール１５０を通じて前記画素電極１７０と接続されるドレイン電極１１４と、を含む。前記ゲート電極１１１と、前記ソース電極１１３とドレイン電極１１４との間には、半導体層(図示せず)が形成される。
前記ストレージキャパシタ（ＣＳＴ）１３０は、前記スキャン配線（ＧＬ）と同じ金属層である第１電極１３０と、前記ドレイン電極１１４と同じ金属層で形成された第２電極と、で定義される。前記ストレージキャパシタ１３０は、前記スイッチング素子１１０がターンオフ状態であるとき、前記液晶キャパシタ（ＣＬＣ）に充電された電圧を、一フレームの期間に維持させる。
前記スキャン配線（ＧＬ）と、前記スキャン配線（ＧＬ）から延びた前記ゲート電極１１１と、前記ストレージキャパシタの第１電極１３０とは、多重金属層で形成され、前記多重金属層の間に、少なくとも一つ以上の金属酸化膜が形成される。即ち、前記金属酸化膜は、前記二重金属層をパターニングするためのフォトリソグラフィ工程のとき、現像液（例えば、ＴＭＡＨ：Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）による前記第１金属層（Ａｌ又はＡｌ合金）が腐食されることを防止する。即ち、前記金属酸化膜は、前記金属層の間に形成され、前記金属層の間の電子移動を抑制する障壁の役割を果たすことによって、電池反応を抑制して前記現像液による前記金属層の腐食を抑制する。これによって、前記スキャン配線（ＧＬ）、前記ゲート電極１１１、及び前記ストレージキャパシタの第１電極１３０の金属パターンの不良を防止することができる。
ここで、前記多重金属層は、アルミニウム（Ａｌ）又はアルミニウム合金などのアルミニウム系列の金属、銀（Ａｇ）や銀合金系列の金属、銅（Ｃｕ）や銅（Ｃｕ）合金などの銅系列の金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系列の金属、クロム（Ｃｒ）、タンタル（Ｔａ）又はチタニウム（Ｔｉ）を含む金属を含む。以上では、スキャン配線に、前記多重配線構造を適用する場合を説明したが、データ配線に、前記多重配線構造を適用することも当業者が容易に適用することができる。
図２は、図１のアレイ基板を含む表示パネルをＩ−Ｉ’に沿ってみた断面図である。以下では、二重配線構造を例として説明する。
図２を参照すると、表示パネルは、アレイ基板１００と、カラーフィルター基板２００と、前記アレイ基板１００とカラーフィルター基板２００との間に介在する液晶層３００と、を含む。
前記アレイ基板１００は、透明基板１０１を含み、前記透明基板１０１上には、ゲート金属層を蒸着及びパターニングして、スイッチング素子１１０のゲート電極１１１と、スキャン配線（ＧＬ）及びストレージキャパシタ（ＣＳＴ）の第１電極１３０とを形成する。
前記ゲート電極層は、第１金属層１１１ａと、第２金属層１１１ｃと、前記第１金属層１１１ａと第２金属層１１１ｃとの間の金属酸化膜１１１ｂと、で形成される。例えば、前記第１金属層１１１ａは、アルミニウム（Ａｌ）及びアルミニウム合金物質で形成され、前記第２金属層１１１ｃは、モリブデン（Ｍｏ）金属物質で形成される。前記アルミニウム（Ａｌ）は、両方性物質として、酸と塩基両方に全て反応する。これによって、前記フォトリソグラフィ工程のとき、現像液によって、腐食が発生しやすい。前記第１金属層１１１ａの腐食を防止するために、前記金属酸化膜１１１ｂを、前記第１金属層１１１ａを蒸着した後に前記第１金属層１１１ａ上に形成し、前記金属酸化膜１１１ｂ上に、前記第２金属層１１１ｃを形成する。前記金属酸化膜１１１ｂは、約１０ｓｃｃｍ程度の酸素が注入された酸素雰囲気で６秒以上停滞させて形成する。その後、第２金属層１１１ｃを形成することで、前記金属酸化膜１１１ｂは、約１００Å未満の厚さに形成される。
前記ゲート金属層によって形成された前記ストレージキャパシタ１３０の第１電極１３１は、第１金属層１３１ａと、第２金属層１３１ｃと、前記第１金属層１３１aと第２金属層１３１ｃの間の金属酸化膜１３１ｂと、で形成される。勿論、前記ゲート金属層で形成されるスキャン配線（ＧＬ）も、第１金属層と、第２金属層と、前記第１金属層と第２金属層との間の金属酸化膜と、で形成される。
ゲート絶縁層１０５は、前記ゲート金属層上に形成される。半導体層１１２は、前記ゲート絶縁層１０５上に形成される。前記半導体層１１２は、活性層１１２ａ及び抵抗性接触層１１２ｂで形成され、前記ゲート電極１１１が形成された領域に対応して形成される。
ソース金属層及びドレイン金属層を蒸着及びパターニングして、データ配線（ＤＬ）と、前記スイッチング素子１１０のソース電極１１３と、ドレイン電極１１４と、前記ドレイン電極１１４から延びた前記ストレージキャパシタの第２電極１３２と、が形成される。
前記ソース金属層及びドレイン金属層上には、パッシベーション層１０７が形成され、前記パッシベーション層１０７上には、絶縁層１０８が形成される。前記絶縁層１０８は、形成しないこともできる。
前記パッシベーション層１０７及び絶縁層１０８をエッチングして、ドレイン電極１１４の一定領域を露出させるコンタクトホール１５０を形成する。前記絶縁層１０８上に透明電極層を蒸着及びパターニングして、画素電極１７０を形成する。前記画素電極１７０は、前記コンタクトホール１５０を通じて前記ドレイン電極１１４と電気的に接続される。
前記カラーフィルター基板２００は、透明基板２０１と、遮光層２１０と、色画素パターン２２０Ｒ、２２０Ｂと、透明電極層２３０と、を含む。前記透明基板２０１の上部には、遮光層２１０と、色画素パターン２２０Ｒ、２２０Ｂと、が形成される。遮光層２１０は、パターニングされて、透明基板２０１上に単位画素の内部空間を定義し、また、漏洩光を遮断する。
色画素パターン２２０Ｒ、２２０Ｂは、前記遮光層２１０によって定義される単位画素の内部空間に形成される。前記色画素パターン２２０Ｒ、２２０Ｂは、入射される光に応答して固有の色を発現するカラーフィルターである。勿論、前記色画素パターンは、Ｒ（ＲＥＤ）、Ｇ（ＧＲＥＥＮ）、Ｂ（ＢＬＵＥ）カラーを含む。
前記透明電極層２３０は、前記アレイ基板１００の前記画素電極１７０に対向する共通電極として、共通電圧が印加される。これによって、前記画素電極１７０を第１電極とし、前記共通電極２３０を第２電極とする液晶キャパシタ（ＣＬＣ）が、定義される。前記遮光層２１０と色画素パターン２２０Ｒ、２２０Ｂ上に、平坦化膜及び保護膜の役割を果たす平坦化層を形成することもできる。
前記液晶層３００は、前記アレイ基板１００の画素電極１７０と、前記カラーフィルター基板２００の透明電極層２３０とによって印加される電界の強度に対応して、液晶分子の配列角を変化させて画像を表示する。
図３乃至図７は、図１のアレイ基板の製造方法を説明するための工程図である。以下では、二重配線構造を例として説明する。
図３を参照すると、透明基板１０１上に、ゲート金属層４０５を形成する。前記ゲート金属層４０５はまず、スパッタリング蒸着法を用いて、第１金属物質であるアルミニウム（Ａｌ）及びアルミニウム合金のような物質を蒸着して第１金属層４０２を形成する。即ち、第１蒸着装置内でプラズマ場を用いて前記第１金属物質を蒸着して、第１金属層４０２を形成する。その後、前記第１蒸着装置内に約１０ｓｃｃｍ程度の酸素ガスを注入し、６秒以上の酸素雰囲気を維持させる。これによって、前記第１金属層４０２上には、約１００Å未満の厚さを有する金属酸化膜４０３が形成される。
その後、第２金属層４０４を形成するための第２蒸着装置に移送して、第２金属物質であるモリブデン（Ｍｏ）のような物質を前記金属酸化膜４０３上に蒸着して、前記第２金属層４０４を形成する。勿論、前記金属酸化膜４０３は、前記第２蒸着装置内で、前記第２金属層４０４が蒸着される前に形成することもできる。即ち、前記第１蒸着装置で前記第１金属層４０２を形成した後、前記第１金属層４０２が形成された前記透明基板４０１を前記第２蒸着装置に移送する。その後、前記第２蒸着装置に約１０ｓｃｃｍ程度の酸素ガスを注入し、６秒以上の酸素雰囲気を維持させて、前記金属酸化膜４０３を形成する。その後、前記モリブデンを蒸着して、前記金属酸化膜４０３上に前記第２金属層４０４を形成する。
このように、前記透明基板４０１上に、前記第１金属層４０２、金属酸化膜４０３及び第２金属層４０４で形成されたゲート金属層４０５を、形成する。
フォトリソグラフィ工程を通じて前記ゲート金属層４０５をパターニングする。具体的に、フォトレジスト層を前記ゲート金属層４０５上に形成し、スキャン配線、ゲート電極及びストレージキャパシタの第１電極に該当する領域にのみフォトレジスト層４２０が残るようにパターニングする。その後、現像液に前記透明基板４０１を浸して、スキャン配線、ゲート電極及びストレージキャパシタの第１電極をパターニングする。
図４を参照すると、前記透明基板４０１上に、スキャン配線（ＧＬ）、ゲート電極４１１、及びストレージキャパシタ４３０の第１電極４３１が形成される。前記ゲート電極４１１は、第１金属層４１１ａ、金属酸化膜４１１ｂ及び第２金属層４１１ｃで形成され、前記第１電極４３１は、第１金属層４３１ａ、金属酸化膜４３１ｂ及び第２金属層３４１ｃで形成される。勿論、図示していないが、前記スキャン配線も、第１金属層、金属酸化膜及び第２金属層で形成される。
前記スキャン配線（ＧＬ）、ゲート電極４１１、及びストレージキャパシタ４３０の第１電極４３１上に、ゲート絶縁層４０６を形成する。前記ゲート絶縁層４０６上には、半導体層４１２である活性層４１２ａと抵抗性接触層４１２ｂとが順次形成される。例えば、前記活性層４１２ａは、非晶質シリコン層（ａ−Ｓｉ）であり、前記抵抗性接触層４１２ｂは、不純物がドーピングされた非晶質シリコン層（＋ｎ ａ−Ｓｉ）である。
前記活性層４１２ａ及び抵抗性接触層４１２ｂは、前記スイッチング素子４１０のゲート電極４１１に対応する領域に残留するように、フォトリソフラフィ工程でパターニングする。ここで、フォトリソグラフィ工程は、フォトレジスト塗布、フォトレジストパターニング、露光、現像、エッチャントを用いたエッチング過程などを含む。
前記抵抗性接触層４１２ｂ上に、ソース及びドレイン金属層を蒸着する。図示されたように、前記ソース及びドレイン金属層は、低抵抗金属配線を多重金属層で形成する。勿論、単一金属層で形成することもできる。前記ソース金属層及びドレイン金属層は、第１金属層４４２、第２金属層４４３、金属酸化膜４４４及び第３金属層４４５を順次積層する。前記第１金属層４４２と前記第３金属層４４５は、同じ金属物質、例えば、モリブデン（Ｍｏ）物質又はモリブデン合金物質で形成される。前記第２金属層４４２は、例えば、アルミニウム又はアルミニウム合金物質から形成される。即ち、前記金属酸化膜４４３は、前記第２金属層４４３と第３金属層４４５との間に形成され、相対的に腐食特性がよくないアルミニウム物質で形成された第２金属層４４３の腐食を防止する。
図５を参照すると、前記抵抗性接触層４１２ｂ上に形成されたソース金属層及びドレイン金属層をフォトリソグラフィ工程を通じてパターニングして、前記スイッチング素子４１０のソース電極４１３及びドレイン電極４１４と、データ配線（ＤＬ）とを形成する。前記ソース電極４１３及びドレイン電極４１４と、データ配線（ＤＬ）とは、多重金属層で形成し、あるいは単一金属層で形成することができる。
図６を参照すると、前記ソース電極４１３及びドレイン電極４１４をマスクとして露出した抵抗性接触層４１２ｂをエッチングする。これによって、前記スイッチング素子１１０は、チャンネル層が形成される。前記ソース金属層及びドレイン金属層上に、パッシベーション層４０７を形成し、前記パッシベーション層４０７上には、絶縁層４０８を形成する。前記絶縁層４０８は、形成しないこともできる。
前記絶縁層４０８は、窒化シリコン又は酸化シリコンなどの無機絶縁物質で形成されたり、あるいは、アクリル系有機化合物、テフロン、ＢＣＢ、サイトプ又はＰＦＣＢなどの低誘電定数を有する有機絶縁物質で形成される。
図７を参照すると、フォトリソグラフィ工程を用いて前記パッシベーション層４０６及び絶縁層４０８を除去して、コンタクトホール４５０を形成する。前記コンタクトホール４５０を通じて、前記ドレイン電極４１４の一部領域を露出させる。
その後、絶縁層４０８上に、透明な導電性物質である透明電極層を蒸着してパターニングする。前記透明な導電性物質であるインジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）又はインジウムスズ亜鉛酸化物を蒸着してパターニングする。前記パターニングされた透明電極層は、画素電極内に画素電極４７０を形成する。また、コンタクトホール４５０を通じて前記ドレイン電極４１４と前記画素電極４７０とは、電気的に接続される。
図８は、本発明の実施例による二重ゲート金属層を説明するための概略的なアレイ基板の斜視図であり、図９は、図８の前記二重金属層の間の界面（ＩＡ）を分析したグラフである。
図８を参照すると、透明基板４０１上に第１金属層４０２を形成し、前記第１金属層４０２上に金属酸化膜４０３を形成し、前記金属酸化膜４０３上に第２金属層４０４を形成する。前記金属酸化膜４０３を含む前記第１金属層４０２と第２金属層４０４との界面領域（ＩＡ）に存在する物質の合量分布は、図９のようである。前記物質の合量割合を分析した前記界面領域（ＩＡ）の厚さは、約５０ｎｍ程度である。
図９を参照すると、前記界面領域（ＩＡ）は、第１金属層を形成する第１金属物質が高濃度で含有された第１金属領域（ＭＡ１）と、第２金属層を形成する第２金属物質が高濃度で含有された第２金属領域（ＭＡ２）と、前記第１金属物質と第２金属物質の合量割合がほぼ一定の拡散領域（ＤＩＦ）と、を含む。
具体的に、前記第１金属物質であるアルミニウム系列（Ａｌ−Ｎｄ）の金属物質を蒸着した後、酸素雰囲気で６秒間維持して酸化膜を形成する。図示したように、前記酸化膜が形成された第１金属酸化膜領域（ＭＯＡ１）は、約４０Å程度である。
その後、前記第２金属物質であるモリブデン（Ｍｏ）を蒸着する。ここで、前記第２金属物質を蒸着する過程で、前記第１金属酸化膜領域（ＭＯＡ１）内の酸素が、前記第２金属領域（ＭＡ１）の一部に拡散される。図示したように、前記拡散領域（ＤＩＦ）に前記酸素が拡散される。前記第１金属領域（ＭＡ１）と前記第２金属領域（ＭＡ２）との間に実質的に酸素が存在する第２金属酸化膜領域（ＭＯＡ２）は、約１００Å未満である。即ち、実質的な金属酸化膜４０３の厚さは、約１００Å未満である。
前記金属酸化膜４０３は、前記第１金属層４０２と前記第２金属層４０４との間に形成され、前記第１金属層４０２及び第２金属層４０４との間の電子移動を抑制する障壁の役割を果たすことで、電池反応を抑制して前記第１金属層の浸食を防止する。
以下、金属酸化膜による金属層の腐食程度を確認するための多様な実験を説明する。
図５は、本発明の実施例による金属酸化膜による金属層の腐食程度を実験した実験結果を示したテーブルである。
＜実験例１＞
図８及び図１０を参照すると、第１実験では前記透明基板４０１上に前記第１金属層４０２と第２金属層４０４を蒸着した。即ち、前記金属酸化膜４０３を形成しない場合である。前記第１実験の計測によると、前記第１金属層４０２の界面抵抗は、０．４９８Ωであり、現像後の前記第１金属層４０２の界面抵抗は、３．１９５Ωであった。このような第１実験結果によると、前記第１金属層４０２の腐食程度が、非常に大きいことがわかる。即ち、前記抵抗値が大きいと、腐食程度が大きいということがわかる。
＜実施例２＞
図８及び図１０を参照すると、第２実験では、前記透明基板４０１上に前記第１金属層４０２を蒸着した後、１０ｓｃｃｍ程度の酸素を注入した酸素雰囲気で６秒間停滞させて前記金属酸化膜４０３を形成した。その後、前記第２金属層４０４を形成した。前記第２実験の計測によると、前記金属酸化膜４０３が形成された前記第１金属層４０２の界面抵抗は、０．４９７Ωであり、現像後の前記第１金属層４０２の界面抵抗は、０．７８１Ωであった。
このような第２実験結果によると、前記第１実験結果に比べて相対的に、前記第１金属層４０２の腐食程度が小さいことがわかる。
＜実施例３＞
図８及び図１０を参照すると、第３実験では透明基板４０１上に前記第１金属層４０２を蒸着した後、１０ｓｃｃｍ程度の酸素を注入した酸素雰囲気で１２秒間停滞させて前記金属膜４０３を形成した。その後、前記第２金属層４０４を形成した。前記第３実験の計測によると、前記金属酸化膜４０３が形成された前記第１金属層４０２の界面抵抗は、０．４８８Ωであり、現像後の前記第１金属層４０２の界面抵抗は、０．８３６Ωである。
このような第３実験結果によると、前記第１実験結果に比べて相対的に、前記第１金属層４０２の腐食程度が小さいことがわかる。
＜実施例４＞
図８及び図１０を参照すると、第４実験では、前記透明基板４０１上に前記第１金属層４０２を蒸着した後、１０ｓｃｃｍ程度の酸素を注入した酸素雰囲気で１８秒間停滞させて前記金属膜４０３を形成した。その後、前記第２金属層４０４を形成した。前記第４実験の計測によると、前記金属酸化膜４０３が形成された前記第１金属層４０２の界面抵抗は、０．４９９Ωであり、現像後の前記第１金属層４０２の界面抵抗は、０．８６４Ωである。
このような第４実験結果によると、前記第１実験結果に比べて相対的に、前記第１金属層４０２の腐食程度が小さいことがわかる。
＜実施例５＞
図８及び図１０を参照すると、第５実験では、前記透明基板４０１上に前記第１金属層４０２を蒸着した後、１０ｓｃｃｍ程度の酸素を注入した酸素雰囲気で２４秒間停滞させて前記金属膜４０３を形成する。その後、前記第２金属層４０４を形成する。前記第５実験の計測によると、前記金属酸化膜４０３が形成された前記第１金属層４０２の界面抵抗は、０．４８９Ωであり、現像後の前記第１金属層４０２の界面抵抗は、０．８４３Ωある。
このような第５実験結果によると、前記第１実験結果に比べて相対的に、前記第１金属層４０２の腐食程度が小さいことがわかる。
一方、前記実験結果を参考するとき、前記６秒以上の酸素雰囲気で形成された前記金属酸化膜４０３による前記第１金属層４０２の腐食程度の差は、ほぼ同じであることがわかる。
したがって、前記金属膜の形成のための酸素雰囲気は、６秒以上、１０ｓｃｃｍ程度の量が望ましい。
以上で説明したように、本発明によると、二重金属層を有するゲート金属層を形成するとき、第１金属層と第２金属層との間に金属酸化膜を形成して、前記ゲート金属層に対したパターン工程の際に前記第１金属層が腐食されることを防止するとこができる。前記金属酸化膜は、前記第１金属層と第２金属層との間の電子移動を抑制する障壁役割を果たすことで、現像液に露出されるとき、電池反応が抑制されて、アルミニウムやアルミニウム合金のような第１金属層の腐食を防止することができる。
したがって、前記二重金属層を有するアレイ基板の金属パターンの不良を防止することができる。更に、前記アレイ基板を具備した表示装置の動作特性の低下を防ぐことができる。
以上、本発明の実施例によって詳細に説明したが、本発明は、これに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
本発明の実施例によるアレイ基板の部分平面図である。 図１のアレイ基板を含む表示パネルを線Ｉ−Ｉ’に沿って見た断面図である。 図１のアレイ基板の製造方法を説明するための工程図である。 図１のアレイ基板の製造方法を説明するための工程図である。 図１のアレイ基板の製造方法を説明するための工程図である。 図１のアレイ基板の製造方法を説明するための工程図である。 図１のアレイ基板の製造方法を説明するための工程図である。 本発明の実施例による二重ゲート金属層を説明するための概略的なアレイ基板の斜視図である。 図８の二重ゲート金属層の間の界面（ＩＡ）を分析したグラフである。 本発明の実施例による金属酸化膜による金属層の腐食程度を実験した実験結果表である。
符号の説明
１００ アレイ基板
１０１、４０１ 透明基板
１０５、４０６ ゲート絶縁層
１０７、４０７ パッシベーション層
１０８、４０８ 絶縁層
１１０、４１０ スイッチング素子
１１１、４１１ ゲート電極
１１２、４１２ 半導体層
１１３、４１３ ソース電極
１１４、４１４ ドレイン電極
１３０、４３０ ストレージキャパシタ
１３１、４３１ 第１電極
１３２ 第２電極
１５０、４５０ コンタクトホール
１７０、４７０ 画素電極
２００ カラーフィルター基板
２０１、４０１ 透明基板
２１０ 遮光層
２３０ 透明電極層
３００ 液晶層
４０２、４４２ 第１金属層
４０３、４４４ 金属酸化膜
４０４、４４３ 第２金属層
４０５ ゲート金属層
４４５ 第３金属層

Claims (27)

  1. 基板に形成された第１金属層と、
    前記第１金属層上に形成され、前記第１金属層の腐食を抑制する酸化膜と、
    前記酸化膜上に形成された第２金属層と、
    を含むことを特徴とする金属配線。
  2. 前記第１金属層の下に形成された第３金属層を更に含み、前記第３金属層は、前記第２金属層と実質的に同じ金属物質であることを特徴とする請求項１記載の金属配線。
  3. 前記酸化膜の厚さは、１００Å未満であることを特徴とする請求項１記載の金属配線。
  4. 基板に第１金属物質を蒸着する段階と、
    前記第１金属物質が蒸着された基板を酸素雰囲気で停滞させ、前記第１金属物質上に酸化膜を形成する段階と、
    前記酸化膜上に第２金属物質を蒸着する段階と、
    フォトリソグラフィ工程を通じて前記第２金属物質が蒸着された結果物をパターニングする段階と、
    を含むことを特徴とする金属配線の製造方法。
  5. 前記酸化膜は、
    前記フォトリソグラフィ工程に用いられる現像液による前記第１金属物質の腐食を防止することを特徴とする請求項４記載の金属配線の製造方法。
  6. 前記酸化膜は、前記第１金属物質と前記第２金属物質との間の電子の移動を抑制することを特徴とする請求項４記載の金属配線の製造方法。
  7. 基板と、
    前記基板上に形成されたスキャン配線と、
    前記スキャン配線と電気的に絶縁しかつ交差するように形成されたデータ配線と、
    制御電極が前記スキャン配線に接続され、第１電流電極が前記データ配線に接続されたスイッチング素子と、
    前記スイッチング素子の第２電流電極に接続された画素電極と、
    を含み、
    前記スキャン配線及びデータ配線のうち、いずれか一つ以上は、第１金属層と、前記第１金属層上に形成された酸化膜と、前記酸化膜上に形成された第２金属層と、を含むことを特徴とするアレイ基板。
  8. 前記データ配線は、前記第１金属層の下に形成された第３金属層を更に含むことを特徴とする請求項７記載のアレイ基板。
  9. 前記第２電流電極と電気的に接続された第２電極を有するストレージキャパシタを更に含み、
    前記ストレージキャパシタの第１電極は、前記第１金属層、酸化膜及び第２金属層を含むことを特徴とする請求項７記載のアレイ基板。
  10. 前記第１金属層は、アルミニウム、アルミニウム合金、銀、銀合金、銅、銅合金からなる群から選択された一つ以上の金属であることを特徴とする請求項７記載のアレイ基板。
  11. 前記第３金属層は、前記第１金属層と実質的に同じ物質であることを特徴とする請求項８記載のアレイ基板。
  12. 前記第２金属層は、モリブデン、モリブデン合金、クロム、クロム合金、タンタル、タンタル合金、チタニウム、チタニウム合金からなる群から選択された一つ以上の金属であることを特徴とする請求項７記載のアレイ基板。
  13. 前記酸化膜の厚さは、１００Å未満であることを特徴とする請求項７記載のアレイ基板。
  14. 複数のスキャン配線と、複数のデータ配線と、前記スキャン配線及びデータ配線が接続されたスイッチング素子と、を含むアレイ基板の製造方法において、
    第１金属物質を蒸着する段階と、
    前記第１金属物質上に酸化膜を形成する段階と、
    前記酸化膜上に第２金属物質を蒸着する段階と、
    前記第１金属物質及び第２金属物質をパターニングして、前記スキャン配線を形成する段階と、
    を含むことを特徴とするアレイ基板の製造方法。
  15. 前記第２金属物質を蒸着する段階と、
    前記第２金属物質上に前記第１金属物質を蒸着する段階と、
    前記第１金属物質上に前記酸化膜を形成する段階と、
    前記酸化膜上に第２金属物質を蒸着する段階と、
    前記第１金属物質及び第２金属物質をパターニングして、前記データ配線を形成する段階と、
    を含むことを特徴とする請求項１４記載のアレイ基板の製造方法。
  16. 前記第１金属物質上に形成された酸化膜は、約１０ｓｃｃｍの酸素が注入された装置内において、前記第１金属物質が蒸着された透明基板を６秒以上停滞させて形成することを特徴とする請求項１４記載のアレイ基板の製造方法。
  17. 前記酸化膜の厚さは、１００Å未満であることを特徴とする請求項１４記載のアレイ基板の製造方法。
  18. 前記第１金属物質は、アルミニウム、アルミニウム合金、銀、銀合金、銅、銅合金からなる群から選択された一つ以上の金属物質であることを特徴とする請求項１５記載のアレイ基板の製造方法。
  19. 前記第２金属物質は、モリブデン、モリブデン合金、クロム、クロム合金、タンタル、タンタル合金、チタニウム、チタニウム合金からなる群から選択された一つ以上の金属物質であることを特徴とする請求項１５記載のアレイ基板の製造方法。
  20. 液晶層と、
    第１基板と、
    スキャン配線と、前記スキャン配線と交差するデータ配線と、前記スキャン配線及びデータ配線に電気的に接続されたスイッチング素子と、を具備し、前記第１基板との合体を通じて前記液晶層を収容するする第２基板と、
    を含み、
    前記スキャン配線と前記データ配線のうち、一つ以上は、複数の金属層が多層形態に積層され、前記金属層の間には、酸化膜が介在されたことを特徴とする表示パネル。
  21. 前記スキャン配線は、二つの金属層と、前記二つの金属層の間に介在する酸化膜と、を含むことを特徴とする請求項２０記載の表示パネル。
  22. 前記二つの金属層のうち、下部金属層は、アルミニウム又はアルミニウム合金の中で選択された一つであり、前記二つの金属層のうち、上部金属層は、モリブデン又はモリブデン合金の中で選択された一つであることを特徴とする請求項２１記載の表示パネル。
  23. 前記データ配線は、二つの金属層と、前記二つの金属層の間に介在する酸化膜と、を含むことを特徴とする請求項２０記載の表示パネル。
  24. 前記データ配線の前記二つの金属層のうち、下部金属層は、アルミニウム又はアルミニウム合金の中で選択された一つであり、前記二つの金属層のうち、上部金属層は、モリブデン又はモリブデン合金の中で選択された一つであることを特徴とする請求項２３記載の表示パネル。
  25. 前記データ配線は、三つの金属層と、前記三つの金属層の間に介在する酸化膜と、を含むことを特徴とする請求項２０記載の表示パネル。
  26. 前記三つの金属層のうち、下部金属層は、モリブデン又はモリブデン合金の中で選択された一つであり、中間金属層は、アルミニウム又はアルミニウム合金の中で選択された一つであり、上部金属層は、モリブデン又はモリブデン合金の中で選択された一つであり、前記酸化膜は、前記中間金属層と前記上部金属層との間に介在することを特徴とする請求項２５記載の表示パネル。
  27. 前記酸化膜の厚さは、１００Å未満であることを特徴とする請求項２０記載の表示パネル。
JP2005008595A 2004-10-21 2005-01-17 金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル Withdrawn JP2006119564A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040084526A KR20060035164A (ko) 2004-10-21 2004-10-21 금속 배선과 이의 제조 방법과, 이를 구비한 어레이 기판및 이의 제조 방법과, 이를 구비한 표시 패널

Publications (2)

Publication Number Publication Date
JP2006119564A true JP2006119564A (ja) 2006-05-11
JP2006119564A5 JP2006119564A5 (ja) 2008-03-06

Family

ID=36205428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005008595A Withdrawn JP2006119564A (ja) 2004-10-21 2005-01-17 金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル

Country Status (5)

Country Link
US (1) US20060086979A1 (ja)
JP (1) JP2006119564A (ja)
KR (1) KR20060035164A (ja)
CN (1) CN1763617A (ja)
TW (1) TW200629530A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI308800B (en) * 2006-10-26 2009-04-11 Ind Tech Res Inst Method for making thin film transistor and structure of the same
JP2011095451A (ja) * 2009-10-29 2011-05-12 Sony Corp 横電界方式の液晶表示装置
KR101623956B1 (ko) * 2010-01-15 2016-05-24 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN102184928A (zh) * 2010-12-29 2011-09-14 友达光电股份有限公司 显示元件及其制造方法
CN102237370A (zh) * 2011-04-18 2011-11-09 上海丽恒光微电子科技有限公司 Tft基板及其形成方法、显示装置
KR101915754B1 (ko) 2012-05-08 2018-11-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 표시 장치
JP6070896B2 (ja) * 2014-12-05 2017-02-01 凸版印刷株式会社 表示装置基板、表示装置基板の製造方法、及び、これを用いた表示装置
US10319489B2 (en) * 2015-02-10 2019-06-11 University Of Houston System Scratch resistant flexible transparent electrodes and methods for fabricating ultrathin metal films as electrodes
CN105161502B (zh) * 2015-08-24 2018-09-11 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
KR102379192B1 (ko) * 2017-03-10 2022-03-29 삼성디스플레이 주식회사 표시 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6330047B1 (en) * 1997-07-28 2001-12-11 Sharp Kabushiki Kaisha Liquid crystal display device and method for fabricating the same
JP2004172150A (ja) * 2002-11-15 2004-06-17 Nec Kagoshima Ltd 積層構造配線の製造方法

Also Published As

Publication number Publication date
KR20060035164A (ko) 2006-04-26
TW200629530A (en) 2006-08-16
US20060086979A1 (en) 2006-04-27
CN1763617A (zh) 2006-04-26

Similar Documents

Publication Publication Date Title
JP2006119564A (ja) 金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル
US7553711B2 (en) Method for fabricating a thin film transistor for use with a flat panel display device
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
KR101338115B1 (ko) 저저항 배선구조 및 이를 이용한 액정표시장치의 제조방법
US7515216B2 (en) Liquid crystal display and fabrication method thereof
US8896794B2 (en) Liquid crystal display device and method for fabricating the same
JP4699395B2 (ja) 液晶ディスプレイの製造方法
US9082671B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US20060023138A1 (en) Array substrate for LCD and fabrication method thereof
US20050250260A1 (en) Method of fabricating liquid crystal display device
US20070273805A1 (en) Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
JP2006338008A (ja) 開口率が向上したアレイ基板、その製造方法及びそれを含む表示装置。
US8658479B2 (en) Method of forming transparent electrode and fabricating array substrate for liquid crystal display device
US20080157086A1 (en) Method for manufacturing thin film transistor
US20070001170A1 (en) Thin film transistor substrate and fabricating method thereof
US20190051674A1 (en) Display substrate and method of repairing defects thereof
WO2021077674A1 (zh) 阵列基板的制作方法及阵列基板
US8576367B2 (en) Liquid crystal display panel device with a transparent conductive film formed pixel electrode and gate pad and data pad on substrate and method of fabricating the same
US20070002222A1 (en) Method for manufacturing transflective liquid crystal display
US20130109114A1 (en) Method of manufacturing array substrate for liquid crystal display device
JP2007173816A (ja) 金属配線及びその製造方法とこれを具備した表示基板及びその製造方法
US6184069B1 (en) Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers
JP5342731B2 (ja) 液晶表示装置とその製造方法
US20070273814A1 (en) Transflective display apparatus and method of manufacturing the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080118

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100621