JP2007173816A - 金属配線及びその製造方法とこれを具備した表示基板及びその製造方法 - Google Patents

金属配線及びその製造方法とこれを具備した表示基板及びその製造方法 Download PDF

Info

Publication number
JP2007173816A
JP2007173816A JP2006339621A JP2006339621A JP2007173816A JP 2007173816 A JP2007173816 A JP 2007173816A JP 2006339621 A JP2006339621 A JP 2006339621A JP 2006339621 A JP2006339621 A JP 2006339621A JP 2007173816 A JP2007173816 A JP 2007173816A
Authority
JP
Japan
Prior art keywords
film
metal
amorphous carbon
carbon film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006339621A
Other languages
English (en)
Other versions
JP5254544B2 (ja
JP2007173816A5 (ja
Inventor
Seung-Hwan Shim
承 煥 沈
Ho-Min Kang
鎬 民 姜
Kunki Bin
勳 基 閔
Sung-Su Hong
性 秀 洪
Sun Park
鮮 朴
Seong-Kweon Heo
成 權 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007173816A publication Critical patent/JP2007173816A/ja
Publication of JP2007173816A5 publication Critical patent/JP2007173816A5/ja
Application granted granted Critical
Publication of JP5254544B2 publication Critical patent/JP5254544B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2913—Rod, strand, filament or fiber
    • Y10T428/2933—Coated or with bond, impregnation or core

Abstract


【課題】配線不良防止及び製造工程の簡単化を図ることのできる金属配線及びその製造方法とこれを具備した表示基板及びその製造方法を提供する。
【解決手段】ベース基板上に銅を含む金属物質で形成される金属膜と、前記金属膜の下部面と接触して形成される第１非晶質カーボン膜とを有することを特徴とする。これによって、非晶質カーボン膜を含む低抵抗金属配線を形成することにより製造工程の簡単化を図ることができ、又、配線不良を防止することができる。
【選択図】 図７

Description

本発明は、金属配線及びその製造方法とこれを具備した表示基板及びその製造方法に関し、より詳細には、配線不良を防止するための金属配線及びその製造方法とこれを具備した表示基板及びその製造方法に関する。
一般に、液晶表示装置は、情報ディスプレイ及び携帯型電子装置分野で主に使用されている。液晶表示装置は、薄膜トランジスタ（ＴＦＴ）を画素領域の透過光の強度を調節することができるスイッチング素子として利用して階調表示をする。
近年、液晶表示装置の大型化及び高解像度の開発によって、低抵抗金属配線開発の研究が活発に行われており、特に、金属のうち、最も低い比抵抗を有する銅（Ｃｕ）を利用した配線工程開発は必須的であると言える。しかし、銅配線を表示基板の製造工程に適用するためには、銅イオンとシリコン（Ｓｉ）との高い反応性によってシリサイド形成及び隣接した他の膜との低い接着力等の短所を有する。
これを解決するために、従来には銅層の上部又は／及び下部に他の金属層を形成する二重膜構造又は三重膜構造の金属配線を形成して銅イオンの拡散を防止したり、又、他の膜との接着力を向上させる配線構造が開発された。しかし、このように互いに異なる金属層を有する二重膜構造又は三重膜構造の金属配線を形成する場合、互いに異なるエッチング特性によって均一なエッチングが困難で、配線不良が発生するという問題点を有する。
そこで、本発明は上記従来の金属配線における問題点に鑑みてなされたものであって、本発明の目的は、配線不良防止及び製造工程の簡単化を図ることのできる金属配線を提供することにある、
本発明の他の目的は、上記金属配線の製造方法を提供することにある。
本発明の更に他の目的は、上記金属配線が形成された表示基板を提供することにある。
本発明の更に他の目的は、上記表示基板の製造方法を提供することにある。
上記目的を達成するためになされた本発明による金属配線は、ベース基板上に銅を含む金属物質で形成される金属膜と、前記金属膜の下部面と接触して形成される第１非晶質カーボン膜とを有することを特徴とする。
上記目的を達成するためになされた本発明による金属配線の製造方法は、ベース基板上に第１非晶質カーボン膜を形成する段階と、前記第１非晶質カーボン膜上に銅を含む金属物質で金属膜を形成する段階と、前記金属膜をパターニングして金属パターンを形成する段階とを有することを特徴とする。
上記目的を達成するためになされた本発明による表示基板の製造方法は、複数の画素部を含み、各画素部にはゲート配線とソース配線に連結されたスイッチング素子及び該スイッチング素子に連結される画素電極が形成される表示基板の製造方法において、ベース基板上にゲート金属膜をパターニングして前記ゲート配線、前記スイッチング素子のゲート電極を含むゲート金属パターンを形成する段階と、前記ゲート金属パターンが形成されたベース基板上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜が形成されたベース基板上に第１非晶質カーボン膜を形成する段階と、前記第１非晶質カーボン膜上に低抵抗金属膜を形成する段階と、前記低抵抗金属膜をエッチングして前記ソース配線、前記スイッチング素子のソース電極、及びドレイン電極を含むソース金属パターンを形成する段階と、前記ソース金属パターンが形成されたベース基板上に保護絶縁膜を形成する段階と、前記ドレイン電極と電気的に連結される前記画素電極を形成する段階とを有することを特徴とする。
上記目的を達成するためになされた本発明による表示基板は、低抵抗金属膜を含むゲート金属膜で形成されるゲート配線と、前記ゲート配線と交差し、前記低抵抗金属膜と非晶質カーボン膜を含むソース金属層で形成されるソース配線と、前記ゲート配線から延長されたゲート電極と、前記ソース配線から延長されたソース電極と、前記ソース金属層で形成されるドレイン電極とを含むスイッチング素子と、前記ドレイン電極と電気的に連結される画素電極とを有することを特徴とする。
本発明に係る金属配線及びその製造方法とこれを具備した表示基板及びその製造方法によれば、非晶質カーボン膜及び低抵抗金属膜を含む金属配線を形成することにより、低抵抗金属膜と隣接した膜との接着力を向上させることができるという効果がある。又、低抵抗金属膜から金属イオン（Ｃｕ＋）が隣接した膜に拡散することを防止することができる。これによって、金属配線の不良を防止することができ、金属配線の信頼性を向上させることができるという効果がある。
又、非晶質カーボン膜は、大面積に均一な厚みに蒸着が容易で、厚みの調節が容易であるという長所と、他の膜質とのエッチング選択比に優れるという長所、及びフォトレジストと類似の特性を有するという長所がある。このような長所によって、非晶質カーボン膜の蒸着工程が容易で、フォトレジストを除去する工程時に除去が可能なので、別途の除去工程が不必要である。従って、金属配線の製造工程を簡単化することができるという効果がある。
次に、本発明に係る金属配線及びその製造方法とこれを具備した表示基板及びその製造方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
図１は、本発明の一実施形態によるアレイ基板の平面図である。
図１を参照すると、アレイ基板は、第１方向に形成された複数のゲート配線（ＧＬｎ−１、ＧＬｎ）と、第１方向と交差する第２方向に形成された複数のソース配線（ＤＬｍ−１、ＤＬｍ）と、ゲート配線（ＧＬｎ−１、ＧＬｎ）とソース配線（ＤＬｍ−１、ＤＬｍ）によって定義される複数の画素部Ｐを含む。
各画素部Ｐには、スイッチング素子（ＴＦＴ）１１０と、スイッチング素子１１０と連結されるストレージキャパシタ１３０と、液晶キャパシタ（ＬＣＣ）の第１電極である画素電極１７０が形成される。
スイッチング素子１１０は、ゲート配線ＧＬｎと連結されるゲート電極１１１と、ソース配線ＤＬｍと連結されるソース電極１１３と、コンタクトホール１５０を通じて画素電極１７０と連結されるドレイン電極１１４を含む。ゲート電極１１１と、ソース及びドレイン電極１１３、１１４の間にはチャンネル部１１２が形成される。
ストレージキャパシタ１３０は、ゲート配線ＧＬと同一金属層である第１電極１３１と、ドレイン電極１１４と同一金属層で形成された第２電極１３２を含む。ストレージキャパシタ１３０は、スイッチング素子１１０がターンオフ状態である時、液晶キャパシタ（ＬＣＣ）に充電された画素電圧を１フレーム間維持させる。
ゲート配線ＧＬｎと、ゲート配線ＧＬｎから延長されたゲート電極１１１及びストレージキャパシタの第１電極１３１は、ゲート金属膜で形成される。ゲート金属膜は、金属のうち、最も低い比抵抗を有する銅（Ｃｕ）又は銅合金で形成された低抵抗金属膜を含む。
銅と混合される金属物質は、アルミニウム（Ａｌ）又はアルミニウム合金等のアルミニウム系金属、銀（Ａｇ）や銀合金系金属、モリブデン（Ｍｏ）やモリブデン合金等のモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、又はチタニウム（Ｔｉ）を含む金属を含む。
好ましくは、ゲート金属膜は、低抵抗金属膜と、低抵抗金属膜の下部に非晶質カーボン膜（ａ−Ｃ：Ｈ）が形成された二重膜構造であるか、低抵抗金属膜の上部及び下部に非晶質カーボン膜がそれぞれ形成された三重膜構造を有する。
非晶質カーボン膜は、低抵抗金属膜と隣接した他の層との接着力を強化させ、又、他の層に低抵抗金属イオン（例えば、銅イオン）が拡散することを防止する。これによって、ゲート配線（ＧＬｎ−１、ＧＬｎ）と、ゲート電極１１１、及びストレージキャパシタの第１電極１３１の金属配線不良を防止することができる。
非晶質カーボン膜（ａ−Ｃ：Ｈ）は、ハイドロカーボン系ガス（例えば、メタン、エタン、プロパン、ブタン、アセチレン、プロペン、及びｎ−ブタン）のうちから選択された１つの物質を使用してＰＥＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で形成される。
非晶質カーボン膜（ａ−Ｃ：Ｈ）の特性は、大面積に非常に均一に蒸着が可能で、蒸着の厚さの調節が容易である。又、他の膜質とのエッチング選択比に優れ、フォトレジストと類似の膜質特性を有する。このような特性を有することにより、非晶質カーボン膜を含む金属膜で金属配線を製造する場合、製造工程の簡単化及び信頼性を有する。
特に、窒素（Ｎ２）とアンモニア（ＮＨ３）を添加して、窒素イオンがドーピングされた非晶質カーボン膜（ａ−Ｃ：Ｈ（Ｎ））は、純水な非晶質カーボン膜（ａ−Ｃ：Ｈ）より数十倍低い抵抗特性を有することにより、窒素イオンのドーピング量によって抵抗調節が容易である。これによって、低抵抗金属配線の低抵抗特性を向上させることができる。
ソース配線ＤＬｍと、ソース配線ＤＬｍから延長されたソース電極１１３とドレイン電極１１４及びストレージキャパシタの第２電極１３２はソース金属層で形成される。
ソース金属層は、金属のうち、最も低い比抵抗を有する銅（Ｃｕ）又は銅合金で形成された低抵抗金属膜と非晶質カーボン膜を含む。銅と混合される金属物質は、アルミニウム（Ａｌ）又はアルミニウム合金等のアルミニウム系金属、銀（Ａｇ）や銀合金等の銀系金属、モリブデン（Ｍｏ）やモリブデン合金等のモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）、又はチタニウム（Ｔｉ）を含む金属を含む。
好ましくは、ソース金属層は、低抵抗金属膜と、非晶質カーボン膜（ａ−Ｃ：Ｈ）を含む二重膜又は三重膜構造で形成される。非晶質カーボン膜は、低抵抗金属膜と隣接した他の層との接着力を強化させ、又、他の層に低抵抗金属イオン（例えば、銅イオン）が拡散することを防止する。
具体的に、ソース金属層（ＤＬｍ−１、ＤＬｍ、１１３、１１４、１３２）の下部に形成された非晶質シリコン層で形成されたチャンネル部１１２との接着力を強化させ、ソース金属層の金属イオンがチャンネル部１１２に拡散することを防止する。又、非晶質カーボン膜が低抵抗金属膜の上部に形成される場合、ソース金属層（ＤＬｍ−１、ＤＬｍ、１１３、１１４、１３２）の上部に形成される保護絶縁膜（ＳｉＮｘ）との接着力を強化させる。
これによって、ソース配線（ＤＬｍ−１、ＤＬｍ）と、ソース電極１１３、ドレイン電極１１４、及びストレージキャパシタの第２電極１３２の金属配線不良を防止することができる。
図２は、図１のアレイ基板を含む表示パネルをＩ−Ｉ’線に沿って切断した断面図である。
図１及び図２を参照すると、表示パネルは、アレイ基板１００と、カラーフィルタ基板２００と、アレイ基板１００とカラーフィルタ基板２００との間に介在する液晶層３００を含む。
アレイ基板１００は第１ベース基板１０１を含み、第１ベース基板１０１上にはゲート金属膜を蒸着及びパターニングしてスイッチング素子１１０のゲート電極１１１とゲート配線ＧＬ及びストレージキャパシタＣＳＴの第１電極１３１を含むゲート金属パターンを形成する。
ゲート金属パターンは、第１ベース基板１０１上に形成された第１非晶質カーボン膜１０２ａと、第１非晶質カーボン膜１０２ａ上に形成された第１低抵抗金属膜１０２ｂを含む。
第１非晶質カーボン膜（ａ−Ｃ：Ｈ）１０２ａは、ハイドロカーボン系ガス（例えば、メタン、エタン、プロパン、ブタン、アセチレン、プロペン、及びｎ−ブタン）のうちから選択された１つの物質を使用してＰＥＣＶＤ法で蒸着される。好ましくは、第１非晶質カーボン膜（ａ−Ｃ：Ｈ）１０２ａは、窒素イオンがドーピングされた非晶質カーボン膜（ａ−Ｃ：Ｈ（Ｎ））で形成される。
ゲート金属パターンが形成された第１ベース基板１０１上には、ゲート絶縁膜１０３が形成される。ゲート絶縁膜１０３上には、チャンネル部１１２が形成される。チャンネル部１１２は、非晶質シリコン（ａ−Ｓｉ：Ｈ）で形成された活性層１１２ａ及びｎ＋イオンが高濃度でドーピングされた非晶質シリコンで形成されたオーミックコンタクト層１１２ｂを含む。
チャンネル部１１２が形成された第１ベース基板１０１上には、ソース金属層を蒸着及びパターニングしてソース配線ＤＬ、スイッチング素子１１０のソース電極１１３、ドレイン電極１１４、及びストレージキャパシタの第２電極１３２を含むソース金属パターンを形成する。
ソース金属パターンは、オーミックコンタクト層１１２ｂ及びゲート絶縁膜１０３上に形成された第２非晶質カーボン膜１０４ａと、第２非晶質カーボン膜１０４ａ上に形成された第２低抵抗金属膜１０４ｂを含む。第２非晶質カーボン膜（ａ−Ｃ：Ｈ）１０４ａは電界放出特性に優れた物質であって、スイッチング素子１１０の電流−電圧特性を低下させない。
又、第２非晶質カーボン膜１０４ａは、第２低抵抗金属膜１０４ｂとオーミックコンタクト層１１２ｂの接着力を向上させ、第２低抵抗金属膜１０４ｂが金属イオン（例えば、銅イオン）がオーミックコンタクト層１１２ｂに拡散することを防止する。これによって、ソース金属パターンの不良を防止する。
第２非晶質カーボン膜（ａ−Ｃ：Ｈ）１０４ａは、ハイドロカーボン系ガス（例えば、メタン、エタン、プロパン、ブタン、アセチレン、プロペン、及びｎ−ブタン）のうちから選択された１つの物質を使用して、プラズマ化学気相蒸着法で蒸着される。好ましくは、第２非晶質カーボン膜１０４ａは、窒素（Ｎ２）とアンモニア（ＮＨ３）を添加して窒素イオンがドーピングされた非晶質カーボン膜（ａ−Ｃ：Ｈ（Ｎ））で形成する。
ソース金属パターンが形成された第１ベース基板１０１上には、保護絶縁膜１０５が形成される。保護絶縁膜１０５は、ドレイン電極１１４の一部領域を露出させるコンタクトホール１５０を含む。
画素電極１７０は、コンタクトホール１５０を通じてドレイン電極１１４と電気的に連結されるように画素部Ｐに形成される。
カラーフィルタ基板２００は、第２ベース基板２０１、遮光パターン２１０、カラーフィルタ層２３０、オーバーコーティング層２５０、及び共通電極層２７０を含む。カラーフィルタ基板２００は第２ベース基板２０１を含み、第２ベース基板２０１上には画素部Ｐに対応して内部空間を定義して漏洩光を遮断する遮光パターン２１０が形成される。
カラーフィルタ層２３０は複数のカラーフィルタパターン（２３０−１、２３０−２）を含み、内部空間に充填される。カラーフィルタ層２３０は、入射される光に応答して固有の色光を発現する。好ましく、カラーフィルタ層２３０は、レッド、グリーン、及びブルーのフィルタパターンを含む。
オーバーコーティング層２５０は、カラーフィルタパターン（２３０−１、２３０−２）が形成された第２ベース基板２０１上に形成され、第２ベース基板２０１の平坦化を図る。
共通電極層２７０はオーバーコーティング層２５０上に形成され、アレイ基板１００の画素電極１７０に対向する電極として共通電圧が印加される。これによって、画素電極１７０を第１電極とし、共通電極層２７０を第２電極とする液晶キャパシタ（ＬＣＣ）が定義される。
液晶層３００は、アレイ基板１００の画素電極１７０と、カラーフィルタ基板２００の共通電極層２７０によって印加される電界の強度に対応して液晶分子の配列角を変化させる。
図３〜図７は、図２に示した一実施形態によるアレイ基板の製造工程を説明するための工程断面図である。
図２及び図３を参照すると、第１ベース基板１０１上にゲート金属膜１０２を蒸着及びパターニングしてゲート金属パターンを形成する。ゲート金属パターンは、ゲート配線ＧＬ、ゲート電極１１１、ストレージキャパシタの第１電極１３１を含む。
ゲート金属膜１０２は、第１非晶質カーボン膜１０２ａ及び第１低抵抗金属膜１０２ｂを含む。
具体的には、第１ベース基板１０１上に第１非晶質カーボン膜１０２ａを蒸着する。第１非晶質カーボン膜１０２ａは、ハイドロカーボン系ガス（例えば、メタン、エタン、プロパン、ブタン、アセチレン、プロペン、及びｎ−ブタン）のうちから選択された１つの物質を使用して、プラズマ化学気相蒸着（ＰＥＣＶＤ）方式で蒸着する。
好ましくは、窒素（Ｎ２）とアンモニア（ＮＨ３）を添加して、窒素イオンがドーピングされた非晶質カーボン膜（ａ−Ｃ：Ｈ（Ｎ））を形成する。窒素イオンがドーピングされた非晶質カーボン膜（ａ−Ｃ：Ｈ（Ｎ））は、純水な非晶質カーボン膜（ａ−Ｃ：Ｈ）より数十倍低い抵抗を有するので、低抵抗金属配線の形成時により容易である。
第１非晶質カーボン膜１０２ａは、約１００Å〜５００Åの厚みに蒸着される。第１非晶質カーボン膜１０２ａが形成された第１ベース基板１０１上に第１低抵抗金属膜１０２ｂを蒸着する。第１低抵抗金属膜１０２ｂは、スパッタリング方式で蒸着された銅（Ｃｕ）又は銅合金物質である。
ゲート金属膜１０２が形成された第１ベース基板１０１上にフォトレジストパターンを形成してパターニングして、フォトレジストパターンＰＲを形成する。フォトレジストパターンＰＲは、ゲート金属パターンが形成される領域、即ち、ゲート配線領域ＧＬＡ、ゲート電極領域ＧＡ、及びストレージキャパシタの第１電極領域ＥＡに対応して形成する。
フォトレジストパターンＰＲを利用して、ゲート金属膜１０２の第１低抵抗金属膜１０２ｂをエッチングする。この後、酸素プラズマ（Ｏ２ Ｐｌａｓｍａ）を利用してフォトレジストパターンＰＲを除去する。この際、フォトレジストパターンＰＲと類似の膜質特性を有する第１非晶質カーボン膜１０２ａはフォトレジストパターンＰＲと同時に除去される。
フォトレジストパターンＰＲ及び第１低抵抗金属膜１０２ｂが除去され部分的に露出した第１非晶質カーボン膜１０２ａが除去されることにより、ゲート金属パターンが完成される。従って、第１非晶質カーボン膜１０２ａを除去するための別途の工程が不必要である。
このように形成されたゲート金属膜１０２は、第１低抵抗金属膜１０２ｂの下に第１非晶質カーボン膜１０２ａが形成されることにより、第１低抵抗金属膜１０２ｂと第１ベース基板１０１との間の接着力を向上させる。これによって金属配線の不良を防止することができる。
図２及び図４を参照すると、ゲート金属パターンが形成された第１ベース基板１０１上にゲート絶縁膜１０３を形成する。ゲート絶縁膜１０３は、プラズマ化学気相蒸着（ＰＥＣＶＤ）方式を利用して窒化シリコン（ＳｉＮｘ）のような絶縁物質で約４０００Å程度の厚みに形成する。
ゲート絶縁膜１０３が形成された第１ベース基板１０１上にプラズマ化学気相蒸着（ＰＥＣＶＤ）方式を利用して、非晶質シリコン（ａ−Ｓｉ：Ｈ）で形成された活性層１１２ａ及びｎ＋イオンが高濃度でドーピングされた非晶質シリコンで形成されたオーミックコンタクト層１１２ｂを順次に蒸着する。
オーミックコンタクト層１１２ｂが形成された第１ベース基板１０１上にフォトレジストパターン（図示せず）を形成し、フォトレジストパターン（図示せず）を利用して活性層１１２ａ及びオーミックコンタクト層１１２ｂをパターニングして、スイッチング素子１１０のチャンネル部１１２を形成する。
図２、図５、及び図６を参照すると、チャンネル部１１２が形成された第１ベース基板１０１上にソース金属層１０４を蒸着及びパターニングしてソース金属パターンを形成する。ソース金属パターンは、ソース配線ＤＬｍ、ソース電極１１３、ドレイン電極１１４、及びストレージキャパシタの第２電極１３２を含む。
ソース金属層１０４は、第２非晶質カーボン膜１０４ａと第２低抵抗金属膜１０４ｂを含む。
第２非晶質カーボン膜１０４ａをプラズマ化学気相蒸着（ＰＥＣＶＤ）方式で約１００Å〜５００Åの厚みに蒸着して、第２非晶質カーボン膜１０４ａ上に第２低抵抗金属膜１０４ｂをスパッタリング方式で蒸着する。
第２非晶質カーボン膜１０４ａは、ハイドロカーボン系ガス（例えば、メタン、エタン、プロパン、ブタン、アセチレン、プロペン、及びｎ−ブタン）のうちから選択された１つの物質を使用して、プラズマ化学気相蒸着（ＰＥＣＶＤ）方式で蒸着される。好ましくは、窒素がドーピングされた非晶質カーボン膜（ａ−Ｃ：Ｈ（Ｎ））を形成する。窒素イオンがドーピングされた非晶質カーボン膜（ａ−Ｃ：Ｈ（Ｎ））は純水な非晶質カーボン膜（ａ−Ｃ：Ｈ）より数十倍低い抵抗を有するので、低抵抗金属配線の形成時により容易である。
第２低抵抗金属膜１０４ｂは、スパッタリング方式で第２非晶質カーボン膜１０４ａが蒸着された第１ベース基板１０１上に銅又は銅合金物質で蒸着される。
ソース金属層１０４が形成された第１ベース基板１０１のフォトレジストパターンを形成し、ソース金属パターンが形成された領域に対応してフォトレジストパターンＰＲを形成する。フォトレジストパターンＰＲは、ソース配線領域ＤＬＡ、ソース電極領域ＳＡ、ドレイン電極領域ＤＡに対応して形成される。ドレイン電極領域ＤＡは、ストレージキャパシタの第２電極領域を含む。
フォトレジストパターンＰＲを利用してソース金属層１０４の第２低抵抗金属膜１０４ｂをパターニングする。
その後、酸素プラズマ（Ｏ２ Ｐｌａｓｍａ）を利用してフォトレジストパターンＰＲを除去する。フォトレジストパターンを除去する工程において、スイッチング素子１１０のチャンネル領域ＣＨに露出した第２非晶質カーボン膜１０４ａを同時に除去する。即ち、第２非晶質カーボン膜１０４ａはフォトレジストパターンＰＲと類似の膜質特性を有することにより、別途の除去工程が不必要である。
第２非晶質カーボン膜１０４ａは、オーミックコンタクト層１１２ｂと接触しソース及びドレイン電極１１３、１１４とオーミックコンタクト層１１２ｂとの間の接着力を向上させる。又、第２非晶質カーボン膜１０４ａは、第２低抵抗金属膜１０４ｂの銅イオンがオーミックコンタクト層１１２ｂに拡散することを防止する。これによって、第２低抵抗金属膜１０４ｂの銅イオンとチャンネル部１１２のシリコンイオンとの間の反応を防止して下部膜間の接着力を向上させる。これによって金属配線の不良を防止することができる。
図１及び図７を参照すると、ソース金属パターンであるソース及びドレイン電極１１３、１１４をマスクとして露出したオーミックコンタクト層１１２ｂを除去してスイッチング素子１１０のチャンネル部１１２を完成させる。
ソース金属パターンが形成された第１ベース基板１０１上に保護絶縁膜１０５を形成する。保護絶縁膜１０５は、プラズマ化学気相蒸着（ＰＥＣＶＤ）方式を通じて窒化シリコン（ＳｉＮｘ）のような絶縁物質で約１０００Å程度の厚みに形成する。
保護絶縁膜１０５にコンタクトホール１５０を形成してドレイン電極１１４の一部領域を露出させる。その後、コンタクトホール１５０が形成されたベース基板１０１上に透明導電性物質を蒸着及びパターニングして画素電極１７０を形成する。透明導電性物質は、インジウム−ティン−オキサイド（ＩＴＯ）、インジウム−亜鉛−オキサイド（ＩＺＯ）、又はインジウム−ティン−亜鉛オキサイドを含む。画素電極１７０は、コンタクトホール１５０を通じてドレイン電極１１４と電気的に接触し、スイッチング素子１１０がターンオンする時、画素電圧が印加される。
上述では、ゲート金属膜及びソース金属層を非晶質カーボン膜と低抵抗金属膜で形成する場合を例として挙げたが、非晶質カーボン膜の膜質特性上、シリコン系の物質と接着力に優れた点及び銅イオンの拡散を防止する点等を考慮する時、非晶質カーボン膜は、ソース金属層で形成することが好ましい。又、上述では低抵抗金属膜の下部に非晶質カーボン膜を形成する二重膜構造を例として挙げたが、低抵抗金属膜の下部及び上部のそれぞれに非晶質カーボン膜を形成する三重膜構造で形成することができるのは当然である。
図８〜図１１は、図２に示したアレイ基板の他の実施形態による製造工程を説明するための工程断面図である。
図８を参照すると、第１ベース基板４０１上にゲート金属膜を蒸着及びパターニングしてゲート金属パターンを形成する。ゲート金属膜は銅又は銅合金物質であって、スパッタリング工程によって第１ベース基板４０１上に蒸着される。ゲート金属パターンは、ゲート配線ＧＬ、ゲート電極４１１、及びストレージキャパシタの第１電極４３１を含む。勿論、図３に示したように、ゲート金属膜の低抵抗金属膜と非晶質カーボン膜を含む二重膜構造又は三重膜構造に形成することができる。
ゲート金属パターンが形成された第１ベース基板４０１上にプラズマ化学気相蒸着（ＰＥＣＶＤ）方式を利用して、窒化シリコン（ＳｉＮｘ）のような絶縁物質でゲート絶縁膜４０３を形成する。
ゲート絶縁膜４０３上にプラズマ化学気相蒸着（ＰＥＣＶＤ）方式によって非晶質シリコン（ａ−Ｓｉ：Ｈ）で形成された活性層４１２ａと、ｎ＋イオンが高濃度でドーピングされた非晶質シリコンで形成されたオーミックコンタクト層４１２ｂ及び非晶質カーボン膜４０４ａを順次に蒸着する。非晶質カーボン膜４０４ａは約１００Å〜５００Åの厚みに蒸着する。
非晶質カーボン膜４０４ａは、ハイドロカーボン系ガス（例えば、メタン、エタン、プロパン、ブタン、アセチレン、プロペン、及びｎ−ブタン）のうちから選択された１つの物質を使用して形成される。好ましくは、低抵抗特性を強化させるためには、非晶質カーボン膜４０４ａは、窒素イオンがドーピングされた非晶質カーボン膜（ａ−Ｃ：Ｈ（Ｎ））で形成する。
非晶質カーボン膜４０４ａが形成された第１ベース基板４０１上にフォトレジストパターン（図示せず）を形成して、フォトレジストパターン（図示せず）を利用して活性層４１２ａ、オーミックコンタクト層４１２ｂ、及び非晶質カーボン膜４０４ａをエッチングしてスイッチング素子４１０（図１０、図１１参照）のチャンネル部４１２を形成する。この際、好ましくは酸素プラズマを利用してエッチング工程を実施して、活性層４１２ａ、オーミックコンタクト層４１２ｂ、及び非晶質カーボン膜４０４ａを同時にエッチングする。
図９及び図１０を参照すると、チャンネル部４１２が形成された第１ベース基板４０１上にソース金属層４０４ｂを蒸着及びパターニングしてソース金属パターンを形成する。ソース金属層４０４ｂは銅又は銅合金物質で形成され、ソース金属パターンはソース配線ＤＬｍ、ソース電極４１３、ドレイン電極４１４、及びストレージキャパシタの第２電極４３２を含む。
具体的には、ソース金属層４０４ｂが蒸着された第１ベース基板４０１上にフォトレジストパターンを形成し、ソース金属パターンが形成される領域に対応したフォトレジストパターンＰＲを形成する。フォトレジストパターンＰＲは、ソース配線領域ＤＬＡ、ソース電極領域ＳＡ、ドレイン電極領域ＤＡに対応して形成される。ドレイン電極領域ＤＡは、ストレージキャパシタの第２電極領域を含む。
フォトレジストパターンＰＲを利用して、ソース金属層４０４ｂをパターニングする。以後、酸素プラズマを利用してフォトレジストパターンＰＲを除去する工程でフォトレジストパターンＰＲと類似の膜質特性を有する非晶質カーボン膜４０４ａを同時に除去する。即ち、非晶質カーボン膜４０４ａを除去するための別途の製造工程が不必要である。
フォトレジストパターンＰＲが形成されないスイッチング素子４１０のチャンネル領域ＣＨの露出した非晶質カーボン膜４０４ａが除去され、これによって、チャンネル部４１２のオーミックコンタクト層４１２ｂが露出する。
図１０に示すように、ソース及びドレイン電極４１３、４１４をマスクとして露出したオーミックコンタクト層４１２ｂを除去して、スイッチング素子４１０を完成させる。
ソース及びドレイン電極４１３、４１４の下部に形成された非晶質カーボン膜４０４ａはオーミックコンタクト層４１２ｂと接触し、ソース及びドレイン電極４１３、４１４とオーミックコンタクト層４１２ｂとの間の接着力を向上させる。又、非晶質カーボン膜４０４ａは、ソース及びドレイン電極４１３、４１４内に含まれた銅イオンがオーミックコンタクト層４１２ｂに拡散することを防止する。これによって、ソース及びドレイン電極４１３、４１４の銅イオンとチャンネル部４１２のシリコンイオン間の反応を防止して、下部膜間の接触力を向上させる。従って、金属配線の不良を防止することができる。
図１１を参照すると、ソース金属パターンが形成された第１ベース基板４０１上に窒化シリコン（ＳｉＮｘ）のような絶縁物質で保護絶縁膜４０５を形成する。保護絶縁膜４０５にコンタクトホール４５０を形成して、ドレイン電極４１４の一部領域を露出させる。その後、コンタクトホール４５０が形成された第１ベース基板４０１上に透明導電性物質を蒸着及びパターニングして画素電極４７０を形成する。これによって、画素電極４７０は、コンタクトホール４５０を通じてドレイン電極４１４と電気的に接触する。
上述では、スイッチング素子４１０のチャンネル部４１２と接触するソース及びドレイン電極４１３、４１４の下部にのみ非晶質カーボン膜を形成する場合を例として挙げたが、ゲート金属膜及びソース金属層に非晶質カーボン膜を含む二重膜構造又は三重膜構造で形成することができるのは当然である。
図１２〜図１５は、図２に示したアレイ基板の更に他の実施形態による製造工程を説明するための工程断面図である。
図１２を参照すると、第１ベース基板５０１上にゲート金属膜を蒸着及びパターニングしてゲート金属パターンを形成する。ゲート金属膜は銅又は銅合金物質であって、スパッタリング工程によって第１ベース基板４０１上に蒸着される。ゲート金属パターンは、ゲート配線ＧＬ、ゲート電極５１１、及びストレージキャパシタの第１電極５３１を含む。勿論、図３に示したように、ゲート金属膜を非晶質カーボン膜と低抵抗金属膜とで形成することができる。
ゲート金属パターンが形成された第１ベース基板５０１上にプラズマ化学気相蒸着（ＰＥＣＶＤ）方式を利用して窒化シリコン（ＳｉＮｘ）のような絶縁物質でゲート絶縁膜５０２を形成する。
図１３を参照すると、ゲート絶縁膜５０２上に非晶質シリコン（ａ−Ｓｉ：Ｈ）で形成された活性層５０３ａ、ｎ＋イオンが高濃度でドーピングされた非晶質シリコンで形成されたオーミックコンタクト層５０３ｂ、第１非晶質カーボン膜５０４ａ、銅又は銅合金物質で形成された低抵抗金属膜５０４ｂ、及び第２非晶質カーボン膜５０４ｃを順次に蒸着する。第１及び第２非晶質カーボン膜５０４ａ、５０４ｃは約１００Å〜５００Åの厚みに蒸着する。
第１及び第２非晶質カーボン膜５０４ａ、５０４ｃは、ハイドロカーボン系ガス（例えば、メタン、エタン、プロパン、ブタン、アセチレン、プロペン、及びｎ−ブタン）のうちから選択された１つの物質を使用して、プラズマ化学気相蒸着（ＰＥＣＶＤ）方式で蒸着される。好ましくは、窒素（Ｎ２）とアンモニア（ＮＨ３）を添加して、窒素イオンがドーピングされた低抵抗非晶質カーボン膜（ａ−Ｃ：Ｈ（Ｎ））で形成する。
活性層５０３ａ、及びオーミックコンタクト層５０３ｂはスイッチング素子のチャンネル部を形成するためのチャンネル層５０３で、第１非晶質カーボン膜５０４ａ、低抵抗金属膜５０４ｂ、及び第２非晶質カーボン膜５０４ｃは、ソース金属パターンを形成するためのソース金属層５０４である。ソース金属パターンは、ソース配線、ソース電極、ドレイン電極、及びストレージキャパシタの第２電極を含む。
次に、第２非晶質カーボン膜５０４ｃが形成された第１ベース基板５０１上にフォトレジストパターンを形成し、ソース金属パターンが形成される領域に対応してフォトレジストパターンＰＲを形成する。フォトレジストパターンＰＲは、ソース配線領域ＤＬＡ、ソース電極領域ＳＡ、及びドレイン電極領域ＤＡに形成される。ドレイン電極領域ＤＡは、ストレージキャパシタの第２電極領域を含む。
フォトレジストパターンＰＲを利用してソース金属層５０４をウェットエッチングしてパターニングした後、チャンネル層５０３をドライエッチングしてパターニングしてソース金属パターンを形成する。
図１４を参照すると、前記エッチング工程によって第１ベース基板５０１上にはソース配線ＤＬｍ、ソース電極５１３、ドレイン電極５１４、及びストレージキャパシタ５３０の第２電極５３２が形成される。即ち、ソース金属層５０４の第２非晶質カーボン膜５０４ｃ及び低抵抗金属膜５０４ｂは、エッチング工程によって同時にエッチングされる。これによって、ソース及びドレイン電極５１３、５１４によって定義されたチャンネル領域ＣＨには第１非晶質カーボン膜５０４ａが露出する。以後、酸素プラズマを利用したフォトレジストパターンＲＰを除去する工程でスイッチング素子のチャンネル領域ＣＨに露出した第１非晶質カーボン膜５０４ａが同時に除去される。
図１５を参照すると、チャンネル領域ＣＨの第１非晶質カーボン膜５０４ａが除去されることにより、チャンネル部５１２のオーミックコンタクト層５０３ｂが露出する。その後、ソース及びドレイン電極５１３、５１４をマスクとして露出したオーミックコンタクト層５０３ｂを除去して、スイッチング素子５１０を完成させる。
ソース金属パターンが形成された第１ベース基板５０１上に窒化シリコン（ＳｉＮｘ）のような絶縁物質で保護絶縁膜５０５を形成する。保護絶縁膜５０５にコンタクトホール５５０を形成して、ドレイン電極５１４の一部領域を露出させる。
保護絶縁膜５０５にコンタクトホールを形成する工程は、ドライエッチング工程を通じて行われ、この際、酸素プラズマを利用してドレイン電極５１４上に形成された第２非晶質カーボン膜５０４ｃを除去する。これによってドレイン電極５１４の低抵抗金属膜５０４ｂを露出させる。
その後、コンタクトホール５５０が形成された第１ベース基板５０１上に透明導電性物質を蒸着及びパターニングして画素電極５７０を形成する。これによって画素電極５７０は、コンタクトホール５５０を通じてドレイン電極５１４と電気的に接触する。
上述のように、低抵抗金属膜の下部及び上部に非晶質カーボン膜をそれぞれ形成することにより、低抵抗金属膜の下部膜であるオーミックコンタクト層との接着力向上及び銅イオンの拡散防止を図ることができる。又、低抵抗金属膜の上部膜である保護絶縁膜との接着力を向上させることができる。
以上の実施形態ではゲート金属膜が低抵抗金属膜の下部に非晶質カーボン膜が形成されることのみを例示したが、図１２〜図１５で説明したソース金属層のように低抵抗金属膜の上部及び下部にそれぞれ非晶質カーボン膜を形成することもできる。
このような三重膜構造では、ゲート金属膜の上部に形成された非晶質カーボン膜は、ゲート金属パターンが形成される時に低抵抗金属膜と共にエッチングされて除去され、下部に形成された非晶質カーボン膜はフォトレジストパターンが除去される時に同時に除去される。
一方、一般的にゲート金属パターンの上部には、シリコン窒化物質（ＳｉＮｘ）で形成されたゲート絶縁膜が形成されることを考慮する時、ゲート金属パターンはゲート絶縁膜との接着力を向上させるために、低抵抗金属膜の上部に非晶質カーボン膜が形成されるゲート金属膜で形成されることが好ましい。このように低抵抗金属膜の上部に非晶質カーボン膜が形成される場合には、ゲート金属パターンを形成するエッチング工程で上部の非晶質カーボン膜が低抵抗金属膜と同時にエッチングされる。
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
本発明の一実施形態によるアレイ基板の平面図である。 図１のアレイ基板を含む表示パネルをＩ−Ｉ’線に沿って切断した断面図である。 図２に示したアレイ基板の一実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の一実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の一実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の一実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の一実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の他の実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の他の実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の他の実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の他の実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の更に他の実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の更に他の実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の更に他の実施形態による製造工程を説明するための工程断面図である。 図２に示したアレイ基板の更に他の実施形態による製造工程を説明するための工程断面図である。
符号の説明
１０１、４０１、５０１ 第１ベース基板
１１０、４１０、５１０ スイッチング素子
１０２ａ、５０４ａ 第１非晶質カーボン膜
１０２ｂ 第１低抵抗金属膜
１０４ａ、５０４ｃ 第２非晶質カーボン膜
１０４ｂ 第２低抵抗金属膜
１１１、４１１、５１１ ゲート電極
１１２ａ、４１２ａ、５０３ａ 活性層
１１２ｂ、４１２ｂ、５０３ｂ オーミックコンタクト層
１１３、４１３、５１３ ソース電極
１１４、４１４、５１４ ドレイン電極
１７０、４７０、５７０ 画素電極
ＰＲ フォトレジストパターン

Claims (25)

  1. ベース基板上に銅を含む金属物質で形成される金属膜と、
    前記金属膜の下部面と接触して形成される第１非晶質カーボン膜とを有することを特徴とする金属配線。
  2. 前記第１非晶質カーボン膜は、窒素イオンがドーピングされることを特徴とする請求項１に記載の金属配線。
  3. 前記金属膜の上部面と接触して形成される第２非晶質カーボン膜を更に有することを特徴とする請求項１に記載の金属配線。
  4. 前記第２非晶質カーボン膜は、窒素イオンがドーピングされることを特徴とする請求項３に記載の金属配線。
  5. ベース基板上に第１非晶質カーボン膜を形成する段階と、
    前記第１非晶質カーボン膜上に銅を含む金属物質で金属膜を形成する段階と、
    前記金属膜をパターニングして金属パターンを形成する段階とを有することを特徴とする金属配線の製造方法。
  6. 前記第１非晶質カーボン膜は、窒素イオンがドーピングされることを特徴とする請求項５に記載の金属配線の製造方法。
  7. 前記金属膜をパターニングして金属パターンを形成する段階は、前記金属膜上に前記金属パターンに対応するフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンを利用して前記金属膜をエッチングして前記金属パターンを形成する段階と、
    前記金属パターン上に残留する前記フォトレジストパターンを除去する段階とを含み、
    前記フォトレジストパターンを除去する段階において、エッチングされた金属膜によって露出した第１非晶質カーボン膜が同時に除去されることを特徴とする請求項５に記載の金属配線の製造方法。
  8. 前記金属膜を形成する段階の後に、金属膜上に第２非晶質カーボン膜を形成する段階を更に有することを特徴とする請求項５に記載の金属配線の製造方法。
  9. 前記第２非晶質カーボン膜は、窒素イオンがドーピングされることを特徴とする請求項８に記載の金属配線の製造方法。
  10. 前記金属膜をパターニングして金属パターンを形成する段階は、前記第２非晶質カーボン膜上に前記金属パターンに対応するフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンを利用して前記第２非晶質カーボン膜及び金属膜をエッチングして金属パターンを形成する段階と、
    前記金属パターン上に残留する前記フォトレジストパターンを除去する段階とを含み、
    前記フォトレジストパターンを除去する段階において、エッチングされた金属膜によって露出した第１非晶質カーボン膜が同時に除去されることを特徴とする請求項８に記載の金属配線の製造方法。
  11. 複数の画素部を含み、各画素部にはゲート配線とソース配線に連結されたスイッチング素子及び該スイッチング素子に連結される画素電極が形成される表示基板の製造方法において、
    ベース基板上にゲート金属膜をパターニングして前記ゲート配線、前記スイッチング素子のゲート電極を含むゲート金属パターンを形成する段階と、
    前記ゲート金属パターンが形成されたベース基板上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜が形成されたベース基板上に第１非晶質カーボン膜を形成する段階と、
    前記第１非晶質カーボン膜上に低抵抗金属膜を形成する段階と、
    前記低抵抗金属膜をエッチングして前記ソース配線、前記スイッチング素子のソース電極、及びドレイン電極を含むソース金属パターンを形成する段階と、
    前記ソース金属パターンが形成されたベース基板上に保護絶縁膜を形成する段階と、
    前記ドレイン電極と電気的に連結される前記画素電極を形成する段階とを有することを特徴とする表示基板の製造方法。
  12. 前記ソース金属パターンを形成する段階は、前記低抵抗金属膜上のソース金属パターンに対応する領域にフォトレジストパターンを形成する段階と、
    前記低抵抗金属膜をエッチングして前記ソース金属パターンを形成する段階と、
    前記フォトレジストパターンを除去する段階とを含み、
    前記フォトレジストパターンを除去する段階において、エッチングされた低抵抗金属膜によって露出した第１非晶質カーボン膜が同時に除去されることを特徴とする請求項１１に記載の表示基板の製造方法。
  13. 前記低抵抗金属膜を形成する段階の後に、低抵抗金属膜上に第２非晶質カーボン膜を形成する段階を更に有することを特徴とする請求項１１に記載の表示基板の製造方法。
  14. 前記ソース金属パターンを形成する段階は、前記第２非晶質カーボン膜上のソース金属パターンに対応する領域にフォトレジストパターンを形成する段階と、
    前記第２非晶質カーボン膜と低抵抗金属膜をエッチングして前記ソース金属パターンを形成する段階と、
    前記フォトレジストパターンを除去する段階とを含み、
    前記フォトレジストパターンを除去する段階において、エッチングされた低抵抗金属膜によって露出した第１非晶質カーボン膜が同時に除去されることを特徴とする請求項１３に記載の表示基板の製造方法。
  15. 前記ドレイン電極と画素電極を電気的に連結するために前記保護絶縁膜にコンタクトホールを形成する段階を更に有し、
    前記コンタクトホールを形成する段階において、前記ドレイン電極の上部に形成された第２非晶質カーボン膜が除去されることを特徴とする請求項１３に記載の表示基板の製造方法。
  16. 前記ゲート絶縁膜を形成する段階は、前記ゲート絶縁膜上に非晶質シリコンで形成される活性層を形成する段階と、
    前記活性層上に不純物がドーピングされた非晶質シリコン層で形成されるオーミックコンタクト層を形成する段階とを含むことを特徴とする請求項１１に記載の表示基板の製造方法。
  17. 前記活性層及びオーミックコンタクト層をパターニングして、前記スイッチング素子のチャンネル部を形成する段階を更に含むことを特徴とする請求項１６に記載の表示基板の製造方法。
  18. 前記ソース金属パターンを形成する段階は、前記低抵抗金属膜上のソース金属パターンに対応する領域にフォトレジストパターンを形成する段階と、
    前記フォトレジストパターンを利用して前記低抵抗金属膜をエッチングして前記ソース金属パターンを形成する段階と、
    前記フォトレジストパターンを除去する段階と、
    前記ソース金属パターンを利用して前記活性層及びオーミックコンタクト層をエッチングする段階とを含み、
    前記フォトレジストパターンを除去する段階で露出した第１非晶質カーボン膜が同時に除去されることを特徴とする請求項１６に記載の表示基板の製造方法。
  19. 前記ゲート金属パターンを形成する段階は、前記ベース基板上に非晶質カーボン膜を形成する段階と、
    前記非晶質カーボン膜上に低抵抗金属膜を形成する段階と、
    前記低抵抗金属膜上のゲート金属パターンに対応する領域にフォトレジストパターンを形成する段階と、
    前記低抵抗金属膜をエッチングして前記ゲート金属パターンを形成する段階と、
    前記フォトレジストパターンを除去する段階とを含み、
    前記フォトレジストパターンを除去する段階において、エッチングされた低抵抗金属膜によって露出した非晶質カーボン膜が同時に除去されることを特徴とする請求項１１に記載の表示基板の製造方法。
  20. 低抵抗金属膜を含むゲート金属膜で形成されるゲート配線と、
    前記ゲート配線と交差し、前記低抵抗金属膜と非晶質カーボン膜を含むソース金属層で形成されるソース配線と、
    前記ゲート配線から延長されたゲート電極と、前記ソース配線から延長されたソース電極と、前記ソース金属層で形成されるドレイン電極とを含むスイッチング素子と、
    前記ドレイン電極と電気的に連結される画素電極とを有することを特徴とする表示基板。
  21. 前記低抵抗金属膜は、銅を含む金属物質で形成されることを特徴とする請求項２０に記載の表示基板。
  22. 前記ソース金属層は、前記非晶質カーボン膜と低抵抗金属膜が順次に積層された二重膜構造であることを特徴とする請求項２０に記載の表示基板。
  23. 前記ソース金属層は、前記非晶質カーボン膜と低抵抗金属膜と非晶質カーボン膜とが順次に積層された三重膜構造であることを特徴とする請求項２０に記載の表示基板。
  24. 前記スイッチング素子は、非晶質シリコン層で形成されたチャンネル部を含むことを特徴とする請求項２０に記載の表示基板。
  25. 前記非晶質カーボン膜は、窒素イオンがドーピングされることを特徴とする請求項２０に記載の表示基板。
JP2006339621A 2005-12-19 2006-12-18 金属配線の製造方法 Expired - Fee Related JP5254544B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050125219A KR101235135B1 (ko) 2005-12-19 2005-12-19 금속 배선, 이의 제조 방법, 이를 구비한 표시 기판 및표시 기판의 제조 방법
KR10-2005-0125219 2005-12-19

Publications (3)

Publication Number Publication Date
JP2007173816A true JP2007173816A (ja) 2007-07-05
JP2007173816A5 JP2007173816A5 (ja) 2010-02-12
JP5254544B2 JP5254544B2 (ja) 2013-08-07

Family

ID=38184430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006339621A Expired - Fee Related JP5254544B2 (ja) 2005-12-19 2006-12-18 金属配線の製造方法

Country Status (4)

Country Link
US (1) US7687805B2 (ja)
JP (1) JP5254544B2 (ja)
KR (1) KR101235135B1 (ja)
CN (1) CN1987570B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2014208442A1 (ja) * 2013-06-26 2014-12-31 シャープ株式会社 薄膜トランジスタ
JP2020057806A (ja) * 2008-07-31 2020-04-09 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2520765T3 (es) * 2007-02-15 2014-11-11 Allergan, Inc. Uso de toxina botulínica para el tratamiento de hiperhidrosis
US9589955B2 (en) * 2014-10-01 2017-03-07 Samsung Electronics Co., Ltd. System on chip
CN105977164A (zh) * 2016-06-28 2016-09-28 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140401A (ja) * 1992-10-27 1994-05-20 Kawasaki Steel Corp 集積回路装置
JPH10268353A (ja) * 1997-03-27 1998-10-09 Advanced Display:Kk 電気光学素子の製法
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
JP2004347822A (ja) * 2003-05-21 2004-12-09 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5840455A (en) * 1995-05-24 1998-11-24 Ricoh Company, Ltd. Electrophotographic photoconductor
TW469484B (en) * 1999-03-26 2001-12-21 Semiconductor Energy Lab A method for manufacturing an electrooptical device
US7314784B2 (en) * 2003-03-19 2008-01-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
KR100984359B1 (ko) * 2003-11-20 2010-09-30 삼성전자주식회사 박막 트랜지스터 표시판

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140401A (ja) * 1992-10-27 1994-05-20 Kawasaki Steel Corp 集積回路装置
JPH10268353A (ja) * 1997-03-27 1998-10-09 Advanced Display:Kk 電気光学素子の製法
JP2002093778A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 有機膜のエッチング方法およびこれを用いた半導体装置の製造方法
JP2004347822A (ja) * 2003-05-21 2004-12-09 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2005086147A (ja) * 2003-09-11 2005-03-31 Sony Corp 金属単層膜形成方法、配線形成方法、及び、電界効果型トランジスタの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010001998A1 (ja) * 2008-07-03 2010-01-07 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
US8535997B2 (en) 2008-07-03 2013-09-17 Kobe Steel, Ltd. Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device
JP2020057806A (ja) * 2008-07-31 2020-04-09 株式会社半導体エネルギー研究所 半導体装置
US11296121B2 (en) 2008-07-31 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014208442A1 (ja) * 2013-06-26 2014-12-31 シャープ株式会社 薄膜トランジスタ

Also Published As

Publication number Publication date
KR101235135B1 (ko) 2013-02-20
JP5254544B2 (ja) 2013-08-07
CN1987570A (zh) 2007-06-27
US7687805B2 (en) 2010-03-30
CN1987570B (zh) 2011-09-21
US20070148456A1 (en) 2007-06-28
KR20070064765A (ko) 2007-06-22

Similar Documents

Publication Publication Date Title
US7776662B2 (en) TFT LCD array substrate and manufacturing method thereof
US8563980B2 (en) Array substrate and manufacturing method
US6943367B2 (en) Thin film transistor array panel
US7636135B2 (en) TFT-LCD array substrate and method for manufacturing the same
US8431452B2 (en) TFT-LCD array substrate and manufacturing method thereof
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
US9082671B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
WO2013155840A1 (zh) 阵列基板及其制造方法和显示装置
GB2415542A (en) Thin film transistor array substrate
US9372378B2 (en) TFT-LCD array substrate and method of manufacturing the same
US20140187001A1 (en) Method for fabricating array substrate
JP5254544B2 (ja) 金属配線の製造方法
US7824972B2 (en) Producing a thin film transistor substrate by using a photoresist pattern having regions of different thicknesses
JP2006119564A (ja) 金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル
US20120099058A1 (en) Array substrate and manufacturing method thereof, liquid crystal display
TWI311338B (en) Method of exposing layer with light and method of manufacturing thin film transistor substrate for liquid crystal display device using the same
US9576989B2 (en) Array substrate and the method for making the same, and display device
US6869833B1 (en) Method of manufacturing a thin film transistor of a liquid crystal display
JPH1020342A (ja) アクティブマトリクス基板の製造方法
JP4392382B2 (ja) 液晶表示装置の薄膜トランジスタを製造するための方法
KR20070102776A (ko) 표시 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160426

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees