JP4392382B2 - 液晶表示装置の薄膜トランジスタを製造するための方法 - Google Patents

液晶表示装置の薄膜トランジスタを製造するための方法 Download PDF

Info

Publication number
JP4392382B2
JP4392382B2 JP2005142767A JP2005142767A JP4392382B2 JP 4392382 B2 JP4392382 B2 JP 4392382B2 JP 2005142767 A JP2005142767 A JP 2005142767A JP 2005142767 A JP2005142767 A JP 2005142767A JP 4392382 B2 JP4392382 B2 JP 4392382B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
photoresist
photoresist layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005142767A
Other languages
English (en)
Other versions
JP2006011390A (ja
Inventor
宏徳 陳
Original Assignee
友▲達▼光電股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友▲達▼光電股▲ふん▼有限公司 filed Critical 友▲達▼光電股▲ふん▼有限公司
Publication of JP2006011390A publication Critical patent/JP2006011390A/ja
Application granted granted Critical
Publication of JP4392382B2 publication Critical patent/JP4392382B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、マトリックス・デバイスを製造するための方法に関し、特に薄膜トランジスタ液晶表示装置(TFT−LCD)を製造するための方法に関する。
科学および技術の進歩により、小型で効果的なポータブル・インテリジェント情報製品を製造することができるようになったために、現代社会においては表示装置が重要な役割を果たしている。近年、表示装置は非常に改善され、性能、品質がよくなり、大型になり、コストが安くなってきている。TFT−LCDは、薄く、軽量であり、消費電力が小さいという特徴を有していて、将来CRTに取って代わる表示装置として大きな市場になるものと期待されている。高性能で低価格のTFT−LCDを実現するための製造技術の開発は重要な課題である。
従来のねじれネマティック(TN)LCDの場合、またはIPS−LCDおよびMVA−LCDのような最近開発された視野角の広いLCDの場合、画像の変化を制御するためにスイッチ・デバイスが必要になる。広く使用されているスイッチ・デバイスTFTとしては、ゲート電極、ソース電極、ドレイン電極、および他の必要な半導体または絶縁層等がある。TFTの製造工程が、全LCDの全処理ステップをほぼ決定するので、TFTの製造工程を簡単にすれば、TFT−LCDの価格を安くすることができる。
従来の製造方法は、液晶表示装置でTFTを実現するために4つまたは5つのマスクを使用する。TFTデバイスの必要な素子としては、ソース電極、ドレイン電極、ゲート電極およびチャネル領域等がある。これらの必要な素子を形成するためには一定の処理ステップが必要であり、それ故、これらのステップを省略するのは難しい。しかし、ハーフトーン・フォトリソグラフ製造の進歩により、フォトエッチング工程は1枚のマスクを使用するだけで、フォトトランジスタを異なる厚さにすることができるようになった。これにより製造工程が簡単になった。
それ故、本発明の主目的は、製造工程を簡単にする目的で上記問題を解決するための薄膜トランジスタの製造方法を提供することである。
本発明によれば、液晶表示装置(LCD)の薄膜トランジスタ(TFT)製造するための方法は、基板を供給するステップと、前記基板上に、透明導電層、第1の金属層、第1の絶縁層、半導体層、および第2の金属層を順次形成するステップと、第1のフォトレジスタ層および前記第1のフォトレジスタ層より薄い第2のフォトレジスタ層を前記第2の金属層上に形成するステップと、前記第1のフォトレジスタ層および第2のフォトレジスタ層に覆蓋されていない前記第2の金属層、前記半導体層、前記第1の絶縁層、前記第1の金属層、および前記透明導電層の一部を除去してゲート線および画素電極領域を形成し、第2のフォトレジスタ層を除去するステップと、第1のフォトレジスタ層に覆蓋されていない前記第2の金属層の一部を除去してソース/ドレイン領域およびチャンネル領域を形成し、第1のフォトレジスタ層を除去するステップと、第2の絶縁層を形成し、前記第2の絶縁層上に第3のフォトレジスタ層および前記第3のフォトレジスタ層より薄い第4のフォトレジスタ層を形成するステップと、前記第3のフォトレジスタ層および前記第4のフォトレジスタ層に覆蓋されていない前記第2の絶縁層、前記半導体層、前記第1の絶縁層および前記第1の金属層の一部を除去し、画素電極領域を露出させ、前記第4のフォトレジスタ層を除去するステップと、前記第3のフォトレジスタ層に覆蓋されていない第2の絶縁層の一部を除去して、前記ソース/ドレイン領域内に複数の接触孔部を形成し第3のフォトレジスタ層を除去するステップと、第3の金属層およびパッシベーション層を形成して、前記パッシベーション層上に第5のフォトレジスタ層を形成するステップと、前記第5のフォトレジスタ層に覆蓋されていない前記第3の金属層および前記パッシベーション層の一部を除去し、データ線および導電領域を形成して前記ソース/ドレイン領域と前記画素電極領域を接続させ、前記第5のフォトレジスタ層を除去するステップとを含む。
本発明によれば、液晶表示装置(LCD)の薄膜トランジスタ(TFT)を製造するための方法は、基板を供給するステップと、前記基板上に、透明導電層、第1の金属層、第1の絶縁層、半導体層、および第2の金属層を順次形成するステップと、第1のフォトレジスタ層および前記第1のフォトレジスタ層より薄い第2のフォトレジスタ層を前記第2の金属層上に形成するステップと、前記第1のフォトレジスタ層および第2のフォトレジスタ層に覆蓋されていない前記第2の金属層、前記半導体層、前記第1の絶縁層、前記第1の金属層、および前記透明導電層の一部を除去してゲート線および画素電極領域を形成し、前記第2のフォトレジスタ層を除去するステップと、前記第1のフォトレジスタ層に覆蓋されていない前記第2の金属層の一部を除去してソース/ドレイン領域およびチャンネル領域を形成し、前記第1のフォトレジスタ層を除去するステップと、第2の絶縁層を形成し、前記第2の絶縁層上に第3のフォトレジスタ層を形成するステップと、前記第3のフォトレジスタ層に覆蓋されていない前記第2の絶縁層の一部を除去して、前記第2の金属層の一部を露出させ前記ソース/ドレイン領域内の露出した前記第2の金属層上に複数の接触孔部を形成するステップと、前記第3のフォトレジスタ層および露出した前記第2の金属層に覆蓋されていない前記半導体層、前記第1の絶縁層および前記第1の金属層の一部を、高いエッチング選択性を有するウェット・エッチング工程により除去して、前記画素電極領域を露出させ、前記第3のフォトレジスタ層を除去するステップと、第3の金属層およびパッシベーション層を形成して、前記パッシベーション層上に第4のフォトレジスタ層を形成するステップと、前記第4のフォトレジスタ層に覆蓋されていない前記第3の金属層および前記パッシベーション層の一部を除去し、データ線および導電領域を形成して前記ソース/ドレイン領域と前記画素電極領域を接続させ、前記第4のフォトレジスタ層を除去するステップとを含む。
本発明の1つの利点は、本発明の製造方法は、LCDの処理ステップを簡単にすることができることであり、例えば、必要なマスクの数を4または5から3に減らすことができることである。
それ故、本発明は低価格のTFT−LCDを実現することができる。
通常の当業者であれば、何枚かの図および図面に示す好ましい実施形態の以下の詳細な説明を読めば、本発明の上記および他の目的をはっきりと理解することができるであろう。
図1を参照すると、この図は、液晶表示装置(LCD)10の略図である。LCD10は、複数のゲート線12、複数のデータ線14、複数のスイッチ・デバイス16、および複数の画素電極18を備える。各スイッチ・デバイス16は、対応するゲート線12および対応するデータ線14に接続していて、接続画素電極18の電荷を制御する。
図2〜図7を参照すると、これらの図面は、LCD10の製造工程を明示している。第1の好ましい実施形態の場合には、LCD10を製造するために透明基板20が形成される。図3に示すように、透明導電層22、第1の金属層24、第1の絶縁層26、半導体層28、および第2の金属層30が基板20上に順次形成される。形成後に、第1のフォトエッチング工程(PEP)が実行される。第1のPEPは、第1のハーフトーン・フォトリソグラフ工程を含み、第1のフォトレジスタ32および第2のフォトレジスタ34のような厚さの異なる2つのフォトレジスタを形成する。第1のハーフトーン・フォトリソグラフ工程中に、スリット・パターンを含むマスクが電子ビームまたはレーザにより照射される。スリット・パターンのピッチは、電子ビームまたはレーザの波長に対応して決められ、フォトレジスタ層の異なる部分上に異なる厚さを形成することができる。露光後、フォトレジスタ層が、2つの異なる厚さの領域内、すなわち、第1のフォトレジスタ32および第2のフォトレジスタ34内に形成される。図2および図3に示すように、第1のフォトレジスタ32および第2のフォトレジスタ34を形成した後で、第1のPEPは、さらに、第2の金属層30、半導体層28、第1の絶縁層26、第1の金属層24および透明導電層22の一部を除去し、ゲート線60および共通線62を形成するための第1のエッチング工程を含む。次に、第2のフォトレジスタ34が除去され、第2のエッチング工程が行われる。ソース/ドレイン領域64、チャネル領域66および画素電極領域68を形成するために、第2の金属層30の一部が除去される。
図4および図5を参照すると、第1のPEPを行った後で、第2の絶縁層36が形成され、第2のPEPが実行される。第2のPEPを行っている間に、第3のフォトレジスタ38および第4のフォトレジスタ39を形成するために、第2のハーフトーン・フォトリソグラフ工程が実行される。第2の絶縁層36のパターンを画定するために、第3のフォトレジスタ38および第4のフォトレジスタ39が形成される。最初に、第3のフォトレジスタ38および第4のフォトレジスタ39から露出した第2の絶縁層36、半導体層28、第1の絶縁層26および第1の金属層24の一部を除去するために、第2のPEPは第3のエッチング工程を使用する。次に、第4のフォトレジスタ39が除去され、複数の接触孔部70を形成するために、第2の絶縁層36の一部が除去される。第2のPEP工程の後で、透明導電層22の一部が画素電極領域68のパターンと適合するように露出され、2つの接触孔部70がソース/ドレイン領域64内の露出した第2の金属層30上に形成される。
図6および図7を参照すると、第2のPEPの後で、第3の金属層40およびパッシベーション層41が形成され、第3のPEPが実行される。最初に、第3の金属層40、パッシベーション層41および第5のフォトレジスタ42が形成される。次に、第3の金属層40およびパッシベーション層41の一部を除去し、データ線72、導電領域74およびキャパシタンス領域76を形成するために、第4のエッチング工程が実行される。データ線72は、接触孔部70のうちの1つを通してソース/ドレイン領域64と電気的に接続していて、導電領域74は、ソース/ドレイン領域64内に形成されている他の接触孔部70を通して、ソース/ドレイン領域64および画素電極領域68を導通する。図6および図7に示すように、共通線62の両側の上に位置する2つの画素電極領域68の周辺部および共通線62は、第2の絶縁層36によりカバーされている。第3の金属層40は、2つの画素電極領域68を電気的に接続するために共通線62をまたいでいる。第3の金属層40は、2つの画素電極領域68を導通し、共通線62と一緒にキャパシタンス領域76を形成する。さらに、この要件により、第3の金属層40は、接触パッド78のところで第1の金属層24および第2の金属層30を導通する。接触パッド78は、駆動回路、駆動ICまたは共通電圧に電気的に接続している。
本発明は、他の工程によっても実行することができる。第2の好ましい実施形態の場合には、第1のPEPは、第1の実施形態のPEPに類似しているが、第2および第3のPEPは異なる。
図8を参照すると、第1のPEPを実行した後で、第2の絶縁層36が形成され、異なる第2のPEPが実行される。第2のPEPの実行中、第2の絶縁層36のパターンを形成するために、第3のフォトレジスタ38だけが形成される。第2のPEPは、第3のフォトレジスタ38または第2の金属層30から露出した第2の絶縁層36、半導体層28、第1の絶縁層26、および第1の金属層24の一部を除去するために、第5のエッチング工程を使用する。第5のエッチング工程を実行中に、高いエッチング選択性を有する化学溶液が、第1の金属層24を除去し、第2の金属層30を保持するために使用される。第1の金属層24および第2の金属層30の化学的特性のために、選択した溶液は第1の金属層24としか反応できない。第2のPEPの後で、透明導電層22の一部が露出して、画素電極領域68のパターンと適合し、2つの接触孔部70がソース/ドレイン領域64内の露出した第2の金属層30上に形成される。
図9を参照すると、第2のPEPの後で第3の金属層40およびパッシベーション層41が形成され、第3のPEPが同様に実行される。最初に、第3の金属層40、パッシベーション層41、および第5のフォトレジスタ42が形成される。次に、第3の金属層40およびパッシベーション層41の一部を除去し、データ線72、導電領域74およびキャパシタンス領域76を形成するために、第6のエッチング工程が実行される。
基板20は、ガラス基板、石英基板またはプラスチック基板のように、光が通過できる状態にある。透明導電層22は、インジウム錫酸化物(ITO)またはインジウム亜鉛酸化物(IZO)である。第1の金属層24、第2の金属層30および第3の金属層40は、タングステン(W)、クロム(Cr)、アルミニウム(Al)、銅(Cu)、モリブデン(Mo)または上記金属のいずれかの合金からなる。
一般的なTN TFT−LCDを参照しながら上記実施形態を説明してきたが、STN TFT−LCD、IPS TFT−LCDまたはMVA TFT−LCDのような他のタイプのLCDの本発明の製造工程は、TN TFT−LCDの製造工程と類似している。従来技術とは対照的に、本発明は、低価格のTFT−LCDを実現することができるように処理ステップを簡単にすることができる。
当業者であれば、本発明の開示から逸脱することなしに、デバイスを種々に修正および変更することができることを容易に理解することができるだろう。それ故、上記開示は、添付の特許請求の範囲だけにより制限されるものと解釈すべきである。
液晶表示装置の略図である。 本発明による液晶表示装置の製造工程の略図である。 本発明による液晶表示装置の製造工程の略図である。 本発明による液晶表示装置の製造工程の略図である。 本発明による液晶表示装置の製造工程の略図である。 本発明による液晶表示装置の製造工程の略図である。 本発明による液晶表示装置の製造工程の略図である。 本発明による液晶表示装置のもう1つの製造工程の略図である。 本発明による液晶表示装置のもう1つの製造工程の略図である。

Claims (8)

  1. 液晶表示装置(LCD)の薄膜トランジスタ(TFT)を製造するための方法であって、
    基板を供給するステップと、
    前記基板上に、透明導電層、第1の金属層、第1の絶縁層、半導体層、および第2の金属層を順次形成するステップと、
    第1のフォトレジスタ層および前記第1のフォトレジスタ層より薄い第2のフォトレジスタ層を前記第2の金属層上に形成するステップと、
    前記第1のフォトレジスタ層および第2のフォトレジスタ層に覆蓋されていない前記第2の金属層、前記半導体層、前記第1の絶縁層、前記第1の金属層、および前記透明導電層の一部を除去してゲート線および画素電極領域を形成し、第2のフォトレジスタ層を除去するステップと、
    第1のフォトレジスタ層に覆蓋されていない前記第2の金属層の一部を除去してソース/ドレイン領域およびチャンネル領域を形成し、第1のフォトレジスタ層を除去するステップと、
    第2の絶縁層を形成し、前記第2の絶縁層上に第3のフォトレジスタ層および前記第3のフォトレジスタ層より薄い第4のフォトレジスタ層を形成するステップと、
    前記第3のフォトレジスタ層および前記第4のフォトレジスタ層に覆蓋されていない前記第2の絶縁層、前記半導体層、前記第1の絶縁層および前記第1の金属層の一部を除去し、画素電極領域を露出させ、前記第4のフォトレジスタ層を除去するステップと、
    前記第3のフォトレジスタ層に覆蓋されていない第2の絶縁層の一部を除去して、前記ソース/ドレイン領域内に複数の接触孔部を形成し第3のフォトレジスタ層を除去するステップと、
    第3の金属層およびパッシベーション層を形成して、前記パッシベーション層上に第5のフォトレジスタ層を形成するステップと、
    前記第5のフォトレジスタ層に覆蓋されていない前記第3の金属層および前記パッシベーション層の一部を除去し、データ線および導電領域を形成して前記ソース/ドレイン領域と前記画素電極領域を接続させ、前記第5のフォトレジスタ層を除去するステップとを含む方法。
  2. 前記基板が、ガラス基板、石英基板またはプラスチック基板からなる、請求項1に記載の方法。
  3. 前記第1の金属層、前記第2の金属層および前記第3の金属層が、タングステン(W)、クロム(Cr)、アルミニウム(Al)、銅(Cu)、モリブデン(Mo)またはこれらの金属のうちのいずれかの合金を含む、請求項1に記載の方法。
  4. 前記透明導電層が、インジウム錫酸化物(ITO)またはインジウム亜鉛酸化物(IZO)を含む、請求項1に記載の方法。
  5. 液晶表示装置(LCD)の薄膜トランジスタ(TFT)を製造するための方法であって、
    基板を供給するステップと、
    前記基板上に、透明導電層、第1の金属層、第1の絶縁層、半導体層、および第2の金属層を順次形成するステップと、
    第1のフォトレジスタ層および前記第1のフォトレジスタ層より薄い第2のフォトレジスタ層を前記第2の金属層上に形成するステップと、
    前記第1のフォトレジスタ層および第2のフォトレジスタ層に覆蓋されていない前記第2の金属層、前記半導体層、前記第1の絶縁層、前記第1の金属層、および前記透明導電層の一部を除去してゲート線および画素電極領域を形成し、前記第2のフォトレジスタ層を除去するステップと、
    前記第1のフォトレジスタ層に覆蓋されていない前記第2の金属層の一部を除去してソース/ドレイン領域およびチャンネル領域を形成し、前記第1のフォトレジスタ層を除去するステップと、
    第2の絶縁層を形成し、前記第2の絶縁層上に第3のフォトレジスタ層を形成するステップと、
    前記第3のフォトレジスタ層に覆蓋されていない前記第2の絶縁層の一部を除去して、前記第2の金属層の一部を露出させ前記ソース/ドレイン領域内の露出した前記第2の金属層上に複数の接触孔部を形成するステップと、
    前記第3のフォトレジスタ層および露出した前記第2の金属層に覆蓋されていない前記半導体層、前記第1の絶縁層および前記第1の金属層の一部を、高いエッチング選択性を有するウェット・エッチング工程により除去して、前記画素電極領域を露出させ、前記第3のフォトレジスタ層を除去するステップと、
    第3の金属層およびパッシベーション層を形成して、前記パッシベーション層上に第4のフォトレジスタ層を形成するステップと、
    前記第4のフォトレジスタ層に覆蓋されていない前記第3の金属層および前記パッシベーション層の一部を除去し、データ線および導電領域を形成して前記ソース/ドレイン領域と前記画素電極領域を接続させ、前記第4のフォトレジスタ層を除去するステップとを含む方法。
  6. 前記基板が、ガラス基板、石英基板またはプラスチック基板を含む、請求項5に記載の方法。
  7. 前記第1の金属層、前記第2の金属層および前記第3の金属層が、タングステン(W)、クロム(Cr)、アルミニウム(Al)、銅(Cu)、モリブデン(Mo)またはこれらの金属のうちのいずれかの合金を含む、請求項5に記載の方法。
  8. 前記透明導電層が、インジウム錫酸化物(ITO)またはインジウム亜鉛酸化物(IZO)を含む、請求項5に記載の方法。
JP2005142767A 2004-05-14 2005-05-16 液晶表示装置の薄膜トランジスタを製造するための方法 Active JP4392382B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW93113714A TWI240838B (en) 2004-05-14 2004-05-14 Method of manufacturing a thin film transistor of a liquid crystal display

Publications (2)

Publication Number Publication Date
JP2006011390A JP2006011390A (ja) 2006-01-12
JP4392382B2 true JP4392382B2 (ja) 2009-12-24

Family

ID=35778677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005142767A Active JP4392382B2 (ja) 2004-05-14 2005-05-16 液晶表示装置の薄膜トランジスタを製造するための方法

Country Status (2)

Country Link
JP (1) JP4392382B2 (ja)
TW (1) TWI240838B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373097B (en) 2008-07-09 2012-09-21 Au Optronics Corp Method for fabricating thin film transistor array substrate

Also Published As

Publication number Publication date
TW200537221A (en) 2005-11-16
JP2006011390A (ja) 2006-01-12
TWI240838B (en) 2005-10-01

Similar Documents

Publication Publication Date Title
US7755739B2 (en) Method for manufacturing an array substrate for an LCD device, comprising ashing two photoresist layers and forming a contact hole
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
US9523895B2 (en) TFT-LCD array substrate and manufacturing method thereof
US7553708B2 (en) Fabricating method for a liquid crystal display of horizontal electric field applying type
US8643799B2 (en) TFT-LCD array substrate and manufacturing method thereof
US8269937B2 (en) Substrate for liquid crystal display device including peripheral lines having openings and fabricating method thereof
US20140187001A1 (en) Method for fabricating array substrate
JP2008282052A (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
US9274388B2 (en) Array substrate having common electrode driving interface pattern with slits, and manufacturing method thereof, and liquid crystal display
JP2006189830A (ja) 液晶表示装置およびその製造方法
JP2006113590A (ja) 液晶表示装置及びその製造方法
JP5007171B2 (ja) 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
JP2007101896A (ja) 液晶表示装置および液晶表示装置の製造方法
KR20050067934A (ko) 금속 배선의 형성방법 및 이를 이용한 액정표시장치의제조방법
KR20080050679A (ko) 박막 트랜지스터 기판의 제조 방법
US6869833B1 (en) Method of manufacturing a thin film transistor of a liquid crystal display
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
JP2005018074A (ja) 露光方法及びこれを用いる液晶表示装置用薄膜トランジスタ基板の製造方法
KR100475111B1 (ko) 액정표시장치의 제조방법
US7554645B2 (en) Liquid crystal display device and fabrication method thereof
KR20070072183A (ko) 액정표시소자 및 제조방법
JP4392382B2 (ja) 液晶表示装置の薄膜トランジスタを製造するための方法
KR101674208B1 (ko) 배선 형성 방법 및 이를 이용한 액정표시장치 제조방법
KR20110012370A (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR20070004276A (ko) 어레이 기판의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081009

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091009

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4392382

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250