CN102184928A - 显示元件及其制造方法 - Google Patents

显示元件及其制造方法 Download PDF

Info

Publication number
CN102184928A
CN102184928A CN2011100534734A CN201110053473A CN102184928A CN 102184928 A CN102184928 A CN 102184928A CN 2011100534734 A CN2011100534734 A CN 2011100534734A CN 201110053473 A CN201110053473 A CN 201110053473A CN 102184928 A CN102184928 A CN 102184928A
Authority
CN
China
Prior art keywords
electric conducting
conducting material
pixel electrode
display element
contact window
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100534734A
Other languages
English (en)
Inventor
曾士豪
洪仕馨
胡至仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN102184928A publication Critical patent/CN102184928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/5328—Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种显示元件及其制造方法，该显示元件包括主动元件、保护层、像素电极以及第一导电材料。保护层覆盖主动元件，其中保护层中具有第一接触窗开口以暴露出主动元件的一部份。像素电极位于保护层上，其中像素电极是由多个微导电结构构成的非薄膜形式的电极。第一导电材料填于第一接触窗开口内并且与被暴露出的主动元件电性连接，其中像素电极与第一导电材料电性连接。本发明可以避免像素电极因是非薄膜形式的故而容易与主动元件的间有电性接触不佳的问题。

Description

显示元件及其制造方法
技术领域
本发明涉及一种显示元件及其制造方法，且尤其涉及一种显示器的显示元件及其制造方法。
背景技术
随着显示技术的突飞猛进，显示器已从早期的阴极射线管(CRT)显示器逐渐地发展到目前的平面显示器(Flat Panel Display，FPD)。相较于硬质载板(诸如玻璃基板)所构成的平面显示器，由于可挠性基板(诸如塑料基板)具有可挠曲及耐冲击等特性，因此近年来已着手研究将主动元件制作于可挠性基板上的可挠式显示器。
一般来说，显示器是由多个像素结构所构成，而每一个像素结构包括薄膜晶体管以及与薄膜晶体管电性连接的像素电极。对于穿透式显示面板来说，像素电极通常是采用铟锡氧化物(ITO)透明电极材料。传统形成像素电极的方法是利用沉积方式形成铟锡氧化物薄膜之后，再以微影以及蚀刻程序将上述的铟锡氧化物薄膜图案化，以形成各像素电极图案。
然而，由于铟锡氧化物属于无机氧化物，此种材料本身具有易脆性。因此，若将铟锡氧化物应用于可挠式显示器的像素电极时，将容易有像素电极碎裂(crack)的问题产生，如此将导致该像素结构无法正常驱动。
发明内容
本发明所要解决的技术问题在于提供一种显示元件及其制造方法，其可以避免可挠式显示器的像素电极容易产生碎裂的问题。
本发明提出一种显示元件，其包括主动元件、保护层、像素电极以及第一导电材料。保护层覆盖主动元件，其中保护层中具有第一接触窗开口以暴露出主动元件的一部份。像素电极位于保护层上，其中像素电极是由多个微导电结构构成的非薄膜形式的电极。第一导电材料填于第一接触窗开口内并且与被暴 露出的主动元件电性连接，其中像素电极与第一导电材料电性连接。
其中，该些微导电结构包括彼此堆栈的细致金属丝或导电纳米管、构成一网状结构的金属丝或是纳米导电颗粒。
其中，该像素电极更包括一粘着剂，以将该些微导电结构粘着在一起。
其中，更包括一覆盖层，覆盖该像素电极。
其中，该第一导电材料覆盖该第一接触窗开口的表面，且该像素电极覆盖该导电材料。
其中，该第一导电材料填入该第一接触窗开口。
其中，该像素电极填入该第一接触窗开口内以与该导电材料电性连接，或是未填入该第一接触窗开口与该导电材料于该保护层的表面上电性接触。
其中，该第一导电材料包括一有机导电材料、含导电纳米颗粒的一导电墨水材料、一金属材料或是一金属氧化物材料。
其中，更包括：一接垫；该保护层覆盖该接垫，且该保护层内具有至少一第二接触窗开口，其暴露出该接垫；一接触图案，位于该保护层上，其中该接触图案是由多个微导电结构所构成的一非薄膜形式的图案；以及一第二导电材料，填于该第二接触窗开口内，并与被暴露出的该接垫电性连接，其中该接触图案与该第二导电材料电性连接。
本发明提出一种显示元件的制造方法。此方法包括于基板上形成主动元件。在基板上形成保护层以覆盖主动元件。在保护层中形成第一接触窗开口以暴露出主动元件的一部份。于保护层上形成像素电极，其中所述像素电极是由多个微导电结构构成的非薄膜形式的电极。于第一接触窗开口内形成第一导电材料，其中所述第一导电材料与被暴露出的主动元件电性连接，且像素电极与第一导电材料电性连接。
其中，该些微导电结构包括彼此堆栈的细致金属丝或导电纳米管、构成一网状结构的金属丝或是纳米导电颗粒。
其中，该像素电极更包括一粘着剂，以将该些微导电结构粘着在一起。
其中，更包括在该像素电极上形成一覆盖层。
其中，形成该像素电极与形成该第一导电材料的方法包括：于该第一接触窗开口的表面形成该第一导电材料；以及于形成该第一导电材料之后，在该保护层上形成该像素电极，其中该像素电极与该第一导电材料电性连接。
其中，该像素电极填入该第一接触窗开口内以与该第一导电材料电性连接，或是未填入该第一接触窗开口而与该第一导电材料于该保护层的表面电性接触。
其中，该第一导电材料包括一金属材料或是一金属氧化物材料。
其中，形成该像素电极与形成该第一导电材料的方法包括：于该第一接触窗开口内填入该第一导电材料；以及于形成该第一导电材料之后，在该保护层上形成该像素电极，其中该像素电极与该第一导电材料电性连接。
其中，形成该第一导电材料的方法包括进行一喷墨印刷程序或是一网板印刷程序。
其中，该第一导电材料包括一有机导电材料或是含导电纳米颗粒的一导电墨水材料。
其中，该像素电极填入第一接触窗开口，或是未填入该第一接触窗开口。
其中，形成该像素电极与形成该第一导电材料的方法包括：在该保护层上形成该像素电极；以及于形成该像素电极之后，于该第一接触窗开口内填入该第一导电材料，其中该像素电极与该第一导电材料电性连接。
其中，形成该导电材料的方法包括进行一喷墨印刷程序或是一网板印刷程序。
其中，该第一导电材料包括一有机导电材料或是含导电纳米颗粒的一导电墨水材料。
其中，该像素电极填入第一接触窗开口，或是未填入该第一接触窗开口。
其中，更包括：在该基板上形成一接垫；该保护层覆盖该接垫，且该保护层内具有一第二接触窗开口，其暴露出该接垫；于该保护层上形成一接触图案，其中该接触图案是由多个微导电结构所构成的一非薄膜形式的图案；以及于该第二接触窗开口内形成一第二导电材料，其中该第二导电材料与被暴露出的该接垫电性连接，且该接触图案与该第二导电材料电性连接。
基于上述，本发明采用由微导电结构所构成的非薄膜形式的电极作为像素电极，并且透过第一导电材料将像素电极与主动元件电性连接。由于由微导电结构所构成的非薄膜形式的像素电极具有可挠曲性质，因而将其用于可挠式显示器不会有碎裂的问题。另外，因本发明是透过第一导电材料将像素电极与主动元件电性连接，因此可以避免像素电极因是非薄膜形式的故而容易与主动元 件的间有电性接触不佳的问题。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1是根据本发明一实施例的显示元件的剖面示意图。
图2A至图2C是根据本发明数个实施例的显示元件的接触开口处的上视示意图。
图3是根据本发明一实施例的显示元件的剖面示意图。
图4是根据本发明一实施例的显示元件的剖面示意图。
图5是根据本发明一实施例的接垫结构的上视示意图。
图6是图5沿着剖面线A-A’的剖面示意图。
图7以及图8是根据本发明的实施例的接垫结构的剖面示意图。
图9是根据本发明一实施例的显示面板的上视示意图。
其中，附图标记：
100：基板
102：绝缘层
104，106：保护层
110，210，310，112，212，312：导电材料
120：细致金属线段或导电纳米管
130：网状结构的金属线
140：纳米导电颗粒
T：主动元件
G：栅极
S：源极
D：漏极
CH：通道
OM：欧姆接触层
PE：像素电极
150：接触图案
C1，C2：接触窗开口
A：显示区
B：接合区
BP：接垫
OV：覆盖层/黏着
PV：保护层
R：区域
SL：扫描线
DL：数据线
P：像素单元
具体实施方式
图1是根据本发明一实施例的显示元件的剖面示意图。图9是根据本发明一实施例的显示元件的上视示意图。请参照图1以及图9，本实施例所提出的显示元件的制造方法首先提供基板100。根据本实施例，基板100具有显示区A以及接合区B。
基板100的材质可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、金属、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。若使用导电材料或金属时，则在基板100上覆盖一层绝缘层(未绘示)，以避免短路问题。
接着，在基板100的显示区A中形成主动元件T。主动元件T包括栅极G、通道CH、源极S以及漏极D。栅极G电性连接扫描线SL，源极S电性连接数据线DL。一般而言，主动元件T的类型包含底栅型元件及顶栅型元件，而上述二种元件，以通道CH位于栅极G上方或下方来做区分，其中，底栅型元件的通道CH位于栅极G下方，而顶栅型元件的通道CH位于栅极G上方。本发明实施例的主动元件T皆以底栅型元件为范例，然而，主动元件T为顶栅型元件也可实施之。因此，本发明主动元件T以底栅型元件为范例说明如下：栅极G位于基板100上，且于形成栅极G时一般会同时在基板100上形成与栅极G电性连接的扫描线SL。另外，在栅极G上方覆盖有绝缘层102，此绝缘层102一般又可称为栅极绝缘层。通道CH是位于栅极G的上方的绝缘层102上。源极S以及漏 极D是位于通道CH的上方。在此，于形成源极S时可同时形成与源极S电性连接的数据线DL。另外，在通道CH与源极S及漏极D的间可进一步形成欧姆接触层OM。
根据本发明的一实施例，在基板100的主动区A形成主动元件T的同时，更进一步在基板100的接合区B形成接垫电极BP。接垫电极BP可为与栅极G同一层或是与源极S/漏极D同一层。本实施例的图示的接垫电极BP是以与栅极G同一层为例以详细说明的，但不限于此。
在形成主动元件T之后，接着在基板100上形成保护层104，106以覆盖主动元件T。根据本实施例，保护层104可为单层结构或多层结构，且其材料包含无机材料(例如是氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述的组合)或是有机材料，(例如是聚酯类、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类、或其它合适的材料或上述的组合)。保护层106可为单层结构或多层结构，且其材料也可选用保护层104所述材料。本发明实施例的保护层104是选用无机材料且保护层106是选用有机材料为范例，但不限于此。于其它实施例，保护层104与保护层106可选用相同的材料或不同的材料。当，保护层106是选用有机材料时，一般又可以称为平坦层。再者，上述的保护层104，106也可选择性的进一步覆盖接垫电极BP。
值得一提的是，虽然本实施例是以在主动元件T上形成保护层104，106为例来说明，然本发明不限于此。根据其它实施例，也可以在主动元件T及/或(and/or)接垫电极BP上仅形成保护层104，或是在主动元件T及/或接垫电极BP上仅形成保护层106。
在形成保护层104，106之后，接着在保护层104，106中形成第一接触窗开口C1以暴露出主动元件T的一部份。更详细来说，第一接触窗开口C1是暴露出主动元件T的漏极D。另外，也在保护层104，106中形成第二接触窗开口C2以暴露出接垫电极BP。在保护层104，106中形成第一接触窗开口C1及第二接触窗开口C2的方法例如是采用微影程序以及蚀刻程序。
之后，在第一接触窗开口C1内形成第一导电材料110。另外，在第二接触窗开口C2内形成第二导电材料112。在本实施例中，第一/第二导电材料110，112例如是采用沉积程序以及图案化程序所形成的膜层。在此，第一/第二导电 材料110，112是分别覆盖第一接触窗开口C1与第二接触窗开口C2的表面。也就是说，第一/第二导电材料110，112可以完全覆盖第一/第二接触窗开口C1，C2的底部或是部分覆盖第一/第二接触窗开口C1，C2的底部。导电材料110，112可为单层或多层结构，且其材质可包括导电材料(例如是钼、铝、钛、钽、金、铜、银、或其它合适的材料、或上述材料的合金、或上述材料的氮化物、或是上述材料的氧化物)或是透明导电材料(例如是氧化铟锡(Indium-Tin Oxide，ITO)、氧化铟锌(Indium-Zinc Oxide，IZO)、氧化镓锌(Gallium-Zinc Oxide，GZO)、氧化锌锡(Zinc-Tin Oxide，ZTO)等等)，且形成第一/第二导电材料110，112的步骤可以在同一制程或是不同制程中完成。
接着，于保护层104，106上形成像素电极PE，像素电极PE直接覆盖导电材料110。每一像素电极PE与对应的主动元件T构成一个像素单元P。另外，在保护层104，106上形成接触图案150，其中，像素电极PE不会与接触图案150系相互分隔开来的。特别是，所形成的像素电极PE与接触图案150是由多个微导电结构所构成的非薄膜形式的电极。在图1的实施例中，所述微导电结构是彼此堆栈，例如是彼此交错堆栈的细致金属丝(metal wires)或称为金属线段。更详细来说，所述细致金属丝系为各自为独立的金属丝，并透过彼此堆栈或接触的方式而使细致金属丝的间彼此电性接触以作为单一像素单元P内的像素电极PE以及单一接触图案150。
承上所述，由于像素电极PE以及接触图案150是由细致金属丝所构成，其并非传统的薄膜形式。因此由细致金属丝所构成的像素电极PE以及接触图案150具有较佳的可挠性及延展性。当将此像素电极PE以及接触图案150应用于可挠式显示器中，就可避免因挠曲而产生碎裂。另外，因为构成像素电极PE以及接触图案150的细致金属丝并非连续薄膜形式，因而细致金属丝在第一/第二接触窗开口C1，C2内有可能与主动元件T的漏极D以及接垫电极BP电性接触的面积不足而有电性接触不佳的问题。因此，本实施例在形成像素电极PE以及接触图案150的前，先在第一/第二接触窗开口C1，C2内形成第一/第二导电材料110，112，以使第一/第二导电材料110，112与主动元件T的漏极D以及接垫电极BP电性连接。之后，于保护层106上形成像素电极PE以及接触图案150之后，像素电极PE以及接触图案150便可直接与第一/第二导电材料110，112电性接触。如此一来，像素电极PE可透过第一/第二导电材料110，112而 与漏极D以及接触图案150电性连接。
另外，根据本发明的一实施例，上述的像素电极PE以及接触图案150中更包括黏着剂，以将微导电结构黏着在一起。或者是，在像素电极PE以及接触图案150上更包括覆盖层OV。上述覆盖层OV包括有机材料，且其厚度相当薄。由于覆盖层OV的厚度足够薄，因而覆盖层OV不会影响接触图案150与后续元件的间的接合。
为了详细说明上述的像素电极PE以及接触图案150的组成结构，以下以图2A至图2C的图示来说明，且图2A至图2C是对应图1的第一接触窗开口处(区域R)的上视示意图。请先参照图1以及图2A，在本实施例中，第一接触窗开口C暴露出漏极D，且导电材料110是形成在第一接触窗开口C内以与漏极D电性连接。另外，因导电材料110是直接与像素电极PE电性接触，因此构成像素电极PE的细致金属丝120，除了可直接于第一接触窗开口C内与漏极D电性接触的外，更可透过导电材料110而与漏极D电性连接。
换言的，本实施例在像素电极PE与漏极D的间形成导电材料110，使得导电材料110形成在第一接触窗开口C内以与漏极D电性连接，以改善构成像素电极PE的细致金属丝120与漏极D的间可能有电性接触不佳的问题。而由于导电材料110仅形成在第一接触窗开口C内，在此显示元件内的大部分的像素电极PE仍是细致金属丝120。因此，此种显示元件仍具有绝佳的可挠曲特性。
在上述的图1以及图2A实施例中，像素电极PE是由彼此堆栈的细致金属线段120所构成。然而，本发明不限于此。根据另一实施例，上述的像素电极PE也可为导电纳米管(nano-tubes)。另外，根据其它实施例，像素电极PE还可以是由其它种形式的微导电结构所构成，如图2B以及图2C所示。
请参照图2B，其为对应图1的第一接触窗开口处的示意图，在图2B的实施例中，构成像素电极PE的微导电结构是组成网状结构的金属线/丝130。在本实施例中，由于像素电极PE是由组成网状结构的金属线130所构成的非薄膜形式。换言之，本实施例的像素电极PE是由金属网状结构130所构成。通过所述网状结构的金属线130来构成像素电极PE同样具有甚佳的可挠性。此外，本实施例同样在网状结构的金属线130(像素电极PE)与漏极D之间形成导电材料110，使得导电材料110形成在第一接触窗开口C内以与漏极D电性连接，因此，可以改善网状结构的金属线130(像素电极PE)与漏极D之间可能有电性接触不 佳的问题。
请参照图2C，其为对应图1的第一接触窗开口处的示意图，在图2C的实施例中，像素电极PE是由纳米导电颗粒(nano-particles)所构成。上述的纳米导电颗粒或是纳米导电结构140是透过彼此堆栈或接触的方式而使纳米导电颗粒或是纳米导电结构140之间彼此电性接触，以作为单一显示元件内的像素电极PE。类似地，由于像素电极PE是由纳米导电颗粒或是纳米导电结构140所构成的非薄膜形式，因此由纳米导电颗粒或是纳米导电结构140所构成的像素电极PE具有较佳的可挠性。此外，本实施例也在纳米导电颗粒或是纳米导电结构140(像素电极PE)与漏极D之间形成导电材料110，使得导电材料110形成在第一接触窗开口C内以与漏极D电性连接，因此可以改善纳米导电颗粒或是纳米导电结构140(像素电极PE)与漏极D之间可能有电性接触不佳的问题。
上述图2A至图2C的图示是绘示出第一接触窗开口C1处的结构。然实际上，第二接触窗开口C2处的结构也与图2A至图2C的结构相同或相似。
图3是根据本发明一实施例的显示元件的剖面示意图。请参照图3，图3的实施例与图1的实施例相似，因此与图1相同的元件以相同的符号表示，且不再重复赘述。图3的实施例与图1的实施例不相同之处在于，本实施例先于保护层106上形成像素电极PE/接触图案150，之后，在第一/第二接触窗开口C1，C2内填入第一/第二导电材料210，212，值得注意的是，此部分可以依设计的需求将第一/第二导电材料210，212填满(图未示)、不完全填满(图未示)第一/第二接触窗开口C1，C2、或者第一/第二导电材料210，212填满且延伸至部分保护层106的表面(如图3所示)，任何的行式，本发明并不依此为限。在此，于第一/第二接触窗开口C1，C2内填入第一/第二导电材料210，212的方法例如是采用喷墨印刷程序或是网板印刷程序。根据本实施例，第一/第二导电材料210，212是含导电纳米颗粒的导电墨水材料，例如是纳米金属粒子，包含金、银、铜或是其它金属；或是纳米金属氧化物粒子，例如是氧化铟锡(Indium-Tin Oxide，ITO)纳米粒子、氧化锌(ZnO)氧化锡(SnO)纳米粒子、氧化铟锌(Indium-Zinc Oxide，IZO)纳米粒子、氧化镓锌(Gallium-Zinc Oxide，GZO)纳米粒子、氧化锌锡(Zinc-Tin Oxide，ZTO)纳米粒子或是其它的金属氧化物粒子。类似地，由于像素电极PE以及接触图案150是由非薄膜形式的微导电结构所构成的电极，因此此像素电极PE/接触图案150具有甚佳的可挠性。 另外，本实施例在形成像素电极PE/接触图案150之后，更进一步透过喷墨印刷程序或是网板印刷程序在第一/第二接触窗开口C1，C2填入第一/第二导电材料210，212，使得导电材料210，212形成在接触窗开口C1，C2内以与漏极D电性连接，以改善像素电极PE与漏极D之间以及接触图案150与接垫电极BP之间的电性接触不佳的问题。
另外，根据另一实施例，如图3所示，形成像素电极PE/接触图案150以及第一/第二导电材料210，212也可以是，先透过喷墨印刷程序或是网板印刷程序在第一/第二接触窗开口C1，C2内填满入第一/第二导电材料210，212之后，再于保护层104，106上形成像素电极PE/接触图案150。由于像素电极PE以及接触图案150可以与第一/第二导电材料210，212直接接触，因而通过第一/第二导电材料210，212可使像素电极PE与主动元件T的漏极D电性连接，并且使接触图案150与接垫电极BP电性连接。若是采用先在第一/第二接触窗开口C1，C2内填满第一/第二导电材料210，212或者第一/第二接触窗开口C1，C2内填满第一/第二导电材料210，212且第一/第二导电材料延伸至部分保护层106的表面，再于保护层104，106上形成像素电极PE以及接触图案150的方法，那么像素电极PE以及接触图案150将不会填入第一/第二接触窗开口C1，C2内。换言之，当第一/第二接触窗开口C1，C2内填满第一/第二导电材料210，212时，像素电极PE以及接触图案150是于保护层106的表面上第一/第二接触窗开口C1，C2上与第一/第二导电材料210，212电性接触；而当第一/第二接触窗开口C1，C2内填满第一/第二导电材料210，212且第一/第二导电材料延伸至部分保护层106的表面时，像素电极PE以及接触图案150是于第一/第二接触窗开口C1，C2上以及保护层106的表面上与第一/第二导电材料210，212电性接触。
图4是根据本发明一实施例的显示元件的剖面示意图。请参照图4，图4的实施例与图1的实施例相似，因此与图1相同的元件以相同的符号表示，且不再重复赘述。图4的实施例与图1的实施例不相同之处在于，先于保护层106上形成像素电极PE以及接触图案150，之后于第一/第二接触窗开口C1，C2内填入第一/第二导电材料310，312，值得注意的是，此部分可以依设计的需求将第一/第二导电材料310，312填满(图未示)、不完全填满(图未示)第一/第二接触窗开口C1，C2或第一/第二导电材料210，212填满并延伸至部分保护层 106的表面(如图4所示)。在此，在第一/第二接触窗开口C1，C2内填入第一/第二导电材料310，312的方法例如是采用喷墨印刷程序或是网板印刷程序。根据本实施例，第一/第二导电材料310，312是含有机导电材料，其例如是聚对苯乙烯磺酸的混合物(3，4-polyethylenedioxythiophene：polystyrenesulfonate，PEDOT：PSS)、聚苯胺(polyaniline)、聚乙炔(polyacetylene)、聚砒咯(polypyrrole)、聚噻吩(polythiophene)或是其它的有机导电材料。类似地，由于像素电极PE以及接触图案150是由非薄膜形式的微导电结构所构成的电极，因此此像素电极PE以及接触图案150具有甚佳的可挠性。另外，本实施例在形成像素电极PE以及接触图案150之后，更进一步透过喷墨印刷程序或是网板印刷程序在第一/第二接触窗开口C1，C2填入第一/第二导电材料310，312，可以改善像素电极PE与漏极D之间以及接触图案150与接垫电极BP之间的电性接触不佳的问题。
另外，根据另一实施例，如图4所示，形成像素电极PE/接触图案150以及第一/第二导电材料310，312也可以是，先透过喷墨印刷程序或是网板印刷程序在第一/第二接触窗开口C1，C2内填入第一/第二导电材料310，312之后，再于保护层104，106上形成像素电极PE以及接触图案150。由于像素电极PE以及接触图案150可与第一/第二导电材料310，312直接接触，因而通过第一/第二导电材料310，312可使像素电极PE与主动元件T的漏极D电性连接，并使接触图案150与接垫P电性接触。若是采用先在第一/第二接触窗开口C1，C2内填入第一/第二导电材料310，312之后再于保护层104，106上形成像素电极PE的方法，那么像素电极PE以及接触图案150将不会填入第一/第二接触窗开口C1，C2内。换言之，当第一/第二接触窗开口C1，C2内填满第一/第二导电材料310，312时，像素电极PE以及接触图案150是于第一/第二接触窗开口C1，C2上与第一/第二导电材料310，312电性接触；而当第一/第二接触窗开口C1，C2内填满第一/第二导电材料310，312且第一/第二导电材料延伸至部分保护层106的表面时，像素电极PE以及接触图案150是于第一/第二接触窗开口C1，C2上以及保护层106的表面上与第一/第二导电材料310，312电性接触。
值的一提的是，在上述图3以及图4的实施例中，像素电极PE是以彼此堆栈的细致金属丝120为例来说明。然，本发明不限于此。根据其它实施例， 像素电极PE/接触图案150还可以是由其它种形式的微导电结构所构成。换言之，图3以及图4的实施例中的像素电极PE/接触图案150也可以是由如图2B所示的组成网状结构的金属线所构成，或是由如图2C所示的纳米导电颗粒或是纳米导电结构所构成。
本发明不限接合区B中的结构为如上述图1、3、4的实施例。实际上，接合区B中的结构还可以是如图5～8所示，详细说明如下。
图5是根据本发明一实施例的接垫结构的上视示意图。图6是图5沿着剖面线A-A’的剖面示意图。请参照图5以及图6，在此，接垫电极BP上具有保护层PV，所述保护层PV可为包含先前实施例所述的保护层106，104及绝缘层102或是仅有单独的下列保护层其中的一，例如：保护层106，104或绝缘层102。换言之，保护层PV为覆盖在接垫电极BP上的绝缘材料。而在接垫电极BP上方的保护层PV中具有多个接触窗开口C2，暴露出接垫电极BP。
类似地，第二导电材料112覆盖接触窗开口C2的表面，且导电材料112可以完全覆盖接触窗开口C2的底部或是部分覆盖接触窗开口C2的底部，以与漏极D电性连接。导电材料112的材质可可为单层或多层结构，且其材质可包括导电材料(例如是钼、铝、钛、钽、金、铜、银、或其它合适的材料、或上述材料的合金、或上述材料的氮化物、或是上述材料的氧化物)或是透明导电材料(例如是氧化铟锡(Indium-Tin Oxide，ITO)、氧化铟锌(Indium-Zinc Oxide，IZO)、氧化镓锌(Gallium-Zinc Oxide，GZO)、氧化锌锡(Zinc-Tin Oxide，ZTO)等等)。
另外，接触图案150形成在第二导电材料112的上方，且接触图案150是由多个微导电结构所构成的非薄膜形式的电极。在图5～6的实施例中，所述微导电结构是彼此堆栈的细致金属丝/线段(metal wires)。更详细来说，所述细致金属丝系为各自为独立的金属丝，并透过彼此堆栈或接触的方式而使细致金属丝之间彼此电性接触以作为单一接触图案150。
图7是根据本发明一实施例的接垫结构的上视示意图。请参照图7，图7的实施例与图6的实施例相似，因此与图6相同的元件以相同的符号表示，且不再重复赘述。图7的实施例与图6的实施例不相同之处在于，本实施例先于保护层PV上形成接触图案150，之后在接触窗开口C2内填入第二导电材料212，值得注意的是，此部分可以依设计的需求将第二导电材料212填满(图未示)、 不完全填满(图未示)接触窗开口C2、或者将第二导电材料212填满并延伸至部分保护层PV的表面(如图7所示)。在此，于第二接触窗开口C2内填入第二导电材料212的方法例如是采用喷墨印刷程序或是网板印刷程序。第二导电材料212是含导电纳米颗粒的导电墨水材料，例如是纳米金属粒子，包含金、银、铜或是其它金属；或是纳米金属氧化物栗子，例如是氧化铟锡(Indium-TinOxide，ITO)纳米粒子、氧化锌(ZnO)氧化锡(SnO)纳米粒子、氧化铟锌(Indium-Zinc Oxide，IZO)纳米粒子、氧化镓锌(Gallium-Zinc Oxide，GZO)纳米粒子、氧化锌锡(Zinc-Tin Oxide，ZTO)纳米粒子或是其它的金属氧化物粒子。另外，形成接触图案150以及第二导电材料212也可以是先透过喷墨印刷程序或是网板印刷程序在接触窗开口C2内填入第二导电材料212之后，再于保护层PV上形成接触图案150。
图8是根据本发明一实施例的显示元件的剖面示意图。请参照图8，图8的实施例与图6的实施例相似，因此与图6相同的元件以相同的符号表示，且不再重复赘述。图8的实施例与图6的实施例不相同之处在于，先于保护层PV上形成接触图案150，之后，于接触窗开口C2内填入第二导电材料312，值得注意的是，此部分可以依设计的需求将第二导电材料212填满(图未示)、不完全填满(图未示)接触窗开口C2、或者将第二导电材料212填满并延伸至部分保护层PV的表面(如图8所示)。在此，在接触窗开口C2内填入第二导电材料312的方法例如是采用喷墨印刷程序或是网板印刷程序。根据本实施例，第二导电材料312是含有机导电材料，其例如是聚对苯乙烯磺酸的混合物(3，4-polyethylenedioxythiophene：polystyrenesulfonate，PEDOT：PSS)、聚苯胺(polyanil ine)、聚乙炔(polyacetylene)、聚砒咯(polypyrrole)、聚噻吩(polythiophene)或是其它的有机导电材料。另外，形成接触图案150以及第二导电材料312也可以是先透过喷墨印刷程序或是网板印刷程序在接触窗开口C2内填入第二导电材料312之后，再于保护层PV上形成接触图案150。
综上所述，本发明采用由微导电结构所构成的非薄膜形式的电极作为像素电极/接触图案，并且透过导电材料将像素电极与主动元件电性连接以及使接触图案与接垫电性连接。由于由微导电结构所构成的非薄膜形式的像素电极/接触图案具有可挠曲性质，因而将其用于可挠式显示器不会有碎裂的问题。
另外，因本发明是透过导电材料将像素电极与主动元件电性连接并使接 触图案与接垫电性连接，因此可以避免像素电极以及接触图案因是非薄膜形式的故而容易与主动元件之间有电性接触不佳的问题。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (25)

1.一种显示元件的结构，其特征在于，包括：
一主动元件；
一保护层，覆盖该主动元件，其中该保护层中具有一第一接触窗开口，暴露出该主动元件的一部份；
一像素电极，位于该保护层上，其中该像素电极是由多个微导电结构所构成的一非薄膜形式的电极；以及
一第一导电材料，填于该第一接触窗开口内，并与被暴露出的该主动元件电性连接，其中该像素电极与该导电材料电性连接。
2.根据权利要求1所述的显示元件的结构，其特征在于，该些微导电结构包括彼此堆栈的细致金属丝或导电纳米管、构成一网状结构的金属丝或是纳米导电颗粒。
3.根据权利要求1所述的显示元件的结构，其特征在于，该像素电极更包括一粘着剂，以将该些微导电结构粘着在一起。
4.根据权利要求1所述的显示元件的结构，其特征在于，更包括一覆盖层，覆盖该像素电极。
5.根据权利要求1所述的显示元件的结构，其特征在于，该第一导电材料覆盖该第一接触窗开口的表面，且该像素电极覆盖该导电材料。
6.根据权利要求1所述的显示元件的结构，其特征在于，该第一导电材料填入该第一接触窗开口。
7.根据权利要求1所述的显示元件的结构，其特征在于，该像素电极填入该第一接触窗开口内以与该导电材料电性连接，或是未填入该第一接触窗开口与该导电材料于该保护层的表面上电性接触。
8.根据权利要求1所述的显示元件的结构，其特征在于，该第一导电材料包括一有机导电材料、含导电纳米颗粒的一导电墨水材料、一金属材料或是一金属氧化物材料。
9.根据权利要求1的所述的显示元件的结构，其特征在于，更包括：
一接垫；
该保护层覆盖该接垫，且该保护层内具有至少一第二接触窗开口，其暴露出该接垫；
一接触图案，位于该保护层上，其中该接触图案是由多个微导电结构所构成的一非薄膜形式的图案；以及
一第二导电材料，填于该第二接触窗开口内，并与被暴露出的该接垫电性连接，其中该接触图案与该第二导电材料电性连接。
10.一种显示元件的制造方法，其特征在于，包括：
于一基板上形成一主动元件；
在该基板上形成一保护层，覆盖该主动元件；
在该保护层中形成一第一接触窗开口，暴露出该主动元件的一部份；
于该保护层上形成一像素电极，其中该像素电极是由多个微导电结构构成的一非薄膜形式的电极；以及
于该第一接触窗开口内形成一第一导电材料，其中该第一导电材料与被暴露出的该主动元件电性连接，且该像素电极与该第一导电材料电性连接。
11.根据权利要求10所述的显示元件的制造方法，其特征在于，该些微导电结构包括彼此堆栈的细致金属丝或导电纳米管、构成一网状结构的金属丝或是纳米导电颗粒。
12.根据权利要求10所述的显示元件的制造方法，其特征在于，该像素电极更包括一粘着剂，以将该些微导电结构粘着在一起。
13.根据权利要求10所述的显示元件的制造方法，其特征在于，更包括在该像素电极上形成一覆盖层。
14.根据权利要求10所述的显示元件的制造方法，其特征在于，形成该像素电极与形成该第一导电材料的方法包括：
于该第一接触窗开口的表面形成该第一导电材料；以及
于形成该第一导电材料之后，在该保护层上形成该像素电极，其中该像素电极与该第一导电材料电性连接。
15.根据权利要求14所述的显示元件的制造方法，其特征在于，该像素电极填入该第一接触窗开口内以与该第一导电材料电性连接，或是未填入该第一接触窗开口而与该第一导电材料于该保护层的表面电性接触。
16.根据权利要求14所述的显示元件的制造方法，其特征在于，该第一导电材料包括一金属材料或是一金属氧化物材料。
17.根据权利要求10所述的显示元件的制造方法，其特征在于，形成该像素电极与形成该第一导电材料的方法包括：
于该第一接触窗开口内填入该第一导电材料；以及
于形成该第一导电材料之后，在该保护层上形成该像素电极，其中该像素电极与该第一导电材料电性连接。
18.根据权利要求17所述的显示元件的制造方法，其特征在于，形成该第一导电材料的方法包括进行一喷墨印刷程序或是一网板印刷程序。
19.根据权利要求17所述的显示元件的制造方法，其特征在于，该第一导电材料包括一有机导电材料或是含导电纳米颗粒的一导电墨水材料。
20.根据权利要求17所述的显示元件的制造方法，其特征在于，该像素电极填入第一接触窗开口，或是未填入该第一接触窗开口。
21.根据权利要求10所述的显示元件的制造方法，其中形成该像素电极与形成该第一导电材料的方法包括：
在该保护层上形成该像素电极；以及
于形成该像素电极之后，于该第一接触窗开口内填入该第一导电材料，其中该像素电极与该第一导电材料电性连接。
22.根据权利要求21所述的显示元件的制造方法，其特征在于，形成该导电材料的方法包括进行一喷墨印刷程序或是一网板印刷程序。
23.根据权利要求21所述的显示元件的制造方法，其特征在于，该第一导电材料包括一有机导电材料或是含导电纳米颗粒的一导电墨水材料。
24.根据权利要求21所述的显示元件的制造方法，其特征在于，该像素电极填入第一接触窗开口，或是未填入该第一接触窗开口。
25.根据权利要求10所述的显示元件的制造方法，其特征在于，更包括：
在该基板上形成一接垫；
该保护层覆盖该接垫，且该保护层内具有一第二接触窗开口，其暴露出该接垫；
于该保护层上形成一接触图案，其中该接触图案是由多个微导电结构所构成的一非薄膜形式的图案；以及
于该第二接触窗开口内形成一第二导电材料，其中该第二导电材料与被暴露出的该接垫电性连接，且该接触图案与该第二导电材料电性连接。
CN2011100534734A 2010-12-29 2011-03-01 显示元件及其制造方法 Pending CN102184928A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099146603 2010-12-29
TW99146603 2010-12-29

Publications (1)

Publication Number Publication Date
CN102184928A true CN102184928A (zh) 2011-09-14

Family

ID=44571073

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2011100534734A Pending CN102184928A (zh) 2010-12-29 2011-03-01 显示元件及其制造方法
CN2011104475932A Pending CN102751305A (zh) 2010-12-29 2011-12-23 显示元件的结构、显示元件的制造方法及接垫结构

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011104475932A Pending CN102751305A (zh) 2010-12-29 2011-12-23 显示元件的结构、显示元件的制造方法及接垫结构

Country Status (3)

Country Link
US (1) US20120168790A1 (zh)
CN (2) CN102184928A (zh)
TW (1) TW201227109A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496617A (zh) * 2011-10-06 2012-06-13 友达光电股份有限公司 主动元件阵列基板及其制造方法
CN103700673A (zh) * 2013-12-24 2014-04-02 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN107942594A (zh) * 2017-11-14 2018-04-20 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
WO2020113781A1 (zh) * 2018-12-03 2020-06-11 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其显示器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN208721944U (zh) * 2018-09-30 2019-04-09 重庆惠科金渝光电科技有限公司 显示面板及显示终端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018576A (ko) * 2004-08-25 2006-03-02 삼성전자주식회사 표시 장치용 배선 및 이의 형성 방법
CN1763617A (zh) * 2004-10-21 2006-04-26 三星电子株式会社 金属线及制造方法、基板及制造方法和显示装置
CN1766701A (zh) * 2004-10-28 2006-05-03 三星电子株式会社 导电结构及其形成方法、阵列基板以及液晶显示面板
US20090130600A1 (en) * 2007-11-20 2009-05-21 Irving Lyn M Multicolored mask process for making display circuitry
US20100067211A1 (en) * 2008-09-12 2010-03-18 Han Mi-Jung Display substrate and display apparatus having the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3923462B2 (ja) * 2003-10-02 2007-05-30 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TWI604466B (zh) * 2005-08-12 2017-11-01 凱姆控股有限公司 以奈米線爲主之透明導體
US8149346B2 (en) * 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2007243081A (ja) * 2006-03-13 2007-09-20 Hitachi Ltd 薄膜トランジスタ基板及び薄膜トランジスタ基板の生成方法
JP5409369B2 (ja) * 2006-10-12 2014-02-05 カンブリオス テクノロジーズ コーポレイション ナノワイヤベースの透明導電体およびその適用
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060018576A (ko) * 2004-08-25 2006-03-02 삼성전자주식회사 표시 장치용 배선 및 이의 형성 방법
CN1763617A (zh) * 2004-10-21 2006-04-26 三星电子株式会社 金属线及制造方法、基板及制造方法和显示装置
CN1766701A (zh) * 2004-10-28 2006-05-03 三星电子株式会社 导电结构及其形成方法、阵列基板以及液晶显示面板
US20090130600A1 (en) * 2007-11-20 2009-05-21 Irving Lyn M Multicolored mask process for making display circuitry
US20100067211A1 (en) * 2008-09-12 2010-03-18 Han Mi-Jung Display substrate and display apparatus having the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102496617A (zh) * 2011-10-06 2012-06-13 友达光电股份有限公司 主动元件阵列基板及其制造方法
CN103700673A (zh) * 2013-12-24 2014-04-02 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN103700673B (zh) * 2013-12-24 2017-07-04 京东方科技集团股份有限公司 一种显示装置、阵列基板及其制作方法
CN107942594A (zh) * 2017-11-14 2018-04-20 京东方科技集团股份有限公司 一种显示基板及其制作方法和显示装置
WO2020113781A1 (zh) * 2018-12-03 2020-06-11 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其显示器件

Also Published As

Publication number Publication date
TW201227109A (en) 2012-07-01
US20120168790A1 (en) 2012-07-05
CN102751305A (zh) 2012-10-24

Similar Documents

Publication Publication Date Title
CN108183126B (zh) 一种弹性显示面板制作方法、弹性显示面板及其显示器
CN104409467B (zh) 一种触控面板及其制作方法和显示装置
CN108962947B (zh) 一种柔性显示面板和显示装置
CN110047880B (zh) 显示面板
CN107424519B (zh) 柔性显示面板及柔性显示装置
CN104241544B (zh) 阵列衬底
CN101232043B (zh) 平板显示装置及基体
KR20200035932A (ko) 표시 장치
CN108336107A (zh) 有机发光二极管（oled）阵列基板及其制备方法、显示装置
CN105308752B (zh) 薄膜晶体管、其制造方法和包括其的显示装置
CN104425762B (zh) 显示面板以及包括该显示面板的有机发光显示装置
CN110010649A (zh) 显示装置
CN105045435B (zh) 一种内嵌式触摸屏及显示装置
CN110010623A (zh) 显示装置
CN106206649A (zh) 自电容触摸传感器集成型显示装置及其制造方法
CN108364988A (zh) 触控显示基板及其制作方法、显示装置
CN109119452A (zh) 显示面板及显示装置
CN107992225A (zh) 触控显示面板及其制造方法
EP3333891A1 (en) Array substrate having conductive planarization layer and preparation method therefor
CN102569341A (zh) 有机发光二极管显示器
CN107452780A (zh) Oled基板及制作方法、显示装置
CN102184928A (zh) 显示元件及其制造方法
CN106356467A (zh) 有机发光二极管显示器和制造其的方法
CN110416257A (zh) 显示面板背板结构、其制备方法及顶发射型显示面板
CN208111487U (zh) 阵列基板及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110914