CN104576526A - 一种阵列基板及其制备方法和显示装置 - Google Patents
一种阵列基板及其制备方法和显示装置 Download PDFInfo
- Publication number
- CN104576526A CN104576526A CN201310710867.1A CN201310710867A CN104576526A CN 104576526 A CN104576526 A CN 104576526A CN 201310710867 A CN201310710867 A CN 201310710867A CN 104576526 A CN104576526 A CN 104576526A
- Authority
- CN
- China
- Prior art keywords
- passivation layer
- layer
- metal
- via hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000002360 preparation method Methods 0.000 title claims abstract description 34
- 238000002161 passivation Methods 0.000 claims abstract description 201
- 238000009413 insulation Methods 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims description 115
- 229910052751 metal Inorganic materials 0.000 claims description 105
- 239000002184 metal Substances 0.000 claims description 105
- 238000000034 method Methods 0.000 claims description 65
- 238000000059 patterning Methods 0.000 claims description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 47
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 239000012528 membrane Substances 0.000 claims description 20
- 229910044991 metal oxide Inorganic materials 0.000 claims description 19
- 150000004706 metal oxides Chemical class 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 12
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 11
- 238000004380 ashing Methods 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 230000007547 defect Effects 0.000 abstract description 3
- 230000035515 penetration Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 273
- 239000011241 protective layer Substances 0.000 description 20
- 238000005530 etching Methods 0.000 description 17
- 238000000151 deposition Methods 0.000 description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- PEQFPKIXNHTCSJ-UHFFFAOYSA-N alumane;niobium Chemical compound [AlH3].[Nb] PEQFPKIXNHTCSJ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板及其制备方法和显示装置，其制备方法包括：在基板上依次形成栅极和栅线、栅绝缘层、有源层、源极、漏极、数据线、第一钝化层、像素电极、第二钝化层、公共电极，其中源极、漏极、数据线与第一钝化层过孔在同一次构图工艺中形成。本发明的制备工艺中省去了保护层的制作，优化了制备工艺，缩短了生产周期，避免了倒角不良的缺陷，提升了第一钝化层的透过率，改善了画质亮度，进一步降低了显示装置的使用功耗，同时也减少了成本，提升了量产。
Description
技术领域
本发明涉及液晶显示技术，具体涉及一种阵列基板及其制备方法和显示装置。
背景技术
在薄膜晶体管液晶显示器（TFT-LCD，Thin Film Transistor Liquid CrystalDisplay）的制备领域，阵列基板的基本结构依次为：基板、栅极和栅线、栅绝缘层、有源层、源极、漏极、保护层、第一钝化层、像素电极、第二钝化层、公共电极。
现有技术中的阵列基板制备过程一般包括如下步骤：
a、制作栅极和栅线：如图1所示，在基板1上沉积金属薄膜，通过第一次构图工艺形成栅极3和栅线2。其中，构图工艺包括如下步骤：沉积薄膜、掩模、刻蚀、剥离。在本次构图工艺中，所采用的金属包括铜（Cu）、钼铝铌（AlNd/Mo）、铝钼（Al/Mo）等。
b、制作栅绝缘层及有源层：如图2所示，在完成步骤a的基板上依次沉积栅绝缘层4薄膜，氮化硅/氧化硅薄膜5、掺杂硅薄膜6，通过第二次构图工艺由非晶硅薄膜5、掺杂硅薄膜6形成有源层，即硅岛图案。
c、制作栅绝缘层过孔：如图3所示，在完成步骤b的基板上通过第三次构图工艺，在基板的栅线2的上方，形成栅绝缘层过孔，完成阵列基板行驱动（Gatedriver on array,简称GOA，）功能单元的栅绝缘层过孔的制作。
d、制作源极、漏极、沟道：如图4所示，在完成步骤c的基板上沉积金属薄膜，在所沉积的金属薄膜上通过第四次构图工艺在栅极3的上方制作源极7、漏极10，同时在栅线2的上方制作数据线8，其中，本次构图工艺所采用的刻蚀为湿法刻蚀。再将源极7、漏极10的中间位置处的有源层的掺杂硅薄膜刻蚀掉。
e、制作保护层：如图5所示，在完成步骤d的基板上，沉积保护层薄膜，形成保护层14。
f、制作第一钝化层及第一钝化层过孔：如图6所示，在完成步骤e的基板上，涂覆感光树脂材料，经过第五次构图工艺，得到第一钝化层9，同时在漏极10的上方制作第一钝化层过孔。
g、制作保护层过孔：如图7所示，在完成步骤f的基板上，在保护层14上与第一钝化层9过孔相对应的位置处进行刻蚀制作保护层过孔。
h、制作像素电极：如图8所示，在完成步骤g的基板上，沉积第一氧化铟锡透明薄膜，通过第六次构图工艺得到透明的像素电极11。
i、制作第二钝化层及第二钝化层过孔：如图9所示，在完成步骤h的基板上，沉积第二钝化层12薄膜，通过第七次构图工艺在第二钝化层12上与栅绝缘层过孔相对应的位置处制作第二钝化层过孔。
j、制作公共电极：如图10所示，在完成步骤i的基板上，沉积氧化铟锡薄膜，通过第八次构图工艺制作公共电极13。
以上，共需经过八次构图工艺，最终完成阵列基板的制作。这个生产过程工艺复杂，周期长，成本高；制作第一钝化层过孔时，因保护层的氮化硅等材料和感光树脂材料不同，造成横向刻蚀速率不同，很容易造成过孔的倒角不良，从而造成线接触不良而带来显示屏的显示异常和边角发暗等问题。
发明内容
有鉴于此，本发明的主要目的在于提供一种阵列基板及其制备方法和显示装置，以改善阵列基板性能，优化阵列基板的制备工艺。
为了达到上述目的，本发明的技术方案是这样实现的：
本发明一个方面提供了一种阵列基板的制备方法，所述制备方法包括：
在衬底基板上依次形成第一金属层、第一钝化层，通过第一构图工艺在第一金属层上形成源极、漏极和数据线，并同时在第一钝化层上形成第一钝化层过孔。
进一步的，所述的制备方法，还包括：
在所述形成第一金属层、第一钝化层之前，通过第二构图工艺形成有源层。
进一步的，所述有源层为非晶硅薄膜或金属氧化物半导体薄膜或包括非晶硅薄膜和掺杂硅薄膜的双层薄膜或包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜。
进一步的，所述第一钝化层采用感光树脂材料形成。
进一步的，所述通过第一构图工艺在第一金属层上形成源极、漏极和数据线，并同时在第一钝化层上形成第一钝化层过孔包括：
在所述第一钝化层上涂覆光刻胶，掩模后进行曝光、显影，对所述第一钝化层和第一金属层同时进行刻蚀，形成源极、漏极、数据线和第一钝化层过孔。
进一步的，当所述有源层为包括非晶硅薄膜和掺杂硅薄膜的双层薄膜或包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜时，在第一构图工艺中，在所述对第一钝化层和第一金属层同时进行刻蚀的过程中，同时对所述掺杂硅薄膜与源极和漏极之间的沟道相对应的位置处进行刻蚀。
进一步的，所述第一钝化层采用氮化硅材料形成。
进一步的，所述通过第一构图工艺在第一金属层上形成源极、漏极和数据线，并在第一钝化层上形成第一钝化层过孔包括：
在所述第一钝化层上涂覆光刻胶，掩模后进行曝光、显影，对所述第一钝化层和第一金属层同时进行刻蚀，形成源极、漏极和数据线；接着对所述光刻胶进行灰化，露出第一钝化层过孔位置处的氮化硅；再对所述第一钝化层过孔位置处的氮化硅进行刻蚀以形成第一钝化层过孔；
或者，
在所述第一钝化层上涂覆光刻胶，掩模后进行曝光、显影，对所述第一钝化层进行刻蚀，形成第一钝化层过孔，露出第一金属层；再对所述第一金属层进行刻蚀，形成源极、漏极和数据线；接着对所述光刻胶进行灰化，露出第一钝化层过孔位置处的氮化硅；再对所述第一钝化层过孔位置处的氮化硅进行刻蚀以形成第一钝化层过孔。
进一步的，当所述有源层为包括非晶硅薄膜和掺杂硅薄膜的双层薄膜、或为包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜时，在第一构图工艺中，在所述对第一钝化层过孔位置处的氮化硅进行刻蚀的同时，对所述掺杂硅薄膜与源极和漏极之间的沟道相对应的位置进行刻蚀。
进一步的，所述方法还包括：
在衬底基板上形成第二金属层，通过第三构图工艺形成栅极和栅线；
在所述第二金属层之上，在形成有源层之前形成栅绝缘层，通过第四构图工艺在所述栅绝缘层上与位于基板周边的驱动薄膜晶体管位置处的所述栅线对应的位置处形成栅绝缘层过孔；
在形成有所述第二金属层、栅绝缘层、有源层、第一金属层和第一钝化层的基板上通过第五构图工艺形成像素电极；
在所述第一钝化层和像素电极之上，形成第二钝化层，并在所述第二钝化层上与第一钝化层过孔相对应的位置处通过第六构图工艺形成第二钝化层过孔；
在形成有所述第二钝化层的基板上通过第七构图工艺形成公共电极。
进一步的，所述第二金属层所采用的金属包括铜、钼铝钼或者铝钼；所述第一金属层所采用的金属包括铜，钼铝钼或者铝钼；所述第二钝化层为氮化硅薄膜、氧化硅薄膜或氮化硅与氧化硅的双层薄膜。
本发明另一个方面还提供了一种阵列基板，包括衬底基板；所述衬底基板上设置有源极、漏极和数据线，所述源极、漏极和数据线位于第一金属层上；所述第一金属层之上覆盖有第一钝化层，所述第一钝化层上设置有第一钝化层过孔。
进一步的，所述阵列基板还包括有源层，所述有源层设置于所述第一金属层之下。
进一步的，所述有源层为非晶硅薄膜或金属氧化物半导体薄膜或包括非晶硅薄膜和掺杂硅薄膜的双层薄膜或包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜。
进一步的，所述第一钝化层由感光树脂或氮化硅材料构成。
进一步的，所述阵列基板还包括：
栅极和栅线的第二金属层，所述第二金属层覆盖于所述衬底基板上；
栅绝缘层过孔的栅绝缘层，所述栅绝缘层覆盖于所述第二金属层之上且位于所述有源层之下；
像素电极，所述像素电极位于所述第一钝化层之上；
第二钝化层过孔的第二钝化层，所述第二钝化层覆盖于所述第一钝化层和所述像素电极之上；
公共电极，所述公共电极位于第二钝化层之上；
其中，所述栅绝缘层过孔用于连接栅线和第一金属层的数据线；所述第二钝化层过孔用于完成像素电极的引线。
进一步的，所述第二金属层所采用的金属包括铜、钼铝钼或者铝钼；所述第一金属层所采用的金属包括铜，钼铝钼，铝钼；所述第二钝化层为氮化硅薄膜、氧化硅薄膜或氮化硅与氧化硅的双层薄膜。
本发明还提供一种显示装置，包括上述实施例所述的阵列基板。
本发明所提供的一种阵列基板的制备方法，有效的保护了沟道处的有源层,同时缩短了生产周期，提升了量产。
本发明在制备工艺中省去了保护层的制作，刻蚀过程中不涉及保护层和钝化层两种不同的材料，只存在钝化层上的一个刻蚀速度，避免了倒角不良的缺陷，改善了显示装置的显示效果；同时优化了制备工艺，缩短了生产周期，减少了成本，提升了量产。
附图说明
图1为阵列基板形成有栅极和栅线的截面示意图；
图2为阵列基板形成有栅绝缘层和有源层的截面示意图；
图3为阵列基板形成有栅绝缘层过孔的截面示图；
图4为现有技术中阵列基板形成有源极、漏极的截面示意图；
图5为现有技术中阵列基板形成有保护层的截面示意图；
图6为现有技术中阵列基板形成有第一钝化层及第一钝化层过孔的截面示意图；
图7为现有技术中阵列基板形成有保护层过孔的截面示意图；
图8为现有技术中阵列基板形成有像素电极的截面示意图；
图9为现有技术中阵列基板形成有第二钝化层及第二钝化层过孔的截面示意图；
图10为现有技术中阵列基板形成有公共电极的截面示意图；
图11a为本发明第一实施例阵列基板形成有第二金属层的截面示意图；
图11b为本发明第一实施例阵列基板形成有第二金属层的俯视图；
图12a为本发明第一实施例阵列基板形成有第一钝化层的截面示意图；
图12b为本发明第一实施例阵列基板形成有源极、漏极和第一钝化层过孔的截面示意图；
图12c为本发明第一实施例阵列基板形成有源极、漏极和第一钝化层过孔的俯视图；
图13a为本发明第一实施例阵列基板形成有像素电极的截面示意图；
图13b为本发明第一实施例阵列基板形成有像素电极的俯视图；
图14为本发明第一实施例阵列基板形成有第二钝化层及第二钝化层过孔的截面示意图；
图15为本发明第一实施例阵列基板形成有公共电极的截面示意图；
图16a为本发明第二实施例阵列基板形成有第一钝化层的截面示意图；
图16b为本发明第二实施例阵列基板形成有源极、漏极和第一钝化层过孔的截面示意图；
图16c为本发明第二实施例阵列基板形成有源极、漏极和第一钝化层过孔的俯视图。
附图标记说明：
1 基板，2 栅线，3 栅极，4 栅绝缘层，5 非晶硅薄膜，6 掺杂硅薄膜，7 源极，8 数据线，9 第一钝化层，10 漏极，11 像素电极，12 第二钝化层，13 公共电极，14 保护层，15 光刻胶。
具体实施方式
以下结合附图和具体实施例对本发明做进一步说明。
本发明实施例提供了一种阵列基板的制备方法，包括：
依次形成第一金属层、第一钝化层，通过第一构图工艺在第一金属层上形成源极、漏极和数据线，并同时在第一钝化层上形成第一钝化层过孔。第一金属层所采用的金属包括铜，钼铝钼或铝钼。第一钝化层过孔用于连接第一金属层的数据线和像素电极。
在所述形成第一金属层、第一钝化层之前，通过第二构图工艺形成有源层。
所述有源层为非晶硅薄膜或金属氧化物半导体薄膜或包括非晶硅薄膜和掺杂硅薄膜的双层薄膜或包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜；其中，非晶硅可以为a-Si，金属氧化物半导体可以为铟镓锌氧化物（IGZO），掺杂硅可以为n+Si。
具体的，第一钝化层可以为感光树脂或氮化硅。
当所述第一钝化层采用感光树脂材料形成时：
通过第一构图工艺在第一金属层上形成源极、漏极、数据线，并同时在第一钝化层上形成第一钝化层过孔包括：在所述第一钝化层上涂覆光刻胶，掩模后进行曝光、显影，对所述第一钝化层和第一金属层同时进行刻蚀，形成源极、漏极、数据线和第一钝化层过孔；另外，当所述有源层为包括非晶硅薄膜和掺杂硅薄膜的双层薄膜或包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜时，在第一构图工艺中，在所述对第一钝化层和第一金属层同时进行刻蚀的过程中，同时对所述掺杂硅薄膜与源极和漏极之间的沟道相对应的位置处进行刻蚀。
与现有技术相比，本发明实施例在制备工艺中省去了保护层的制作，优化了制备工艺，缩短了生产周期；同时，由于省去了制作保护层的工艺步骤，仅有由感光树脂构成的第一钝化层，由于树脂材料本身与氮化硅、氧化硅等保护层材料相比，具有高透光率、低介电常数、容易涂覆平坦的特性，高透光率可以使更多的光线穿过基板从而省电，低介电常数可以减小电容，存储的电荷量少，则逻辑功耗就小，从而提升了第一钝化层的透过率；另外，刻蚀过程中不涉及不同的材料，只存在同一刻蚀速度，避免了倒角不良的缺陷。
当所述第一钝化层采用氮化硅材料形成时：
所述通过第一构图工艺在第一金属层上形成源极、漏极、数据线，并在第一钝化层上形成第一钝化层过孔包括：在所述第一钝化层上涂覆光刻胶，掩模后进行曝光、显影，对所述第一钝化层和第一金属层同时进行刻蚀，形成源极、漏极；接着对所述光刻胶进行灰化，露出第一钝化层过孔位置处的氮化硅；再对所述第一钝化层过孔位置处的氮化硅进行刻蚀；
或者，
在所述第一钝化层上涂覆光刻胶，掩模后进行曝光、显影，对所述第一钝化层进行刻蚀，形成第一钝化层过孔，露出第一金属层；再对所述第一金属层进行刻蚀，形成源极、漏极；接着对所述光刻胶进行灰化，露出第一钝化层过孔位置处的氮化硅；再对所述第一钝化层过孔位置处的氮化硅进行刻蚀；
另外，当所述有源层为包括非晶硅薄膜和掺杂硅薄膜的双层薄膜或包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜时，在第一构图工艺中，在所述对第一钝化层过孔位置处的氮化硅进行刻蚀的同时，对所述掺杂硅薄膜与源极和漏极之间的沟道相对应的位置进行刻蚀。
进一步的，上述制备方法还包括：
在衬底基板上形成第二金属层，通过第三构图工艺形成栅极和栅线，其中，第二金属层所采用的金属包括铜、钼铝钼或铝钼；
在第二金属层之上，在形成有源层之前形成栅绝缘层，通过第四构图工艺在所述栅绝缘层上与位于基板周边的驱动薄膜晶体管位置处的所述栅线对应的位置处形成栅绝缘层过孔；其中，栅绝缘层所采用的材料可以为SiNx，SiOx，SiNx/SiOx等；栅绝缘层过孔用于连接栅线和第一金属层的数据线。
在形成有所述第二金属层、栅绝缘层、有源层、第一金属层和第一钝化层的基板上通过第五构图工艺形成像素电极；其中，像素电极的材料可以是氧化铟锡。
在第一钝化层和像素电极之上，形成第二钝化层，并在所述第二钝化层上与第一钝化层过孔相对应的位置处通过第六构图工艺形成第二钝化层过孔；其中，第二钝化层为氮化硅薄膜、氧化硅薄膜或氮化硅与氧化硅的双层薄膜，所述第二钝化层过孔用于完成像素电极的引线。
在形成有所述第二钝化层的基板上通过第七构图工艺形成公共电极；其中，公共电极的材料可以是氧化铟锡。
以下结合附图具体说明一下本发明的第一实施例。
图1为阵列基板形成有栅极和栅线的截面示意图。如图1所示，在基板1上沉积AlNd/Mo金属薄膜，通过第三构图工艺形成栅极3和栅线2。
图2为阵列基板形成有栅绝缘层和有源层的截面示意图。如图2所示，在栅极3和栅线2上依次沉积氮化硅形成栅绝缘层4、非晶硅（a-Si）薄膜5、掺杂硅（n+Si）薄膜6，在a-Si薄膜、n+Si薄膜上通过第二构图工艺形成有源层。
图3为阵列基板形成有栅绝缘层过孔的截面示意图。如图3所示，通过第四构图工艺形成栅绝缘层过孔，完成阵列基板行驱动（Gate Driver on Array，简称GOA）功能单元的栅绝缘层过孔的制作。
图11a为本发明第一实施例的阵列基板形成有第一金属层的截面示意图。如图11a所示，在有源层上沉积Al/Mo金属层，此时，沟道处有源层的a-Si薄膜被金属层覆盖，从而可以很好的保护沟道处的有源层，暂时起到保护层的作用；图11b为本发明第一实施例的阵列基板形成有第一金属层的俯视图。如图11a和11b所示，对Al/Mo金属层进行刻蚀，刻蚀后的Al/Mo金属层包括用于形成源极7、漏极10和数据线8的金属层部分，同时包括覆盖在沟道上方的金属层部分。此时不进行源极7、漏极10、数据线8的制作，第一金属层对有源层暂时起到很好的保护作用。
与现有技术中相比，本发明第一实施例省去了保护层的制作，因此，进一步降低了成本，同时不仅避免了沟道处的有源层受感光树脂材料的影响，而且也避免了所形成的栅绝缘层过孔倒角不良的问题，提升了光线的透过率，降低背光源的功耗，缩短了制作周期，提升了量产。
图12a为本发明第一实施例的阵列基板形成有第一钝化层的截面示意图。如图12a所示，在第一钝化层9上涂覆光刻胶15，掩模后进行曝光、显影。图12b为本发明第一实施例的阵列基板形成有源极、漏极、数据线和第一钝化层过孔的截面示意图，图12c为本发明第一实施例的阵列基板形成有源极、漏极和第一钝化层过孔的俯视图。如图12b和图12c所示，通过第一构图工艺，对第一钝化层9和第一金属层同时进行刻蚀，形成源极7、漏极10、数据线8和第一钝化层过孔，同时对与沟道区的位置相对应的n-Si薄膜进行刻蚀。此时，在保护漏极7的前提下，形成了源极7、漏极10和数据线8，也完成了漏极7和栅绝缘层过孔相对应位置的第一钝化层过孔的制作。
图13a为本发明第一实施例的阵列基板形成有像素电极的截面示意图，图13b为本发明第一实施例的阵列基板形成有像素电极的俯视图。如图13a和图13b所示，首先沉积氧化铟锡薄膜，通过第五构图工艺即掩模后曝光、显影、刻蚀，得到像素电极11。其中，跟现有工艺不同之处在于，对与沟道位置处相对应的氧化铟锡层进行刻蚀时，调整刻蚀液对Al/Mo金属层和氧化铟锡层的选择比，使得只刻蚀氧化铟锡层而不刻蚀Al/Mo金属层，因此，可以很好的保护源极7、漏极10，不会造成接触不良。
图14为本发明第一实施例的阵列基板形成有第二钝化层及第二钝化层过孔的截面示意图。如图14所示，在完成前述步骤的基板上，沉积SiNx薄膜作为第二钝化层12，通过第六构图工艺即掩模后曝光、显影、刻蚀，在阵列基板的周边制作第二钝化层过孔，完成引线。
图15为本发明第一实施例的阵列基板形成有公共电极的截面示意图。如图15示，在完成前述步骤的基板上，沉积氧化铟锡薄膜，通过第七构图工艺即掩模后曝光、显影、刻蚀，从而得到公共电极13。
在第二实施例中，基本步骤与第一实施例相同，其不同之处在于，第一钝化层采用氮化硅材料。图16a、图16b、图16c所示为以氮化硅为材料的第一钝化层的制作，此时，与现有技术相比，需要调整掩模工艺。
图16a为本发明第二实施例阵列基板形成有第一钝化层的截面示意图，图16b为本发明第二实施例阵列基板形成有源极、漏极和第一钝化层过孔的截面示意图，图16c为本发明第二实施例阵列基板形成有源极、漏极和第一钝化层过孔的俯视图。如图16a、16b和16c所示，对以氮化硅为第一钝化层9的阵列基板进行源极、漏极和第一钝化层过孔的制作，可采用如下两种方案：
方案一、在第一钝化层9上涂覆光刻胶15，掩模后进行曝光、显影，对第一钝化层9和第一金属层同时进行刻蚀，形成源极7、漏极10；接着将光刻胶进行灰化，露出第一钝化层过孔位置处的氮化硅；再对掺杂硅薄膜与沟道相对应的位置和第一钝化层过孔位置处的氮化硅进行刻蚀，调整n-Si和氮化硅的刻蚀选择比为1：7，从而保证有效刻蚀n-Si薄膜和氮化硅；
或者，
在第一钝化层9上涂覆光刻胶15，掩模后进行曝光、显影，对第一钝化层9进行刻蚀，形成第一钝化层过孔，露出第一金属层；再对第一金属层进行刻蚀，形成源极、漏极；接着将光刻胶进行灰化，露出第一钝化层过孔位置处的氮化硅；再对掺杂硅薄膜与沟道相对应的位置和第一钝化层过孔位置处的氮化硅进行刻蚀。调整n-Si和氮化硅的刻蚀选择比为1：7，从而保证有效刻蚀n-Si薄膜和氮化硅。
此时，在保护漏极7的前提下，形成了源极7、漏极10和数据线8，也完成了漏极7和栅绝缘层过孔相对应位置的第一钝化层过孔的制作。
在第三实施例中，基本步骤与第一实施例相同，其不同之处在于，将形成有源层的第二构图工艺与形成栅绝缘层过孔的第四构图工艺合并成一次构图工艺，采用狭缝曝光技术或者半掩膜技术，将光刻胶进行灰化，从而暴露有源层区域，通过第二构图工艺一次性完成有源层和栅绝缘层过孔的制作。
本发明实施例还提供一种通过上述制备方法制备的阵列基板，所制备的阵列基板包括：衬底基板；所述衬底基板上设置有源极、漏极和数据线，所述源极、漏极和数据线位于第一金属层上；所述第一金属层之上覆盖有第一钝化层，所述第一钝化层上设置有第一钝化层过孔。
还包括有源层，有源层设置于所述第一金属层之下，且所述有源层为非晶硅薄膜或金属氧化物半导体薄膜或包括非晶硅薄膜和掺杂硅薄膜的双层薄膜、或包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜；
还包括：
栅极和栅线的第二金属层，所述第二金属层覆盖于所述衬底基板上；
栅绝缘层过孔的栅绝缘层，所述栅绝缘层覆盖于所述第二金属层之上且位于有源层之下；
像素电极，所述像素电极位于所述第一钝化层之上；
第二钝化层过孔的第二钝化层，所述第二钝化层覆盖于所述第一钝化层和所述像素电极之上；
公共电极，所述公共电极位于第二钝化层之上；
其中，所述栅绝缘层过孔用于连接栅线和第一金属层的数据线；所述第二钝化层过孔用于完成像素电极的引线。
本发明实施例还提供一种包括所述阵列基板的显示装置。所述显示装置，其阵列基板省去了保护层，改善了画质亮度，进一步降低了使用功耗，同时省去了制作保护层的工艺步骤，源极、漏极、数据线和第一钝化层过孔在同一个步骤中同时完成，减少了成本，提升了量产。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (18)
1.一种阵列基板的制备方法，其特征在于，所述制备方法包括：
在衬底基板上依次形成第一金属层、第一钝化层，通过第一构图工艺在第一金属层上形成源极、漏极和数据线，并同时在第一钝化层上形成第一钝化层过孔。
2.如权利要求1所述的制备方法，其特征在于，还包括：
在所述形成第一金属层、第一钝化层之前，通过第二构图工艺形成有源层。
3.如权利要求2所述的制备方法，其特征在于，所述有源层为非晶硅薄膜或金属氧化物半导体薄膜或包括非晶硅薄膜和掺杂硅薄膜的双层薄膜或包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜。
4.如权利要求3所述的制备方法，其特征在于，所述第一钝化层采用感光树脂材料形成。
5.如权利要求4所述的制备方法，其特征在于，
所述通过第一构图工艺在第一金属层上形成源极、漏极和数据线，并同时在第一钝化层上形成第一钝化层过孔包括：
在所述第一钝化层上涂覆光刻胶，掩模后进行曝光、显影，对所述第一钝化层和第一金属层同时进行刻蚀，形成源极、漏极、数据线和第一钝化层过孔。
6.如权利要求5所述的制备方法，其特征在于，当所述有源层为包括非晶硅薄膜和掺杂硅薄膜的双层薄膜或包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜时，在第一构图工艺中，在所述对第一钝化层和第一金属层同时进行刻蚀的过程中，同时对所述掺杂硅薄膜与源极和漏极之间的沟道相对应的位置处进行刻蚀。
7.如权利要求3所述的制备方法，其特征在于，所述第一钝化层采用氮化硅材料形成。
8.如权利要求7所述的制备方法，其特征在于，
所述通过第一构图工艺在第一金属层上形成源极、漏极和数据线，并在第一钝化层上形成第一钝化层过孔包括：
在所述第一钝化层上涂覆光刻胶，掩模后进行曝光、显影，对所述第一钝化层和第一金属层同时进行刻蚀，形成源极、漏极和数据线；接着对所述光刻胶进行灰化，露出第一钝化层过孔位置处的氮化硅；再对所述第一钝化层过孔位置处的氮化硅进行刻蚀以形成第一钝化层过孔；
或者，
在所述第一钝化层上涂覆光刻胶，掩模后进行曝光、显影，对所述第一钝化层进行刻蚀，形成第一钝化层过孔，露出第一金属层；再对所述第一金属层进行刻蚀，形成源极、漏极和数据线；接着对所述光刻胶进行灰化，露出第一钝化层过孔位置处的氮化硅；再对所述第一钝化层过孔位置处的氮化硅进行刻蚀以形成第一钝化层过孔。
9.如权利要求8所述的制备方法，其特征在于，当所述有源层为包括非晶硅薄膜和掺杂硅薄膜的双层薄膜、或为包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜时，在第一构图工艺中，在所述对第一钝化层过孔位置处的氮化硅进行刻蚀的同时，对所述掺杂硅薄膜与源极和漏极之间的沟道相对应的位置进行刻蚀。
10.如权利要求1至9任一项所述的制备方法，其特征在于，还包括：
在衬底基板上形成第二金属层，通过第三构图工艺形成栅极和栅线；
在所述第二金属层之上，在形成有源层之前形成栅绝缘层，通过第四构图工艺在所述栅绝缘层上与位于基板周边的驱动薄膜晶体管位置处的所述栅线对应的位置处形成栅绝缘层过孔；
在形成有所述第二金属层、栅绝缘层、有源层、第一金属层和第一钝化层的基板上通过第五构图工艺形成像素电极；
在所述第一钝化层和像素电极之上，形成第二钝化层，并在所述第二钝化层上与第一钝化层过孔相对应的位置处通过第六构图工艺形成第二钝化层过孔；
在形成有所述第二钝化层的基板上通过第七构图工艺形成公共电极。
11.如权利要求10所述的制备方法，其特征在于，所述第二金属层所采用的金属包括铜、钼铝钼或者铝钼；所述第一金属层所采用的金属包括铜，钼铝钼或者铝钼；所述第二钝化层为氮化硅薄膜、氧化硅薄膜或氮化硅与氧化硅的双层薄膜。
12.一种阵列基板，其特征在于，包括衬底基板；所述衬底基板上设置有源极、漏极和数据线，所述源极、漏极和数据线位于第一金属层上；所述第一金属层之上覆盖有第一钝化层，所述第一钝化层上设置有第一钝化层过孔。
13.如权利要求12所述的阵列基板，其特征在于，还包括有源层，所述有源层设置于所述第一金属层之下。
14.如权利要求13所述的阵列基板，其特征在于，所述有源层为非晶硅薄膜或金属氧化物半导体薄膜或包括非晶硅薄膜和掺杂硅薄膜的双层薄膜或包括金属氧化物半导体薄膜和掺杂硅薄膜的双层薄膜。
15.如权利要求14所述的阵列基板，其特征在于，所述第一钝化层由感光树脂或氮化硅材料构成。
16.如权利要求12至15任一项所述的阵列基板，其特征在于，还包括：
栅极和栅线的第二金属层，所述第二金属层覆盖于所述衬底基板上；
栅绝缘层过孔的栅绝缘层，所述栅绝缘层覆盖于所述第二金属层之上且位于所述有源层之下；
像素电极，所述像素电极位于所述第一钝化层之上；
第二钝化层过孔的第二钝化层，所述第二钝化层覆盖于所述第一钝化层和所述像素电极之上；
公共电极，所述公共电极位于第二钝化层之上；
其中，所述栅绝缘层过孔用于连接栅线和第一金属层的数据线；所述第二钝化层过孔用于完成像素电极的引线。
17.如权利要求16所述的阵列基板，其特征在于，所述第二金属层所采用的金属包括铜、钼铝钼或者铝钼；所述第一金属层所采用的金属包括铜，钼铝钼，铝钼；所述第二钝化层为氮化硅薄膜、氧化硅薄膜或氮化硅与氧化硅的双层薄膜。
18.一种显示装置，其特征在于，包括权利要求12至17任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310710867.1A CN104576526B (zh) | 2013-12-19 | 2013-12-19 | 一种阵列基板及其制备方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310710867.1A CN104576526B (zh) | 2013-12-19 | 2013-12-19 | 一种阵列基板及其制备方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576526A true CN104576526A (zh) | 2015-04-29 |
| CN104576526B CN104576526B (zh) | 2018-07-17 |
Family
ID=53092253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310710867.1A Expired - Fee Related CN104576526B (zh) | 2013-12-19 | 2013-12-19 | 一种阵列基板及其制备方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576526B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017008332A1 (zh) * | 2015-07-14 | 2017-01-19 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| CN108962827A (zh) * | 2018-07-13 | 2018-12-07 | 京东方科技集团股份有限公司 | 阵列基板中双层金属层的制造方法以及阵列基板 |
| US10304861B2 (en) | 2015-09-28 | 2019-05-28 | Boe Technology Group Co., Ltd. | Array substrate and method of manufacturing the same, and display panel |
| CN111710652A (zh) * | 2020-06-12 | 2020-09-25 | 信利(仁寿)高端显示科技有限公司 | 一种tft基板的连接孔制作方法及tft基板 |
| CN111897168A (zh) * | 2020-08-21 | 2020-11-06 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090053844A1 (en) * | 2007-08-24 | 2009-02-26 | Au Optronics Corporation | Method for fabricating pixel structure |
| CN101526707A (zh) * | 2008-03-07 | 2009-09-09 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板结构及其制造方法 |
| CN103383945A (zh) * | 2013-07-03 | 2013-11-06 | 北京京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
| CN203659865U (zh) * | 2013-12-19 | 2014-06-18 | 北京京东方光电科技有限公司 | 一种阵列基板和显示装置 |
-
2013
- 2013-12-19 CN CN201310710867.1A patent/CN104576526B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090053844A1 (en) * | 2007-08-24 | 2009-02-26 | Au Optronics Corporation | Method for fabricating pixel structure |
| CN101526707A (zh) * | 2008-03-07 | 2009-09-09 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板结构及其制造方法 |
| CN103383945A (zh) * | 2013-07-03 | 2013-11-06 | 北京京东方光电科技有限公司 | 一种阵列基板、显示装置及阵列基板的制造方法 |
| CN203659865U (zh) * | 2013-12-19 | 2014-06-18 | 北京京东方光电科技有限公司 | 一种阵列基板和显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017008332A1 (zh) * | 2015-07-14 | 2017-01-19 | 深圳市华星光电技术有限公司 | Tft基板结构及其制作方法 |
| US10304861B2 (en) | 2015-09-28 | 2019-05-28 | Boe Technology Group Co., Ltd. | Array substrate and method of manufacturing the same, and display panel |
| CN108962827A (zh) * | 2018-07-13 | 2018-12-07 | 京东方科技集团股份有限公司 | 阵列基板中双层金属层的制造方法以及阵列基板 |
| CN108962827B (zh) * | 2018-07-13 | 2020-12-08 | 京东方科技集团股份有限公司 | 阵列基板中双层金属层的制造方法以及阵列基板 |
| CN111710652A (zh) * | 2020-06-12 | 2020-09-25 | 信利(仁寿)高端显示科技有限公司 | 一种tft基板的连接孔制作方法及tft基板 |
| CN111897168A (zh) * | 2020-08-21 | 2020-11-06 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576526B (zh) | 2018-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9716110B2 (en) | Array substrate, method for manufacturing the same, and display device | |
| CN101539697B (zh) | 一种薄膜晶体管液晶显示器像素结构及其制造方法 | |
| CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| US9455282B2 (en) | Manufacturing method of an array substrate | |
| US9305945B2 (en) | TFT array substrate, manufacturing method of the same and display device | |
| US10833107B2 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
| CN104576526A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
| CN103500730A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102468243B (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| CN103762199A (zh) | 一种液晶显示器的阵列基板的制造方法 | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| CN104183603B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN104916649A (zh) | 阵列基板及其制造方法 | |
| CN101740524A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
| CN203659865U (zh) | 一种阵列基板和显示装置 | |
| CN103700668A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN109037151B (zh) | 一种阵列基板的制备方法 | |
| KR101831080B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 | |
| CN103838047B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN108198819A (zh) | 一种阵列基板及其制备方法 | |
| CN203561812U (zh) | 一种阵列基板及显示装置 | |
| CN111725134A (zh) | 一种阵列基板及其制造方法 | |
| CN103839888B (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180717 |