CN108962827B - 阵列基板中双层金属层的制造方法以及阵列基板 - Google Patents

阵列基板中双层金属层的制造方法以及阵列基板 Download PDF

Info

Publication number
CN108962827B
CN108962827B CN201810769180.8A CN201810769180A CN108962827B CN 108962827 B CN108962827 B CN 108962827B CN 201810769180 A CN201810769180 A CN 201810769180A CN 108962827 B CN108962827 B CN 108962827B
Authority
CN
China
Prior art keywords
metal layer
photoresist
array substrate
layer
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810769180.8A
Other languages
English (en)
Other versions
CN108962827A (zh
Inventor
宫奎
徐德智
王一军
段献学
张志海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810769180.8A priority Critical patent/CN108962827B/zh
Publication of CN108962827A publication Critical patent/CN108962827A/zh
Application granted granted Critical
Publication of CN108962827B publication Critical patent/CN108962827B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及一种阵列基板中双层金属层的制造方法及阵列基板,该方法包括:在阵列基板上形成第一金属层图案;在所述第一金属层图案上形成绝缘层,并在所述绝缘层上形成过孔;在所述阵列基板上形成双层金属层,所述双层金属层包括下层金属层和上层金属层,所述下层金属层通过所述过孔与所述第一金属层图案接触;在所述阵列基板上形成光刻胶,形成所需的下层金属层和上层金属层的图案,并通过灰化工艺使得通过所述过孔暴露出的上层金属层氧化变成氧化物;通过使所述氧化物与光刻胶剥离液反应,去除所述氧化物以及所述光刻胶,以暴露出所述过孔中的下层金属层。采用本申请的方案,可以克服由于金属氧化导致的搭接不良进而影响TFT工艺良率的问题。

Description

阵列基板中双层金属层的制造方法以及阵列基板
技术领域
本公开涉及显示技术,尤其涉及一种阵列基板中双层金属层的制造方法以及阵列基板。
背景技术
常规应用于液晶显示(LCD)面板阵列基板中的金属导线为铝导线,而阵列基板的性能特征和运行特性部分很大程度上取决于形成阵列基板各元件的材料。随着TV等显示终端大尺寸化、高PPI(每英寸像素)以及驱动频率高速化的趋势及要求,面板开发商不得不面对阵列系统中电阻以及电阻/电容时间延迟及电迁移率低等问题。铝导线较高的电阻率(~4μΩ·cm)使得TFT(薄膜晶体管)像素在高频率下不能充分充电,而这种问题随高频寻址(≥120Hz)的广泛应用会更加明显。
铜导线相对于铝具有较低的电阻率(~2μΩ·cm)及良好的抗电迁移能力,吸引了诸多材料及制程工程师兴趣并进行了较为深入的开发。但在刻蚀制程中,经过等离子体刻蚀,铜金属层会生成氟化铜(CuFx)和氯化铜(CuClx),在200℃以下为固体,不会气化,因此铜金属无法以干法刻蚀的方式制作出导线图案。因此,发展用于铜金属湿刻蚀的刻蚀液变地尤为重要。此外,铜在200℃以下通过互扩散易于与硅反应生成具有CuSi3的化合物,产生很高的接触电阻,因此需要采用其他金属层进行过渡。目前较为常用的是采用难熔金属作为过渡的粘结层和阻挡层,例如Mo,Ti等。
在一些阵列基板的制作过程中,为了设计的需要,周边区域往往需要通过栅极绝缘层中的过孔将源/漏走线与底部栅线走线搭接,在使用两层金属(例如两层铜)制作源/漏走线的制程中,当钝化层(PVX)制作完成后,阵列基板的周边过孔区域往往会出现鼓包或者是顶层的Cu被氧化的现象(参见图1和图2)。这种氧化容易造成搭接不良,进而影响TFT工艺良率。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板中双层金属层的制造方法及阵列基板,能够克服由于金属氧化导致的搭接不良进而影响TFT工艺良率的问题。
根据本公开的一个方面,提供了一种阵列基板中双层金属层的制造方法,包括:
在阵列基板上形成第一金属层图案;
在所述第一金属层图案上形成绝缘层,并在所述绝缘层上形成过孔;
在所述阵列基板上形成双层金属层,所述双层金属层包括下层金属层和上层金属层,所述下层金属层通过所述过孔与所述第一金属层图案接触;
在所述阵列基板上形成光刻胶,形成所需的下层金属层和上层金属层的图案,并通过灰化工艺使得通过所述过孔暴露出的上层金属层氧化变成氧化物;
通过使所述氧化物与光刻胶剥离液反应,去除所述氧化物以及所述光刻胶,以暴露出所述过孔中的下层金属层。
根据本公开的另一方面,还提供了一种阵列基板,其中,所述阵列基板由前述方法制造而成。
在本公开实施例提供的技术方案中,在利用光刻胶形成下层金属层和上层金属层的图案的过程中,还通过灰化工艺使得通过所述过孔暴露出的上层金属层氧化变成氧化物,通过使所述氧化物与光刻胶剥离液反应可以去除光刻胶,同时去除氧化物,进而暴露出过孔中的下层金属层。这可以防止光刻胶残留,进而避免在后续工艺(例如等离子体沉积)中金属氧化导致的搭接不良,进而改善TFT工艺良率。
附图说明
通过参照附图来详细描述其示例性实施例,本公开的上述和其它特征及优点将变得更加明显。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1和图2示出现有技术中Cu被氧化的现象。
图3示出一种双层金属层的示意图。
图4和图5示出Cu金属的氧化示意图。
图6示出根据本公开一示例性实施例的阵列基板中双层金属层的制造方法的流程图。
图7到图16示出阵列基板中双层金属层的制造工艺步骤。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的实施例;相反,提供这些实施例使得本公开将全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而没有所述特定细节中的一个或更多,或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下,不详细示出或描述公知技术方案以避免模糊本公开的各方面。
此外,附图仅为本公开的示意性图解,并非一定是按照比例绘制。图中相同的附图标记标识相同或相似的部分,因而将省略对它们的重复描述。
发明人在实现本公开技术方案的过程中发现,由于Cu的扩散性较强,因此在制作双层金属源/漏图案的过程中,Cu金属的表面光刻胶与Cu会发生复杂的反应,使Cu金属表面生成一层复合薄膜,也就是说在对双层铜金属进行湿法刻蚀制作出源/漏图案后的剥离制程中,光刻胶剥离液往往无法将光刻胶剥离的十分干净,这样在后续的等离子体处理或者是PECVD(Plasma Enhanced Chemical Vapor Deposition,等离子体增强化学汽相沉积)制作钝化层(PVX)的工序中,等离子体极易与光刻胶残留发生反应。
图3示出了一种双层金属层的示意图。如图3所示,基底01上制作有栅走线02,双层金属层电极分为两层,下面的一层是防扩散层04,用于防止铜扩散,通常选用Mo、MoNb、Ti等金属或者合金,上面一层是金属Cu层05,位于最表面,双层金属层(例如双层金属层形成的源/漏电极)通过形成在绝缘层03中的过孔031与栅走线02搭接。在相同的水平距离d的范围内,由于过孔具有一定的坡度,因此过孔中的表面积会更大,所以光刻胶的残留物更多。这样,在等离子体轰击的过程中,过孔中的Cu金属表面的光刻胶残留物与等离子体的反应会比非过孔区域更为剧烈,这样就十分容易使过孔区域中的Cu金属被等离子体破坏,以至于在后续制程中(如等离子体处理、退火等)过孔的Cu金属极易被氧化,如图4和图5所示。在实际的生产制程中,我们发现当过孔031的深度越大时,过孔中的Cu被氧化程度越大,这也证实了我们上述的猜测。由于过孔中的Cu被氧化腐蚀容易造成搭接不良。
基于以上的分析,本公开一实施例提供一种阵列基板中双层金属层的制造方法。如图6所示,该方法包括以下步骤。
在步骤S1中,在阵列基板上形成第一金属层图案。
在步骤S2中,在所述第一金属层图案上形成绝缘层,并在所述绝缘层上形成过孔。
在步骤S3中,在所述阵列基板上形成双层金属层,所述双层金属层包括下层金属层和上层金属层,所述下层金属层通过所述过孔与所述第一金属层图案接触。
在步骤S4中,在所述阵列基板上形成光刻胶,形成所需的下层金属层和上层金属层的图案,并通过灰化工艺使得通过所述过孔暴露出的上层金属层氧化变成氧化物。
在步骤S5中,通过使所述氧化物与光刻胶剥离液反应,去除所述氧化物以及所述光刻胶,以暴露出所述过孔中的下层金属层。
其中,步骤S4可以包括如下步骤:
利用半色调掩模板,形成光刻胶图案,所述光刻胶图案包括光刻胶完全保留区域、光刻胶半保留区域以及光刻胶完全去除区域,所述光刻胶半保留区域对应于所述过孔,所述光刻胶完全保留区域对应于需要完全保留所述下层金属层和上层金属层的区域,所述光刻胶完全去除区域对应于需要完全去除所述下层金属层和上层金属层的区域;
去除未被光刻胶覆盖的区域的上层金属层和下层金属层,形成所需的下层金属层和上层金属层的图案;
通过灰化工艺,去除所述光刻胶半保留区域的光刻胶,减薄所述光刻胶完全保留区域的光刻胶,并将通过所述过孔暴露出的上层金属层氧化变成氧化物。
其中,通过灰化工艺,去除所述光刻胶半保留区域的光刻胶,减薄所述光刻胶完全保留区域的光刻胶,并将通过所述过孔暴露出的上层金属层氧化变成氧化物,包括:
在进行灰化工艺的设备(例如电感耦合等离子体设备,ICP设备)中通入氧气作为工作气体对光刻胶进行灰化,以去除所述光刻胶半保留区域的光刻胶,减薄所述光刻胶完全保留区域的光刻胶;
在所述光刻胶半保留区域的光刻胶完全去除后,继续进行灰化工艺,使得通过所述过孔暴露出的上层金属层氧化变成氧化物。
在本公开实施例提供的技术方案中,在利用光刻胶形成下层金属层和上层金属层的图案的过程中,还通过灰化工艺使得通过所述过孔暴露出的上层金属层氧化变成氧化物,通过使所述氧化物与光刻胶剥离液反应可以去除光刻胶,同时去除氧化物,进而暴露出过孔中的下层金属层。这可以防止光刻胶残留,进而避免在后续工艺(例如等离子体沉积)中金属氧化导致的搭接不良,进而改善TFT工艺良率。
下面通过具体的例子来说明本公开实施例中制造方法的具体流程。
首先,在阵列基板上形成第一金属层图案。参见图7,在基板1上形成栅走线图案21(该栅走线图案21是第一金属层图案的例子)。另外,在TFT区域,还可以形成TFT中的栅极2。栅极2以及栅走线21可以选用Cu、Al、Mo、Ag等单层或者多层金属制作。
接着,在如图7所示的结构上形成栅极绝缘层3,该栅极绝缘层覆盖栅极2以及栅走线21。另外,在该栅极绝缘层3中形成有过孔31,如图8所示。
接着,在如图8所示的结构上形成有源层4,如图9所示。有源层4可以选用IGZO等金属氧化物。
接着,在如图9所示的结构上形成双层金属薄膜,如图10所示,例如可以采用磁控溅射的方式。双层金属层包括下层金属层51和上层金属层52。下层金属层52一般选用对Cu扩散阻挡效果较好的Mo、MoNb、Ti等金属,厚度约为50~400nm。上层金属层51的厚度约为50~400nm。为防止过孔搭接不良,下层金属层52厚度可以不小于上层金属层51的厚度。如图10所示,在阵列基板的周边过孔区域,下层金属层52通过过孔31与第一金属层图案(即栅走线21)搭接。
接着,在如图10所示的结构上利用半色调掩模板或灰度掩模版,例如通过曝光显影等方式形成光刻胶图案6,如图11所示。该光刻胶图案6包括光刻胶完全保留区域61、光刻胶半保留区域62以及光刻胶完全去除区域63。光刻胶完全保留区域61对应于需要完全保留下层金属层52和上层金属层51的区域(例如过孔区域需要形成双层金属层的区域,以及TFT区域需要形成源/漏电极的区域),光刻胶完全去除区域63对应于需要完全去除下层金属层52和上层金属层51的区域(例如TFT区域的沟道区等),光刻胶半保留区域62对应于过孔31的区域。
接着,在如图11所示的结构上例如利用湿法刻蚀等方式,以上述光刻胶图案6为掩模,去除未被光刻胶覆盖的区域的上层金属层和下层金属层,形成所需的下层金属层和上层金属层的图案。该图案可以包括下层金属层的图案511以及上层金属层的图案521,如图12所示。
接着,在如图12所示的结构上,利用等离子体灰化工艺,使用氧等离子体灰化减薄上述光刻胶图案6,将阵列基板周边的过孔区域上的光刻胶半保留区域62全部去除,同时光刻胶完全保留区域61将会被减薄,如图13所示。在将上述过孔区域上的光刻胶半保留区域6全部去除后,继续灰化,使阵列基板周边的过孔区域中裸露出来的上层金属层(即上部的铜层)全部氧化成CuO 522,如图14所示。上述灰化过程优选地实施例如下:例如利用ICP设备进行灰化时,工作气体氧气流量例如为50~150sccm,例如为100sccm,灰化光刻胶的时间例如为25~50秒(例如50s),光刻胶半保留区域62全部去除后继续灰化10~30s,将过孔区域中的上层金属层51全部氧化成金属氧化物。
对于如图14所示的结构,使用光刻胶剥离液将上述的灰化后的光刻胶掩模全部剥离去除。通常使用的光刻胶剥离液中一般会含有有机胺化合物,例如甲胺、二甲胺、三甲胺、乙胺、二乙胺、三乙胺、异丙胺、仲丁胺、叔丁胺、乙二胺、己胺、己二胺、二亚乙基三胺、三亚乙基二胺、羟胺中的一种或几种。上述技术方案中,所述的溶剂为二甲基亚砜、N-甲基吡啶烷酮、一甲基甲酰胺、一甲基乙酰胺、二甲基甲酰胺、二甲基乙酰胺、乙二醇一甲醚、乙二醇一乙醚、乙二醇二甲醚、N-N-二甲基乙酰胺、环丁砜中的一种或几种,而氧化铜易与氨水或者胺类如乙二胺反应形成配合物,也就是说氧化铜易溶于光刻胶剥离液。所以我们在使用光刻胶剥离液将上述灰化后的光刻胶掩模全部剥离去除的同时,也会将阵列基板周边的过孔区域中裸露出来的CuO 522薄膜全部去除,从而使下层金属层521裸露出来,如图15所示。这样就能避免过孔区域中的Cu金属表面的光刻胶残留,从而防止在后续等离子体处理或者是PECVD沉积钝化层过程中过孔中的光刻胶残留与等离子体发生反应,避免Cu金属在后续制程中被氧化腐蚀影响过孔搭接,提高了TFT制程良率。
如图15所示,在形成过孔区域的双层金属层之后,同时TFT区域的双层金属形成的源/漏电极也形成。至此本公开提出的薄膜晶体管双层铜源/漏电极就制作完成了。
另外,在如图15所示结构的基础上,可以形成钝化层7,并在钝化层中形成过孔,之后可以形成像素电极8,该像素电极8通过钝化层7中的过孔与双层金属层源/漏电极接触,实现TFT的功能,如图16所示。
图16示出了TN模式的TFT阵列基板的例子。然而,本公开提供的制造方法不限于特定的阵列基板,也可以将本公开提供的制造方法应用于HADS、FFS(Fringe FieldSwitching,边缘场开关)等模式的TFT阵列基板,以及OLED用TFT阵列基板等。
在本公开的技术方案中,提出了在制作两层铜源/漏金属走线的过程中,使用半色调掩模板或者是灰度掩模技术,通过灰化工艺将阵列基板周边区域过孔中的上层Cu金属全部氧化成氧化铜,利用氧化铜易溶于剥离液的特性,在剥离光刻胶的过程中同时将上层的氧化铜全部去除,以防止在后续等离子体处理或者是PECVD沉积钝化层过程中过孔中的Cu金属表面的光刻胶残留与等离子体发生反应,避免Cu金属在后续制程中被氧化腐蚀影响过孔搭接,提高了TFT制程良率。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本公开的真正范围和精神由所附的权利要求指出。

Claims (10)

1.一种阵列基板中双层金属层的制造方法,包括:
在阵列基板上形成第一金属层图案;
在所述第一金属层图案上形成绝缘层,并在所述绝缘层上形成过孔;
在所述阵列基板上形成双层金属层,所述双层金属层包括下层金属层和上层金属层,所述下层金属层通过所述过孔与所述第一金属层图案接触;
在所述阵列基板上形成光刻胶,形成所需的下层金属层和上层金属层的图案,并通过灰化工艺使得通过所述过孔暴露出的上层金属层氧化变成氧化物;
通过使所述氧化物与光刻胶剥离液反应,去除所述氧化物以及所述光刻胶,以暴露出所述过孔中的下层金属层;
其中,在所述阵列基板上形成光刻胶,形成所需的下层金属层和上层金属层的图案,并通过灰化工艺使得通过所述过孔暴露出的上层金属层氧化变成氧化物,包括:
形成光刻胶图案,所述光刻胶图案包括光刻胶完全保留区域、光刻胶半保留区域以及光刻胶完全去除区域,所述光刻胶半保留区域对应于所述过孔,所述光刻胶完全保留区域对应于需要完全保留所述下层金属层和上层金属层的区域,所述光刻胶完全去除区域对应于需要完全去除所述下层金属层和上层金属层的区域;
去除未被光刻胶覆盖的区域的上层金属层和下层金属层,形成所需的下层金属层和上层金属层的图案;
通过灰化工艺,去除所述光刻胶半保留区域的光刻胶,减薄所述光刻胶完全保留区域的光刻胶,在所述光刻胶半保留区域的光刻胶完全去除后,继续进行灰化工艺,使得通过所述过孔暴露出的上层金属层氧化变成氧化物。
2.根据权利要求1所述的方法,其中,利用半色调掩模板,形成光刻胶图案。
3.根据权利要求1所述的方法,其中,通过灰化工艺,去除所述光刻胶半保留区域的光刻胶,减薄所述光刻胶完全保留区域的光刻胶,包括:
在进行灰化工艺的设备中通入氧气作为工作气体对光刻胶进行灰化,以去除所述光刻胶半保留区域的光刻胶,减薄所述光刻胶完全保留区域的光刻胶。
4.根据权利要求3所述的方法,其中,在灰化工艺中,氧气的流量为50~150sccm,对光刻胶进行灰化的时间为25~50秒,继续进行灰化工艺使得通过所述过孔暴露出的上层金属层氧化变成氧化物的时间为10到30秒。
5.根据权利要求1至4中任一项所述的方法,其中,所述下层金属层由具有扩散阻挡效果的金属制成。
6.根据权利要求5所述的方法,其中,所述下层金属层由Mo、MoNb以及Ti中的至少之一形成;
所述上层金属层由铜形成。
7.根据权利要求6所述的方法,其中,所述下层金属层的厚度不小于所述上层金属层的厚度。
8.根据权利要求1至4中任一项所述的方法,其中,所述光刻胶剥离液包括甲胺、二甲胺、三甲胺、乙胺、二乙胺、三乙胺、异丙胺、仲丁胺、叔丁胺、乙二胺、己胺、己二胺、二亚乙基三胺、三亚乙基二胺、羟胺中的一种或几种,所述光刻胶剥离液的溶剂为二甲基亚砜、N-甲基吡啶烷酮、一甲基甲酰胺、一甲基乙酰胺、二甲基甲酰胺、二甲基乙酰胺、乙二醇一甲醚、乙二醇一乙醚、乙二醇二甲醚、N-N-二甲基乙酰胺、环丁砜中的一种或几种。
9.根据权利要求2所述的方法,其中,在进行灰化工艺形成所需的下层金属层和上层金属层的图案的同时,还形成所述阵列基板上薄膜晶体管的源极和漏极。
10.一种阵列基板,其中,所述阵列基板由根据权利要求1至9中任一项所述的方法制造而成。
CN201810769180.8A 2018-07-13 2018-07-13 阵列基板中双层金属层的制造方法以及阵列基板 Active CN108962827B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810769180.8A CN108962827B (zh) 2018-07-13 2018-07-13 阵列基板中双层金属层的制造方法以及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810769180.8A CN108962827B (zh) 2018-07-13 2018-07-13 阵列基板中双层金属层的制造方法以及阵列基板

Publications (2)

Publication Number Publication Date
CN108962827A CN108962827A (zh) 2018-12-07
CN108962827B true CN108962827B (zh) 2020-12-08

Family

ID=64483255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810769180.8A Active CN108962827B (zh) 2018-07-13 2018-07-13 阵列基板中双层金属层的制造方法以及阵列基板

Country Status (1)

Country Link
CN (1) CN108962827B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931568B (zh) * 2019-11-26 2021-02-26 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
CN111129036B (zh) * 2019-12-25 2022-07-26 Tcl华星光电技术有限公司 阵列基板及其制备方法、显示面板
CN113488383B (zh) * 2021-06-30 2022-11-01 北京屹唐半导体科技股份有限公司 用于处理工件的方法、等离子体处理设备及半导体器件

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093844A (zh) * 2006-06-23 2007-12-26 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
CN102646630A (zh) * 2011-10-11 2012-08-22 京东方科技集团股份有限公司 一种tft-lcd阵列基板构造及其制造方法
CN102654698A (zh) * 2011-06-15 2012-09-05 京东方科技集团股份有限公司 液晶显示器阵列基板及其制造方法、液晶显示器
CN102709234A (zh) * 2011-08-19 2012-10-03 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法和电子器件
JP2013118294A (ja) * 2011-12-02 2013-06-13 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
CN103745955A (zh) * 2014-01-03 2014-04-23 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN103915451A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN104218019A (zh) * 2013-05-30 2014-12-17 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
CN104576526A (zh) * 2013-12-19 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
CN107093583A (zh) * 2017-05-03 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107464776A (zh) * 2017-08-30 2017-12-12 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101093844A (zh) * 2006-06-23 2007-12-26 北京京东方光电科技有限公司 一种薄膜晶体管器件阵列基板结构及其制造方法
CN102654698A (zh) * 2011-06-15 2012-09-05 京东方科技集团股份有限公司 液晶显示器阵列基板及其制造方法、液晶显示器
CN102709234A (zh) * 2011-08-19 2012-10-03 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法和电子器件
CN102646630A (zh) * 2011-10-11 2012-08-22 京东方科技集团股份有限公司 一种tft-lcd阵列基板构造及其制造方法
JP2013118294A (ja) * 2011-12-02 2013-06-13 Fujitsu Semiconductor Ltd 半導体装置およびその製造方法
CN104218019A (zh) * 2013-05-30 2014-12-17 乐金显示有限公司 薄膜晶体管阵列基板及其制造方法
CN104576526A (zh) * 2013-12-19 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制备方法和显示装置
CN103745955A (zh) * 2014-01-03 2014-04-23 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN103915451A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN107093583A (zh) * 2017-05-03 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107464776A (zh) * 2017-08-30 2017-12-12 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置

Also Published As

Publication number Publication date
CN108962827A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
KR100375435B1 (ko) 박막트랜지스터의제조방법및이것을이용한액정표시장치
CN108962827B (zh) 阵列基板中双层金属层的制造方法以及阵列基板
KR100256288B1 (ko) 저저항성및내약품성전극배선을갖는박막트랜지스터기판및그제조방법
US7223642B2 (en) Method for fabricating liquid crystal display device
KR100314201B1 (ko) 박막트랜지스터형액정표시장치및그제조방법
KR20070049278A (ko) 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
TW201034077A (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
CN101097928A (zh) 薄膜晶体管阵列基板及其制造方法
TW200820352A (en) Method of manufacturing a thin-film transistor substrate
US8586453B2 (en) Methods for fabricating thin film pattern and array substrate
TW201341923A (zh) 液晶顯示面板陣列基板及其製造方法
WO2016026207A1 (zh) 阵列基板及其制作方法和显示装置
CN100367103C (zh) 基片、具有该基片的液晶显示器及其制造方法
JP5788259B2 (ja) 薄膜トランジスタ表示板の製造方法
CN104362180B (zh) 一种薄膜晶体管及其制作方法、显示基板和显示装置
US7294579B1 (en) Method for forming contact opening
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
JP2008103658A (ja) 薄膜トランジスタ基板の製造方法
KR101432109B1 (ko) 박막 트랜지스터의 제조 방법
JP4512600B2 (ja) ピクセル構造の製造方法
CN112309970B (zh) 阵列基板的制作方法以及阵列基板
KR100495807B1 (ko) 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법
CN211743124U (zh) 阵列基板及显示面板
KR20020089625A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN113889434A (zh) 阵列基板及其制作方法、液晶显示面板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant