JP5788259B2 - 薄膜トランジスタ表示板の製造方法 - Google Patents

薄膜トランジスタ表示板の製造方法 Download PDF

Info

Publication number
JP5788259B2
JP5788259B2 JP2011166953A JP2011166953A JP5788259B2 JP 5788259 B2 JP5788259 B2 JP 5788259B2 JP 2011166953 A JP2011166953 A JP 2011166953A JP 2011166953 A JP2011166953 A JP 2011166953A JP 5788259 B2 JP5788259 B2 JP 5788259B2
Authority
JP
Japan
Prior art keywords
pattern
layer
data metal
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011166953A
Other languages
English (en)
Other versions
JP2012119659A (ja
Inventor
良 浩 ▲ペ▼
良 浩 ▲ペ▼
鍾 鉉 鄭
鍾 鉉 鄭
▲ジン▼ 鎬 宋
▲ジン▼ 鎬 宋
五 成 徐
五 成 徐
▲ソン▼ 英 洪
▲ソン▼ 英 洪
和 烈 呉
和 烈 呉
俸 均 金
俸 均 金
南 錫 徐
南 錫 徐
東 周 楊
東 周 楊
旺 宇 李
旺 宇 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2012119659A publication Critical patent/JP2012119659A/ja
Application granted granted Critical
Publication of JP5788259B2 publication Critical patent/JP5788259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、薄膜トランジスタ表示板の製造方法に関する。
一般に、薄膜トランジスタ表示板（Ｔｈｉｎ Ｆｉｒｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などで各画素を独立的に駆動するための回路基板として使用される。薄膜トランジスタ表示板は、走査信号を伝達する走査信号配線またはゲート配線と、画像信号を伝達する画像信号線またはデータ配線が形成されており、ゲート配線及びデータ配線と接続されている薄膜トランジスタ、及び薄膜トランジスタと接続されている画素電極などで構成されている。
薄膜トランジスタは、ゲート配線の一部であるゲート電極とチャネルを形成する半導体層、及びデータ配線の一部であるソース電極とドレイン電極で形成される。薄膜トランジスタは、ゲート配線を通じて伝達される走査信号によってデータ配線を通じて伝達される画像信号を画素電極に伝達または遮断するスイッチング素子である。
このような薄膜トランジスタ表示板を形成する時は、マスク工程の数を減らすために、データ線と半導体層を一つのマスクで形成する。つまり、データ線の側壁と半導体層の側壁とが一致する。しかし、データ金属層のエッチング時、スキュー（ｓｋｅｗ）の増加によって半導体層の側壁がデータ金属層の側壁と一致せずに、一部が突出するようになる。
本発明の目的は、薄膜トランジスタ表示板の製造工程時、半導体層の側壁がデータ線の側壁に対して突出することを最小化することにある。
本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法は、 絶縁基板の上にゲート電極を含むゲート線を形成する段階と、ゲート線の上にゲート絶縁膜を形成する段階と、ゲート絶縁膜の上に第１非晶質シリコン層、第２非晶質シリコン層、下部データ金属層、及び上部データ金属層を順次に形成する段階と、上部データ金属層の上に第１部分と第１部分より厚い第２部分とを有する第１感光膜パターンを形成する段階と、第１感光膜パターンをマスクとして上部データ金属層及び下部データ金属層をエッチングして、第１下部データ金属パターン及び側壁が突出した突出部を含む第１上部データ金属パターンを形成する第１エッチング段階と、第１感光膜パターンをマスクとして第１非晶質シリコン層及び第２非晶質シリコン層をエッチングして、それぞれ第１非晶質シリコン層パターン及び第２非晶質シリコン層パターンを形成する第２エッチング段階と、第１感光膜パターンをアッシングして第２感光膜パターンを形成する段階と、第２感光膜パターンをマスクとして第１上部データ金属パターンをエッチングして、第２上部データ金属パターンを形成する第３エッチング段階と、第２感光膜パターンをマスクとして第１下部データ金属パターン、第１非晶質シリコン層パターン、及び第２非晶質シリコン層パターンをエッチングして、半導体、オーミックコンタクト層、ソース電極を含むデータ線、及びドレイン電極を形成する第４エッチング段階と、データ線、ドレイン電極、及びゲート絶縁膜の上に保護膜を形成する段階と、保護膜の上にドレイン電極と接続する画素電極を形成する段階とを含む。
第１上部データ金属パターン及び第１下部データ金属パターンは、第１感光膜パターンに対してアンダーカットを形成することができる。
第１上部データ金属パターン及び第１下部データ金属パターンの側壁は、第１感光膜パターンの側壁の内側に位置することができる。
第１上部データ金属パターンの突出部は、テーパ状になっている上部と、逆テーパ状になっている下部とを含むことができる。
第１上部データ金属パターンの突出部の下部の終端と前記第１下部データ金属パターンの側壁とが一致できる。
上部データ金属層は銅または銅合金で形成され、下部データ金属層はチタニウムまたはチタニウム合金で形成することができる。
第１エッチング段階及び第３エッチング段階はウェットエッチング工程を実施し、第２エッチング段階及び第４エッチング段階はドライエッチング工程を実施することができる。
第１上部データ金属パターンの突出部の下部の終端と第２感光膜パターンの側壁の位置を同一にすることができる。
第１下部データ金属パターンの側壁はテーパ状になっており、第１上部データ金属パターンの突出部の終端の内側に位置することができる。
本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法は、基板上に第１半導体層、第２半導体層、下部導電層、及び上部導電層を順次に形成する段階と、上部導電層上に第１部分と第１部分より厚い第２部分とを有する第１感光膜パターンを形成する段階と、第１感光膜パターンをマスクとして下部導電層及び上部導電層をエッチングして、第１下部導電パターン及び側壁が突出した突出部を含む第１上部導電パターンを形成する第１エッチング段階と、第１感光膜パターンをマスクとして第１半導体層及び第２半導体層をエッチングして、第１半導体層パターン及び第２半導体層パターンを形成する第２エッチング段階と、第１感光膜パターンから第２感光膜パターンを形成する段階と、第２感光膜パターンをマスクとして第１上部導電パターンをエッチングして、第２上部導電パターンを形成する第３エッチング段階と、第２感光膜パターンをマスクとして第１下部導電パターン、第１半導体層パターン、及び第２半導体層パターンをエッチングする第４エッチング段階とを含む。
第４エッチング段階は、データ線、前記データ線から延びたソース電極、データ線、半導体、ソース電極、及びドレイン電極と半導体との間に位置したオーミックコンタクト層を形成することができる。
データ線及びドレイン電極の上に保護膜を形成する段階と、保護膜の上にドレイン電極と接続する画素電極を形成する段階とをさらに含むことができる。
第１半導体層及び第２半導体層は非晶質シリコンを含むことができる。
第２感光膜パターンを形成する段階は、第１感光膜をアッシングする段階を含むことができる。
本発明の実施形態によれば、半導体層の側壁がデータ線の側壁に対して突出することを最小化することができる。
本発明の一実施形態に係る薄膜トランジスタ表示板の配置図である。 図１のＩＩ−ＩＩ線に沿った断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。 従来技術による半導体層の側壁の突出部の電子顕微鏡写真である。 本発明の実施形態による半導体層の側壁の突出部の電子顕微鏡写真である。 本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した図面である。 本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した図面である。 本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した図面である。 本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した図面である。 本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した図面である。 本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した図面である。
添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。
図面において、種々の層及び領域を明確に表現するために厚さを拡大して示した。明細書の全体にわたって類似する部分に対しては同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「すぐ上」にある場合だけでなく、その中間に他の部分がある場合も含む。一方、ある部分が他の部分の「すぐ上」にあるという時には、中間に他の部分がないことを意味する。
図１は、本発明の一実施形態に係る薄膜トランジスタ表示板の配置図であり、図２は、図１のＩＩ−ＩＩ線に沿った断面図である。
ガラスまたはプラスチックなどの絶縁物質で形成された基板１１０の上に、ゲート電極１２４を含む複数のゲート線１２１、その上にはゲート絶縁膜１４０、複数の半導体層１５４、複数のオーミックコンタクト部材１６３、１６５、複数のデータ線１７１、及び複数のドレイン電極１７５が順次に形成されている。
ゲート線１２１はゲート信号を伝達し、図１中において主に横方向に延びており、データ線１７１はデータ信号を伝達し、図１中において主に縦方向に延びてゲート線１２１と交差する。各データ線１７１はゲート電極１２４に向かって延びた複数のソース電極１７３を含む。ドレイン電極１７５はデータ線１７１と分離しており、ゲート電極１２４を中心にソース電極１７３と対向する。
データ線１７１、ソース電極１７３、及びドレイン電極１７５は、下部膜（１７１ｐ、１７３ｐ、１７５ｐ）と上部膜（１７１ｒ、１７３ｒ、１７５ｒ）からなる二重膜に形成されている。下部膜（１７１ｐ、１７３ｐ、１７５ｐ）はチタニウム（Ｔｉ）またはチタニウム合金からなり、その厚さは１００乃至５００Åであり、上部膜（１７１ｒ、１７３ｒ、１７５ｒ）は銅（Ｃｕ）または銅合金からなり、その厚さは１０００乃至５０００Åである。
半導体層１５４はゲート電極１２４の上に位置し、その上のオーミックコンタクト部材１６３、１６５は半導体層１５４とデータ線１７１及びドレイン電極１７５との間にだけ配置されて、この二つの間の接触抵抗を低くする。
ここで、半導体層１５４の側壁は、データ線１７１及びドレイン電極１７５の側壁に対して突出しており、このような半導体層１５４の側壁の突出部は約０．８μｍ程度であり、これは従来の１．０乃至１．２μｍ比べて減少した数値である。
一つのゲート電極１２４、一つのソース電極１７３、及び一つのドレイン電極１７５は、半導体層１５４と共に一つの薄膜トランジスタを構成し、薄膜トランジスタのチャネル（ｃｈａｎｎｅｌ）は、ソース電極１７３とドレイン電極１７５との間の半導体層１５４に形成される。
データ線１７１及びドレイン電極１７５の上には窒化ケイ素及び酸化ケイ素などからなる保護膜１８０が形成されている。
保護膜１８０にはドレイン電極１７５を露出するコンタクトホール１８５が形成されており、保護膜１８０の上には画素電極１９１が形成されており、コンタクトホール１８５を通じてドレイン電極１７５と接続されている。
以下、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法について、図３乃至図１１を図１及び図２と共に参照して説明する。
図３乃至図１１は、本発明の一実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した断面図である。
最初に、図３に示したように、透明な絶縁基板１１０の上にゲート電極１２４を含むゲート線１２１を形成した後に、ゲート線１２１を含む絶縁基板１１０の全面にゲート絶縁膜１４０を形成する。
次に、図４に示したように、ゲート絶縁膜１４０の上に非晶質シリコン層１５０、不純物がドーピングされた非晶質シリコン層１６０、及びデータ金属層１７０を順次に積層する。ここで、データ金属層１７０は、チタニウム（Ｔｉ）またはチタニウム合金からなる下部金属層１７０ｐと、銅（Ｃｕ）または銅合金からなる上部金属層１７０ｒとを含む。
データ金属層１７０の上に、厚さが互いに異なる第１部分５０ａ及び第２部分５０ｂを含む第１感光膜パターン５０を形成する。図４において、第２部分５０ｂは薄膜トランジスタのチャネルに対応しており、第１部分５０ａはソース電極１７３、ドレイン電極１７５に対応しています。第１部分５０ａの厚みは第２部分５０ｂの厚みよりも厚い。
第１感光膜パターン５０は、感光膜（図示せず）を塗布し、光透過領域、半透過領域、及び光遮断領域を有するハーフトーン（ｈａｌｆ−ｔｏｎｅ）マスクを使用して露光し、現像して形成する。ハーフトーンマスクの半透過領域は半透明膜またはスリットパターンを利用して形成することができる。
次に、図５に示したように、第１感光膜パターン５０をマスクとしてデータ金属層１７０をエッチングする第１ウェットエッチング工程を実施する。
エッチングされたデータ金属層１７０は第１感光膜パターン５０に対してアンダーカットが形成される。この時、上部金属層１７０ｒの側壁は突出した形状であり、下部金属層１７０ｐの周縁は上部金属層１７０ｒの側壁に比べて内側に位置する。このような形状を形成するために、第１ウェットエッチング工程には硫酸アンモニウム（（ＮＨ４）２Ｓ２Ｏ８）１２ｗｔ％、硝酸のような無機酸２ｗｔ％、アセテート塩のような有機酸１ｗｔ％、フッ化水素（ＨＦ）１ｗｔ％、フッ化ホウ素酸（ＨＢＦ４）０．７ｗｔ％、及び水を含むエッチング液を使用する。
以下、上部金属層１７０ｒの側壁の突出形状について、図６を参照して詳細に説明する。
図６に示したように、上部金属層１７０ｒの突出形状の上部はテーパ状になっており、この時の角Ａは３０度乃至５０度である。上部金属層１７０ｒの突出形状の下部は逆テーパ状になっており、この時の角Ｂは３０度乃至５０度である。また、上部金属層１７０ｒの突出形状の上部の内側と、上部金属層１７０ｒの突出形状の下部の内側とを連結する角Ｃはほぼ垂直に近い。このような形状によって、後述する半導体層１５４の側壁の突出部が減少する効果がある。
次に、図７に示したように、第１感光膜パターン５０をマスクとして、非晶質シリコン層１５０及び不純物がドーピングされた非晶質シリコン層１６０をエッチングする第１ドライエッチング工程を実施する。
次に、図８に示したように、第１感光膜パターン５０をアッシングして第１部分５０ａの一部と第２部分５０ｂを除去して、第２感光膜パターン５１を形成する。第２感光膜パターン５１は、この後に形成される薄膜トランジスタのチャネルに対応する部分を露出する。
この時、第２感光膜パターンの側壁と上部金属層１７０ｒの突出した側壁の下部とが一致するようにする。例えば、上部金属層１７０ｒの下面の端部と、第２感光膜パターン５１の側壁と、が一致する。また、角Ｃが概ね垂直であることから、下部金属層１７０ｐの側壁と、第２感光膜パターンの側壁と、が一致しても良い。
次に、図９に示したように、第２感光膜パターン５１をマスクとして上部金属層１７０ｒをエッチングする第２ウェットエッチング工程を実施する。この時、この後に形成される薄膜トランジスタのチャネルに対応する部分を露出する。また、この第２ウェットエッチング工程により、図９に示すように、上部金属層１７０ｒの側壁は、突出部がエッチングされてテーパ形状となる。
次に、図１０に示したように、第２感光膜パターン５１をマスクとして、下部金属層１７０ｐ、不純物がドーピングされた非晶質シリコン層１６０、及び非晶質シリコン層１５０をエッチングする第２ドライエッチング工程を実施して、ソース電極１７３を含むデータ線１７１、ドレイン電極１７５、オーミックコンタクト層１６３、１６５、及び半導体層１５４を形成する。
ここで、半導体層１５４の側壁突出部は約０．８μｍ程度で、従来の１．０乃至１．２μｍに比べて減少するようになる。
次に、図１１に示したように、第２感光膜パターン５１を除去した後に、データ線１７１、ドレイン電極１７５、及びゲート絶縁膜１４０を含む全面に保護膜１８０を形成する。
以下、図１２及び表１を参照して、従来技術と本発明による実施形態の半導体の側壁の突出部を比較する。
図１２ａは、従来技術による半導体層の側壁の突出部の電子顕微鏡写真であり、図１２ｂは、本発明の実施形態による半導体層の側壁の突出部の電子顕微鏡写真である。
表１は従来技術による半導体層の側壁の突出部及び本発明の実施形態による半導体層の側壁の突出部と、それによるエッチング時間を比較したものである。
図１２及び表１に表れているように、本発明の実施形態による半導体層の側壁の突出部は０．８３μｍで、従来の１．０１μｍに比べて１８％が減少したことが分かり、これに伴うエッチング時間も１７％が減少したことが分かる。
次に、図２に示したように、ドレイン電極１７５を露出するコンタクトホール１８５を形成した後に、保護膜１８０の上に画素電極１９１を形成する。
以下、本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法について説明する。
図１３乃至図１８は、本発明の他の実施形態に係る薄膜トランジスタ表示板の製造方法を順次に示した図面である。
図１３に示したように、透明な絶縁基板１１０の上にゲート電極１２４を含むゲート線１２１を形成した後、ゲート線１２１を含む絶縁基板１１０の全面にゲート絶縁膜１４０を形成する。ゲート絶縁膜１４０の上に非晶質シリコン層１５０、不純物がドーピングされた非晶質シリコン層１６０、及びデータ金属層１７０を順次に積層する。ここで、データ金属層１７０は、チタニウム（Ｔｉ）またはチタニウム合金からなる下部金属層１７０ｐと、銅（Ｃｕ）または銅合金からなる上部金属層１７０ｒとを含む。
データ金属層１７０の上に、厚さが互いに異なる第１部分５０ａ及び第２部分５０ｂを含む第１感光膜パターン５０を形成する。図１３において、第２部分５０ｂは薄膜トランジスタのチャネルに対応しており、第１部分５０ａはソース電極１７３、ドレイン電極１７５に対応しています。第１部分５０ａの厚みは第２部分５０ｂの厚みよりも厚い。
第１感光膜パターン５０は、感光膜（図示せず）を塗布し、光透過領域、半透過領域、及び光遮断領域を有するハーフトーン（ｈａｌｆ−ｔｏｎｅ）マスクを使用して露光し、現像して形成する。ハーフトーンマスクの半透過領域は半透明膜またはスリットパターンを利用して形成することができる。
第１感光膜パターン５０をマスクとしてデータ金属層１７０をエッチングする第１ウェットエッチング工程を実施する。
エッチングされたデータ金属層１７０は、第１感光膜パターン５０に対してアンダーカットが形成される。この時、下部金属層１７０ｐ及び上部金属層１７０ｒの周縁はテーパ状であり、下部金属層１７０ｐが上部金属層１７０ｒよりもさらにエッチングされて、下部金属層１７０ｐは上部金属層１７０ｒに対してアンダーカットが形成される。
第１ウェットエッチング工程には、下部金属層１７０ｐと上部金属層１７０ｒのエッチング比が異なるエッチング液を使用する。つまり、下部金属層１７０ｐのエッチング速度が上部金属層１７０ｒのエッチング速度よりもさらに速い。よって、第１ウェットエッチング工程により所定時間エッチングを行うことで、上部金属層１７０ｒよりも下部金属層１７０ｐがより多くエッチングされ、図１３のような形状となる。
次に、図１４に示したように、第１感光膜パターン５０をマスクとして非晶質シリコン層１５０及び不純物がドーピングされた非晶質シリコン層１６０をエッチングする第１ドライエッチング工程を実施する。
次に、図１５に示したように、第１感光膜パターン５０をアッシングして第１部分５０ａの一部と第２部分５０ｂを除去して、第２感光膜パターン５１を形成する。第２感光膜パターン５１は、この後に形成される薄膜トランジスタのチャネルに対応する部分を露出する。この時、第２感光膜パターン５１の周縁位置と下部金属層１７０ｐの周縁位置とが同一である。例えば、上部金属層１７０ｒの上面の端部と、第２感光膜パターン５１の側壁と、が一致する。
次に、図１６に示したように、第２感光膜パターン５１をマスクとして上部金属層１７０ｒをエッチングする第２ウェットエッチング工程を実施する。この第２ウェットエッチング工程により、図１６に示すように、上部金属層１７０ｒの側壁及び下部金属層１７０ｐの側的は、概ね連続的なテーパ形状となる。なお、このような連続的なテーパ形状となるように、第２ウェットエッチング工程の時間、温度等の諸条件が設定されている。
次に、図１７及び図１８に示したように、第２感光膜パターン５１をマスクとして、下部金属層１７０ｐ、不純物がドーピングされた非晶質シリコン層１６０、及び非晶質シリコン層１５０をエッチングする第２ドライエッチング工程を実施する。
第２ドライエッチング工程は、まず、第２感光膜パターン５１をマスクとして下部金属層１７０ｐをエッチングする。この時、不純物がドーピングされた非晶質シリコン層１６０及び非晶質シリコン層１５０の一部も共にエッチングされる。
その後、第２感光膜パターン５１をマスクとして不純物がドーピングされた非晶質シリコン層１６０をエッチングして、非晶質シリコン層１５０の一部を露出する。
この時、非晶質シリコン層１５０の一部も共にエッチングされて、ソース電極１７３を含むデータ線１７１、ドレイン電極１７５、オーミックコンタクト層１６３、１６５、及び半導体層１５４を形成する。
次に、図２に示したように、第２感光膜パターン５１を除去した後に、データ線１７１、ドレイン電極１７５、及びゲート絶縁膜１４０を含む全面に保護膜１８０を形成する。そして、ドレイン電極１７５を露出するコンタクトホール１８５を形成した後に、保護膜１８０の上に画素電極１９１を形成する。
以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、次の請求範囲で定義している本発明の基本概念を利用した当業者の種々の変形及び改良形態も本発明の権利範囲に属するものである。例えば、本実施形態は液晶表示装置を扱っているが、本発明は薄膜トランジスタを含む他の種々の表示装置に適用可能である。
５０ 第１感光膜パターン
５１ 第２感光膜パターン
１１０ 基板
１２１ ゲート線
１５４ 半導体層
１７１ データ線
１７３ ソース電極
１７５ ドレイン電極

Claims (21)

  1. 絶縁基板の上にゲート電極を含むゲート線を形成する段階と、
    前記ゲート線の上にゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜の上に第１非晶質シリコン層、第２非晶質シリコン層、下部データ金属層、及び上部データ金属層を順次に形成する段階と、
    前記上部データ金属層の上に第１部分と第１部分より厚い第２部分とを有する第１感光膜パターンを形成する段階と、
    前記第１感光膜パターンをマスクとして前記上部データ金属層及び前記下部データ金属層をエッチングして、第１下部データ金属パターン及び側壁が突出した突出部を含む第１上部データ金属パターンを形成する第１エッチング段階と、
    前記第１感光膜パターンをマスクとして前記第１非晶質シリコン層及び前記第２非晶質シリコン層をエッチングして、それぞれ第１非晶質シリコン層パターン及び第２非晶質シリコン層パターンを形成する第２エッチング段階と、
    前記第１感光膜パターンをアッシングして第２感光膜パターンを形成する段階と、
    前記第２感光膜パターンをマスクとして第１上部データ金属パターンをエッチングして、第２上部データ金属パターンを形成する第３エッチング段階と、
    前記第２感光膜パターンをマスクとして前記第１下部データ金属パターン、前記第１非晶質シリコン層パターン、及び前記第２非晶質シリコン層パターンをエッチングして、半導体、オーミックコンタクト層、ソース電極を含むデータ線、及びドレイン電極を形成する第４エッチング段階と、
    前記データ線、前記ドレイン電極、及び前記ゲート絶縁膜の上に保護膜を形成する段階と、
    前記保護膜の上に前記ドレイン電極と接続する画素電極を形成する段階とを含む薄膜トランジスタ表示板の製造方法。
  2. 前記第１上部データ金属パターン及び前記第１下部データ金属パターンは、前記第１感光膜パターンに対してアンダーカットが形成される、請求項１に記載の薄膜トランジスタ表示板の製造方法。
  3. 前記第１上部データ金属パターン及び前記第１下部データ金属パターンの側壁は、前記第１感光膜パターンの側壁の内側に位置する、請求項２に記載の薄膜トランジスタ表示板の製造方法。
  4. 前記第１上部データ金属パターンの突出部は、テーパ状になっている上部と、逆テーパ状になっている下部とを含む、請求項３に記載の薄膜トランジスタ表示板の製造方法。
  5. 前記第１上部データ金属パターンの突出部の下部の終端と前記第１下部データ金属パターンの側壁とが一致する、請求項４に記載の薄膜トランジスタ表示板の製造方法。
  6. 前記上部データ金属層は銅または銅合金で形成され、前記下部データ金属層はチタニウムまたはチタニウム合金で形成される、請求項５に記載の薄膜トランジスタ表示板の製造方法。
  7. 前記第１エッチング段階及び前記第３エッチング段階はウェットエッチング工程を実施し、前記第２エッチング段階及び前記第４エッチング段階はドライエッチング工程を実施する、請求項６に記載の薄膜トランジスタ表示板の製造方法。
  8. 前記第１上部データ金属パターンの突出部の下部の終端と前記第２感光膜パターンの側壁の位置が同一である、請求項７に記載の薄膜トランジスタ表示板の製造方法。
  9. 前記上部データ金属層は銅または銅合金で形成され、前記下部データ金属層はチタニウムまたはチタニウム合金で形成される、請求項１に記載の薄膜トランジスタ表示板の製造方法。
  10. 前記第１エッチング段階及び前記第３エッチング段階はウェットエッチング工程を実施し、前記第２エッチング段階及び前記第４エッチング段階はドライエッチング工程を実施する、請求項９に記載の薄膜トランジスタ表示板の製造方法。
  11. 前記第１上部データ金属パターンの突出部の下部の終端と前記第２感光膜パターンの側壁の位置が同一である、請求項１０に記載の薄膜トランジスタ表示板の製造方法。
  12. 前記第１エッチング段階及び前記第３エッチング段階はウェットエッチング工程を実施し、前記第２エッチング段階及び前記第４エッチング段階はドライエッチング工程を実施する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
  13. 前記第１上部データ金属パターンの側壁の突出部の終端と前記第２感光膜パターンの側壁の位置が同一である、請求項１２に記載の薄膜トランジスタ表示板の製造方法。
  14. 前記第１上部データ金属パターンの突出部は、テーパ状になっている上部と、逆テーパ状になっている下部とを含む、請求項１に記載の薄膜トランジスタ表示板の製造方法。
  15. 前記第１上部データ金属パターンの突出部の下部の終端と前記第１下部データ金属パターンの側壁とが一致する、請求項１４に記載の薄膜トランジスタ表示板の製造方法。
  16. 前記第１下部データ金属パターンの側壁はテーパ状になっており、前記第１上部データ金属パターンの突出部の終端の内側に位置する、請求項１に記載の薄膜トランジスタ表示板の製造方法。
  17. 基板の上に第１半導体層、第２半導体層、下部導電層、及び上部導電層を順次に形成する段階と、
    前記上部導電層の上に第１部分と第１部分より厚い第２部分とを有する第１感光膜パターンを形成する段階と、
    前記第１感光膜パターンをマスクとして前記下部導電層及び前記上部導電層をエッチングして、第１下部導電パターン及び側壁が突出した突出部を含む第１上部導電パターンを形成する第１エッチング段階と、
    前記第１感光膜パターンをマスクとして前記第１半導体層及び前記第２半導体層をエッチングして、第１半導体層パターン及び第２半導体層パターンを形成する第２エッチング段階と、
    前記第１感光膜パターンから第２感光膜パターンを形成する段階と、
    前記第２感光膜パターンをマスクとして前記第１上部導電パターンをエッチングして、第２上部導電パターンを形成する第３エッチング段階と、
    前記第２感光膜パターンをマスクとして前記第１下部導電パターン、前記第１半導体層パターン、及び前記第２半導体層パターンをエッチングする第４エッチング段階とを含む薄膜トランジスタ表示板の製造方法。
  18. 前記第４エッチング段階は、データ線、前記データ線から延びたソース電極、ドレイン電極、半導体、前記ソース電極、及び前記ドレイン電極と前記半導体との間に位置したオーミックコンタクト層を形成する、請求項１７に記載の薄膜トランジスタ表示板の製造方法。
  19. 前記データ線及び前記ドレイン電極の上に保護膜を形成する段階と、
    前記保護膜の上に前記ドレイン電極と接続する画素電極を形成する段階とをさらに含む、請求項１８に記載の薄膜トランジスタ表示板の製造方法。
  20. 前記第１半導体層及び前記第２半導体層は非晶質シリコンを含む、請求項１９に記載の薄膜トランジスタ表示板の製造方法。
  21. 前記第２感光膜パターンを形成する段階は、前記第１感光膜をアッシングする段階を含む、請求項２０に記載の薄膜トランジスタ表示板の製造方法。
JP2011166953A 2010-11-29 2011-07-29 薄膜トランジスタ表示板の製造方法 Active JP5788259B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100119744A KR101750430B1 (ko) 2010-11-29 2010-11-29 박막 트랜지스터 표시판의 제조 방법
KR10-2010-0119744 2010-11-29

Publications (2)

Publication Number Publication Date
JP2012119659A JP2012119659A (ja) 2012-06-21
JP5788259B2 true JP5788259B2 (ja) 2015-09-30

Family

ID=46092285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011166953A Active JP5788259B2 (ja) 2010-11-29 2011-07-29 薄膜トランジスタ表示板の製造方法

Country Status (4)

Country Link
US (1) US8557621B2 (ja)
JP (1) JP5788259B2 (ja)
KR (1) KR101750430B1 (ja)
CN (1) CN102479702B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956505B (zh) * 2012-11-19 2015-06-17 深圳市华星光电技术有限公司 开关管的制作方法、阵列基板的制作方法
KR102050438B1 (ko) * 2012-11-29 2020-01-09 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조 방법
CN103730413B (zh) * 2013-12-31 2016-08-17 合肥京东方光电科技有限公司 一种阵列基板的制备方法以及阵列基板、显示装置
KR102070148B1 (ko) * 2018-10-24 2020-01-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102596354B1 (ko) * 2018-11-05 2023-10-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN111129038A (zh) * 2019-12-26 2020-05-08 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198694A (en) * 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP3672256B2 (ja) * 2002-08-08 2005-07-20 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
KR100905472B1 (ko) * 2002-12-17 2009-07-02 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
US20040224241A1 (en) * 2003-02-03 2004-11-11 Samsung Electronics Co., Ltd. Thin film transistor array panel, manufacturing method thereof, and mask therefor
KR101090249B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR101235106B1 (ko) * 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
KR20090096226A (ko) * 2008-03-07 2009-09-10 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20120058109A (ko) 2012-06-07
CN102479702A (zh) 2012-05-30
US20120135555A1 (en) 2012-05-31
KR101750430B1 (ko) 2017-06-26
CN102479702B (zh) 2016-03-02
US8557621B2 (en) 2013-10-15
JP2012119659A (ja) 2012-06-21

Similar Documents

Publication Publication Date Title
JP4958764B2 (ja) 液晶表示装置用アレイ基板の製造方法
JP5788259B2 (ja) 薄膜トランジスタ表示板の製造方法
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
CN106847704B (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
JP2009124152A (ja) アレイ基板及びこれの製造方法
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
JP5063936B2 (ja) Ｔｆｔアレイ基板の製造方法
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
JP4630420B2 (ja) パターン形成方法
WO2017140058A1 (zh) 阵列基板及其制作方法、显示面板及显示装置
US8586453B2 (en) Methods for fabricating thin film pattern and array substrate
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
CN105679775B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
TWI459477B (zh) 畫素結構及其製作方法
US20200161143A1 (en) Thin film transistor substrate, liquid crystal display panel having the same and method of manufacturing the same
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
CN107247376B (zh) Tft基板的制作方法及液晶显示装置的制作方法
US11637127B2 (en) Display substrate and method for forming the same and display device
JP2004318076A (ja) 横方向電場駆動液晶ディスプレイの製造方法
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
US11469258B2 (en) Display panel and display device
KR20120064998A (ko) 기판 평탄화 방법
KR101291896B1 (ko) 표시장치용 박막트랜지스터 제조방법
WO2024087174A1 (zh) 薄膜晶体管装置及其制造方法、复合型刻蚀液及阵列基板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150729

R150 Certificate of patent or registration of utility model

Ref document number: 5788259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250