CN102479702B - 薄膜晶体管阵列面板制造方法 - Google Patents

薄膜晶体管阵列面板制造方法 Download PDF

Info

Publication number
CN102479702B
CN102479702B CN201110214106.8A CN201110214106A CN102479702B CN 102479702 B CN102479702 B CN 102479702B CN 201110214106 A CN201110214106 A CN 201110214106A CN 102479702 B CN102479702 B CN 102479702B
Authority
CN
China
Prior art keywords
pattern
layer
photosensitive film
data metal
film pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110214106.8A
Other languages
English (en)
Other versions
CN102479702A (zh
Inventor
郑钟铉
裵良浩
宋溱镐
徐五成
洪瑄英
吴和烈
金俸均
徐南锡
杨东周
李旺宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102479702A publication Critical patent/CN102479702A/zh
Application granted granted Critical
Publication of CN102479702B publication Critical patent/CN102479702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

一种薄膜晶体管阵列面板制造方法，包括：在栅绝缘层和栅极线上顺序形成第一硅层、第二硅层、下金属层和上金属层；在上金属层上形成第一膜图案；通过蚀刻上金属层和下金属层，形成第一下金属图案和包括突出部的第一上金属图案；通过蚀刻第一硅层和第二硅层，形成第一硅图案和第二硅图案；通过灰化第一膜图案形成第二膜图案；通过蚀刻第一上金属图案形成第二上金属图案；通过蚀刻第一下金属图案以及第一和第二硅图案，形成数据线和薄膜晶体管；以及在所得结构上形成钝化层和像素电极。

Description

薄膜晶体管阵列面板制造方法
技术领域
本发明的方面涉及薄膜晶体管阵列面板制造方法。
背景技术
通常，薄膜晶体管(TFT)阵列面板用作液晶显示器、有机电致发光(EL)显示装置等中的用于独立驱动各像素的电路板。薄膜晶体管阵列面板包括传输扫描信号的栅极线或扫描信号线、传输图像信号的数据线或图像信号线、连接至栅极线和数据线的薄膜晶体管、连接至薄膜晶体管的像素电极等。
薄膜晶体管包括为栅极线的一部分的栅电极、包括沟道的半导体层以及为数据线的一部分的源电极和漏电极。薄膜晶体管为根据经由栅极线传输的扫描信号来传送或中断经由数据线向像素电极传输的图像信号的开关元件。
在形成薄膜晶体管阵列面板时，为了减少掩模处理的次数，使用一个掩模来形成数据线和半导体层。即，数据线的侧壁和半导体层的侧壁共面。然而，当蚀刻数据金属层(datametallayer)时，由于倾斜增大，所以半导体层的侧壁包括越过数据金属层的侧壁延伸的突出部。
在此背景技术部分中披露的上述信息仅用于加强对本发明的背景的理解，因此，可能会包含并不构成现有技术的信息。
发明内容
致力于在制造薄膜晶体管阵列面板时相对于数据线的侧壁来最小化半导体层的侧壁的突出部，做出了本发明。
本发明的其他特征将在以下描述中进行阐述，且部分地从描述中显而易见，或者可以从发明的实施中获知。
本发明的示例性实施方式提供了一种薄膜晶体管阵列面板制造方法，该方法包括：在绝缘基板上形成包括栅电极的栅极线；在栅极线上形成栅绝缘层；在栅绝缘层上顺序形成第一非晶硅层、第二非晶硅层、下数据金属层和上数据金属层；在上数据金属层上形成第一光敏膜图案，该第一光敏膜图案包括第一部分和比第一部分厚的第二部分；使用第一光敏膜图案作为掩模，通过蚀刻上数据金属层和下数据金属层来形成第一下数据金属图案和第一上数据金属图案，该第一上数据金属图案包括从其边缘突出的突出部；使用第一光敏膜图案作为掩模，通过蚀刻第一非晶硅层和第二非晶硅层来形成第一非晶硅层图案和第二非晶硅层图案；通过灰化第一光敏膜图案来形成第二光敏膜图案；通过使用第二光敏膜图案作为掩模蚀刻第一上数据金属图案来形成第二上数据金属图案；使用第二光敏膜图案作为掩模，通过蚀刻第一下数据金属图案、第一非晶硅层图案和第二非晶硅层图案来形成数据线和包括漏电极、半导体、欧姆接触层和源电极的薄膜晶体管；在数据线、漏电极和栅绝缘层上形成钝化层；以及在钝化层上形成像素电极，使得像素电极连接至漏电极。第一上数据金属图案和第一下数据金属图案可以底切(undercut，侧蚀)第一光敏膜图案。
根据本发明的示例性实施方式，可以相对于数据线的侧壁最小化半导体层的侧壁的突出部。
应理解，上述概括描述和下述详细描述是示例性的和说明性的，且旨在对所要求的本发明提供进一步的说明。
附图说明
附图被结合入申请文件中并构成申请文件的一部分，包含该附图以对本发明提供进一步的理解，该附图示出了本发明的实施方式，并与说明书一起用来解释本发明的原理。
图1是根据本发明示例性实施方式的薄膜晶体管阵列面板的布局图。
图2是沿着图1的线II-II的截面图。
图3、图4、图5、图6、图7、图8、图9、图10和图11是顺序示出根据本发明示例性实施方式的薄膜晶体管阵列面板的制造方法的截面图。
图12(a)是根据现有技术的半导体层的侧壁突出部的电子显微照片，图12(b)是根据本发明示例性实施方式的半导体层的侧壁突出部的电子显微照片。
图13、图14、图15、图16、图17和图18是顺序示出根据本发明的另一个示例性实施方式的薄膜晶体管阵列面板的制造方法的示图。
具体实施方式
下文中，将参照附图更详细地描述本发明，在附图中示出了发明的示例性实施方式。本领域技术人员可理解，可以以各种不同的方式对所描述的实施方式进行修改，这均未脱离本发明的精神或范围。
在图中，为清楚起见，层、膜、面板、区域等的厚度被放大。在申请文件全文中，相同的参考标号表示相同的部件。应理解，当元件或层被称作“在”另一元件或层“上”或者“连接至”另一元件或层时，可以直接在其他元件或层上或者直接连接至其他元件或层，或者可以存在插入元件或层。相反，当元件或层被称作“直接在”另一元件或层“上”或“直接连接至”另一元件或层时，不存在插入元件或层。
图1是示出根据本发明示例性实施方式的薄膜晶体管阵列面板的布局图。图2是沿着图1的线II-II的截面图。参照图1和图2，例如，包括栅电极124的多条栅极线121形成在由绝缘材料(诸如玻璃或塑料)制成的基板110上。在其上顺序形成栅绝缘层140、多个半导体层154、多个欧姆接触163和165、多条数据线171以及多个漏电极175。
栅极线121传输栅极信号且大体上在水平方向上延伸。数据线171传输数据信号且大体上在与栅极线121交叉的垂直方向上延伸。各数据线171包括朝向栅电极124延伸的多个源电极173。漏电极175与数据线171间隔开，并且跨过栅电极124面向源电极173。
数据线171、源电极173和漏电极175分别由下层171p、173p和175p以及分别位于它们之上的上层171r、173r和175r构成。下层171p、173p和175p由钛(Ti)或钛合金形成，且厚度在约至约的范围内。上层171r、173r和175r由铜(Cu)或铜合金形成，且厚度在约 至约的范围内。
半导体层154位于栅电极124上。欧姆接触163和165位于半导体层154上、数据线171和漏电极175下，使得它们之间的接触电阻降低。
这里，半导体层154的侧壁相对于数据线171和漏电极175的侧壁突出。半导体层154的侧壁的突出部约为0.8μm，这小于现有技术中的1.0μm至1.2μm的突出部范围。
一个栅电极124、一个源电极173和一个漏电极175结合半导体层154构成了一个薄膜晶体管(TFT)。薄膜晶体管的沟道形成在源电极173和漏电极175之间的半导体层154中。
例如，由氮化硅和氧化硅制成的钝化层180形成在数据线171和漏电极175上。暴露漏电极175的接触孔185形成在钝化层180上。像素电极191形成在钝化层180上，并经由接触孔185连接至漏电极175。
图3至图11是顺序示出根据本发明示例性实施方式的薄膜晶体管阵列面板制造方法的截面图。如图3所示，在透明绝缘基板110上形成包括栅电极124的栅极线121之后，在绝缘基板110和栅电极124上形成栅绝缘层140。
如图4所示，在栅绝缘层140上顺序堆叠非晶硅层150、掺有杂质的非晶硅层160以及数据金属层170。数据金属层170包括例如由钛(Ti)或钛合金形成的下金属层170p以及例如由铜(Cu)或铜合金形成的上金属层170r。
在数据金属层170上形成第一光敏膜图案50。第一光敏膜图案50包括具有不同厚度的第一部分50a和第二部分50b。通过涂覆光敏膜(未示出)，使用具有透明区域、半透半反(trans-reflective)区域和不透明区域的半色调掩模对该膜进行曝光，以及对曝光后的膜进行显影来形成第一光敏膜图案50。可以使用半透半反层或狭缝图案来形成半色调掩模的半透半反区域。
如图5所示，执行第一湿法蚀刻处理，使用第一光敏膜图案50作为掩模来蚀刻数据金属层170。蚀刻后的数据金属层170形成了位于第一光敏膜图案50之下的底切(侧蚀)。在这种情况下，上金属层170r的侧壁突出，且下金属层170p的边缘位于上金属层170r的侧壁的内侧。为了形成此形状，在第一湿法蚀刻处理中使用例如包括12wt％的过硫酸铵((NH4)2S2O8)、2wt％的无机酸(诸如硝酸)、1wt％的有机酸(诸如乙酸)、1wt％的氟化氢(HF)、0.7wt％的氟硼酸(HBF4)的水溶液。
如图6所示，上金属层170r的侧壁(边缘)包括具有上表面的突出部，该上表面处于约30度至约50度的范围内的角度A。该突出部的下表面处于约30度至约50度的范围内的角度B。此外，连接突出部的上表面的内侧部分和突出部的下表面的内侧部分的线与上金属层170r的下表面之间的角度C约为90度。
如图7所示，执行第一干法蚀刻处理，使用第一光敏膜图案50作为掩模来蚀刻非晶硅层150和非晶硅层160。
如图8所示，通过灰化(ashing)第一光敏膜图案50使得第一部分50a的一部分和第二部分50b被去除来形成第二光敏膜图案51。第二光敏膜图案51暴露上金属层的与随后形成的薄膜晶体管的沟道相对应的部分。在这种情况下，第二光敏膜图案51的侧壁基本上正好位于下金属层170p的侧壁上方，使得第二光敏膜图案51的侧壁位于上金属层170r的突出部的内侧。换句话说，下金属层170p的边界可以正好对应于第二光敏膜图案51的边界。
如图9所示，使用第二光敏膜图案51作为掩模执行第二湿法蚀刻处理以蚀刻上金属层170r。在这种情况下，上金属层170r的位于随后形成的薄膜晶体管的沟道上方的部分被去除。此外，上金属层170r的突出部被蚀刻，使得上金属层具有从下金属层170p的上表面向内倾斜的侧壁。
如图10所示，使用第二光敏膜图案51作为掩模，通过执行第二干法蚀刻处理来形成半导体层154、包括源电极173的数据线171、漏电极175以及欧姆接触层163和165。第二干法蚀刻处理通过使半导体层154的侧壁具有向外突出约0.8μm(小于现有技术中示出的1.0μm至1.2μm的突出部)的阶梯结构来蚀刻下金属层170p、掺杂的非晶硅层160、非晶硅层150。
如图11所示，在去除第二光敏膜图案51之后，在数据线171、漏电极175和栅绝缘层140上形成钝化层180。如图2所述，在形成接触孔185之后，在钝化层180上形成像素电极191。
图12A是根据现有技术的半导体层的侧壁突出部分(突出部)的电子显微照片，图12B是根据本发明示例性实施方式的半导体层的侧壁突出部分(突出部)的电子显微照片。
表1比较了现有技术和本示例性实施方式的突出部的尺寸和蚀刻时间。
(表1)
蚀刻时间(秒) 突出部(μm)
(a) 146.8 1.01
(b) 122.3(改善17％) 0.83(改善18％)
如图12和表1所示，示例性实施方式的突出部向外突出0.83μm，这比现有技术中示出的突出部的1.01μm小18％。此外，本示例性实施方式的蚀刻时间比现有技术少17％。
图13至图18为顺序示出根据本发明的另一示例性实施方式的薄膜晶体管阵列面板的制造方法。如图13所示，在透明绝缘基板110上形成包括栅电极124的栅极线121之后，在绝缘基板110和栅极线121上形成栅绝缘层140。在栅绝缘层140上顺序形成非晶硅层150、掺有杂质的非晶硅层160和数据金属层170。这里，数据金属层170包括由钛(Ti)或钛合金形成的下金属层170p以及由铜(Cu)或铜合金形成的上金属层170r。
在数据金属层170上形成包括具有不同厚度的第一部分50a和第二部分50b的第一光敏膜图案50。以上述方式形成第一光敏膜图案50。
使用第一光敏膜图案50作为掩模，执行第一湿法蚀刻处理来蚀刻数据金属层170。对数据金属层170的蚀刻形成了位于第一光敏膜图案50的边缘下的底切。具体地，下金属层170p和上金属层170r的边缘是渐尖的，且下金属层170p比上金属层170r蚀刻更多，从而下金属层170p底切上金属层170r的边缘。
对于下金属层170p和上金属层170r，第一湿法蚀刻处理的蚀刻溶液具有不同的蚀刻选择性。即，蚀刻溶液以比上金属层170r高的速率蚀刻下金属层170p。
如图14所示，使用第一光敏膜图案50作为掩模，执行第一干法蚀刻处理来蚀刻非晶硅层150和掺杂的非晶硅层160。
如图15所示，通过灰化第一光敏膜图案50使得第一部分50a的边缘被蚀刻且第二部分50b被去除来形成第二光敏膜图案51。第二光敏膜图案51暴露上金属层的与随后形成的薄膜晶体管的沟道相对应的部分。在这种情况下，第二光敏膜图案51的边缘对应于下金属层170p的边界。换句话说，第二光敏膜图案51的侧壁可以正好位于下金属层170p的外边缘上方。
如图16所示，使用第二光敏膜图案51作为掩模，执行第二湿法蚀刻处理来蚀刻上金属层170r。如图17和图18所示，使用第二光敏膜图案51作为掩模，执行第二干法蚀刻处理来蚀刻下金属层170p、掺杂的非晶硅层160、非晶硅层150。在这种情况下，掺杂的非晶硅层160和非晶硅层150的边缘被一起蚀刻。结果，在非晶硅层150的边界形成阶梯形突出部。
其后，使用第二光敏膜图案51作为掩模，蚀刻掺杂的非晶硅层160以暴露非晶硅层150的一部分。结果，形成了包括源电极173的数据线171、漏电极175、欧姆接触层163和165以及半导体层154。
如图2所示，在去除第二光敏膜图案51之后，在数据线171、漏电极175以及栅绝缘层140上形成钝化层180。此外，在形成接触孔185之后，在钝化层180上形成像素电极191。
对本领域技术人员显而易见的是，本发明可进行各种变形和修改而不脱离本发明的精神和范围。因此，本发明旨在涵盖本发明的各种变形和修改，只要它们在所附权利要求及其等价物的范围内。

Claims (21)

1.一种薄膜晶体管阵列面板制造方法，包括：
在绝缘基板上形成栅极线，所述栅极线包括栅电极；
在所述栅极线上形成栅绝缘层；
在所述栅绝缘层上顺序形成第一非晶硅层、第二非晶硅层、下数据金属层和上数据金属层；
在所述上数据金属层上形成第一光敏膜图案，所述第一光敏膜图案包括第一部分和比所述第一部分厚的第二部分；
通过使用所述第一光敏膜图案作为掩模蚀刻所述上数据金属层和所述下数据金属层来执行第一蚀刻处理，以形成第一下数据金属图案和第一上数据金属图案，所述第一上数据金属图案包括位于其边界的向外延伸的突出部；
通过使用所述第一光敏膜图案作为掩模蚀刻所述第一非晶硅层和所述第二非晶硅层来执行第二蚀刻处理，以形成第一非晶硅层图案和第二非晶硅层图案；
灰化所述第一光敏膜图案以形成第二光敏膜图案；
通过使用所述第二光敏膜图案作为掩模蚀刻所述第一上数据金属图案来执行第三蚀刻处理，以形成第二上数据金属图案；
通过使用所述第二光敏膜图案作为掩模蚀刻所述第一下数据金属图案、所述第一非晶硅层图案和所述第二非晶硅层图案来执行第四蚀刻处理，以形成数据线、从所述数据线延伸的源电极、漏电极、半导体以及位于所述源电极和所述漏电极与所述半导体之间的欧姆接触层；
在所述数据线、所述漏电极和所述栅绝缘层上形成钝化层；以及
在所述钝化层上形成像素电极，使得所述像素电极连接至所述漏电极。
2.根据权利要求1所述的方法，其中，所述第一上数据金属图案和所述第一下数据金属图案的边界位于所述第一光敏膜图案的边界内侧，从而底切所述第一光敏膜图案。
3.根据权利要求2所述的方法，其中，所述第一上数据金属图案的所述突出部延伸出所述第二光敏膜图案的边界。
4.根据权利要求3所述的方法，其中，所述第一上数据金属图案的所述突出部具有上表面和相对的下表面。
5.根据权利要求4所述的方法，其中，所述突出部的所述下表面从所述上表面的边缘延伸至所述第一下数据金属图案的边界。
6.根据权利要求5所述的方法，其中：
所述上数据金属层包括铜或铜合金；并且
所述下数据金属层包括钛或钛合金。
7.根据权利要求6所述的方法，其中：
所述第一蚀刻处理和所述第三蚀刻处理包括湿法蚀刻处理；并且
所述第二蚀刻处理和所述第四蚀刻处理包括干法蚀刻处理。
8.根据权利要求7所述的方法，其中，所述第一上数据金属图案的所述突出部的下表面的边缘正好位于所述第二光敏膜图案的边界下方。
9.根据权利要求1所述的方法，其中：
所述上数据金属层包括铜或铜合金；并且
所述下数据金属层包括钛或钛合金。
10.根据权利要求9所述的方法，其中：
所述第一蚀刻处理和所述第三蚀刻处理包括湿法蚀刻处理；并且
所述第二蚀刻处理和所述第四蚀刻处理包括干法蚀刻处理。
11.根据权利要求10所述的方法，其中，所述第一上数据金属图案的所述突出部的下表面的边缘正好位于所述第二光敏膜图案的边界下方。
12.根据权利要求1所述的方法，其中：
所述第一蚀刻处理和所述第三蚀刻处理包括湿法蚀刻处理；并且
所述第二蚀刻处理和所述第四蚀刻处理包括干法蚀刻处理。
13.根据权利要求12所述的方法，其中，所述第一上数据金属图案的所述突出部延伸出所述第二光敏膜图案的边界。
14.根据权利要求1所述的方法，其中，所述第一上数据金属图案的所述突出部包括上表面和相对的下表面。
15.根据权利要求14所述的方法，其中，所述第一上数据金属图案的所述突出部的所述下表面接触所述第一下数据金属图案的边界。
16.根据权利要求1所述的方法，其中，所述第一下数据金属图案的外缘是渐尖的，并位于所述第一上数据金属图案的所述突出部的内侧。
17.一种薄膜晶体管阵列面板制造方法，包括：
在基板上顺序形成第一半导体层、第二半导体层、下导电层和上导电层；
在所述上导电层上形成第一光敏膜图案，所述第一光敏膜图案包括第一部分和比所述第一部分厚的第二部分；
通过使用所述第一光敏膜图案作为掩模蚀刻所述上导电层和所述下导电层来执行第一蚀刻处理，以形成第一下导电图案和第一上导电图案，所述第一上导电图案包括位于所述第一上导电图案的边界处的向外延伸的突出部；
通过使用所述第一光敏膜图案作为掩模蚀刻所述第一半导体层和所述第二半导体层来执行第二蚀刻处理，以形成第一半导体层图案和第二半导体层图案；
从所述第一光敏膜图案形成第二光敏膜图案；
通过使用所述第二光敏膜图案作为掩模蚀刻所述第一上导电图案来执行第三蚀刻处理，以形成第二上导电图案；以及
通过使用所述第二光敏膜图案作为掩模蚀刻所述第一下导电图案、所述第一半导体层图案和所述第二半导体层图案来执行第四蚀刻处理。
18.根据权利要求17所述的方法，其中，所述第四蚀刻处理形成数据线、从所述数据线延伸的源电极、漏电极、半导体以及位于所述源电极和所述漏电极与所述半导体之间的欧姆接触层。
19.根据权利要求18所述的方法，进一步包括：
在所述数据线和所述漏电极上形成钝化层；以及
在所述钝化层上形成像素电极，使得所述像素电极连接至所述漏电极。
20.根据权利要求17所述的方法，其中，所述第一半导体层和所述第二半导体层均包括非晶硅。
21.根据权利要求17所述的方法，其中，从所述第一光敏膜图案形成所述第二光敏膜图案包括灰化所述第一光敏膜图案。
CN201110214106.8A 2010-11-29 2011-07-28 薄膜晶体管阵列面板制造方法 Active CN102479702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0119744 2010-11-29
KR1020100119744A KR101750430B1 (ko) 2010-11-29 2010-11-29 박막 트랜지스터 표시판의 제조 방법

Publications (2)

Publication Number Publication Date
CN102479702A CN102479702A (zh) 2012-05-30
CN102479702B true CN102479702B (zh) 2016-03-02

Family

ID=46092285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110214106.8A Active CN102479702B (zh) 2010-11-29 2011-07-28 薄膜晶体管阵列面板制造方法

Country Status (4)

Country Link
US (1) US8557621B2 (zh)
JP (1) JP5788259B2 (zh)
KR (1) KR101750430B1 (zh)
CN (1) CN102479702B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956505B (zh) * 2012-11-19 2015-06-17 深圳市华星光电技术有限公司 开关管的制作方法、阵列基板的制作方法
KR102050438B1 (ko) * 2012-11-29 2020-01-09 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조 방법
CN103730413B (zh) * 2013-12-31 2016-08-17 合肥京东方光电科技有限公司 一种阵列基板的制备方法以及阵列基板、显示装置
KR102070148B1 (ko) * 2018-10-24 2020-01-29 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102596354B1 (ko) * 2018-11-05 2023-10-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN111129038A (zh) * 2019-12-26 2020-05-08 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362660A (en) * 1990-10-05 1994-11-08 General Electric Company Method of making a thin film transistor structure with improved source/drain contacts
CN1508612A (zh) * 2002-12-17 2004-06-30 三星电子株式会社 薄膜晶体管阵列面板及包括该面板的液晶显示器
CN101527307A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 薄膜晶体管面板和所述薄膜晶体管面板的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP3672256B2 (ja) * 2002-08-08 2005-07-20 インターナショナル・ビジネス・マシーンズ・コーポレーション エッチング液、薄膜トランジスタ・アレイ基板、薄膜トランジスタ・アレイ基板の製造方法および表示装置
DE60336441D1 (de) * 2002-09-02 2011-05-05 Samsung Electronics Co Ltd Kontaktstruktur für eine Halbleitervorrichtung, dünnschichtige Transistoranordnung mit einer solchen Kontaktstruktur und dessen Herstellungsmethode
JP2004241774A (ja) * 2003-02-03 2004-08-26 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法とそのためのマスク
KR101090249B1 (ko) * 2004-10-06 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
KR101235106B1 (ko) * 2006-06-30 2013-02-20 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
KR101602252B1 (ko) * 2008-06-27 2016-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터, 반도체장치 및 전자기기
KR20110067765A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5362660A (en) * 1990-10-05 1994-11-08 General Electric Company Method of making a thin film transistor structure with improved source/drain contacts
CN1508612A (zh) * 2002-12-17 2004-06-30 三星电子株式会社 薄膜晶体管阵列面板及包括该面板的液晶显示器
CN101527307A (zh) * 2008-03-07 2009-09-09 三星电子株式会社 薄膜晶体管面板和所述薄膜晶体管面板的制造方法

Also Published As

Publication number Publication date
US8557621B2 (en) 2013-10-15
JP2012119659A (ja) 2012-06-21
JP5788259B2 (ja) 2015-09-30
KR101750430B1 (ko) 2017-06-26
US20120135555A1 (en) 2012-05-31
KR20120058109A (ko) 2012-06-07
CN102479702A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
CN102479702B (zh) 薄膜晶体管阵列面板制造方法
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
WO2018214727A1 (zh) 柔性显示基板及其制作方法、显示装置
US9171999B2 (en) Thin film transistor array panel and method for manufacturing the same
CN103824865B (zh) 一种阵列基板及其制备方法和显示装置
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN106847704B (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
CN103383945A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
JP2012003266A (ja) マザーボード及びアレイ基板の製造方法
CN102842587A (zh) 阵列基板及其制作方法、显示装置
CN103413811A (zh) 阵列基板及其制造方法、显示装置
CN106876260B (zh) 一种闸电极结构及其制造方法和显示装置
KR20090044892A (ko) 표시장치의 제조방법 및 이에 의한 표시장치
CN101771072A (zh) 主动元件阵列基板及其制作方法
CN105047611A (zh) 阵列基板及其制作方法、显示装置
CN104409510A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
EP2755083B1 (en) Array substrate for a TFT-LCD and manufacturing method thereof
CN103107140A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN112596313A (zh) 阵列基板
CN102637698B (zh) 一种阵列基板及其制备方法
CN111653579A (zh) 显示面板及其制作方法、显示装置
CN107247376B (zh) Tft基板的制作方法及液晶显示装置的制作方法
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
CN101226932B (zh) 像素结构及其制造方法
CN109659310A (zh) 像素结构以及像素结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121219

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Electronics Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant