KR101031713B1 - 박막트랜지스터 기판과 이의 제조방법 - Google Patents

박막트랜지스터 기판과 이의 제조방법 Download PDF

Info

Publication number
KR101031713B1
KR101031713B1 KR1020060133139A KR20060133139A KR101031713B1 KR 101031713 B1 KR101031713 B1 KR 101031713B1 KR 1020060133139 A KR1020060133139 A KR 1020060133139A KR 20060133139 A KR20060133139 A KR 20060133139A KR 101031713 B1 KR101031713 B1 KR 101031713B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
wiring
transistor substrate
mps inspection
Prior art date
Application number
KR1020060133139A
Other languages
English (en)
Other versions
KR20080058921A (ko
Inventor
이영훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060133139A priority Critical patent/KR101031713B1/ko
Priority to US11/770,508 priority patent/US7683387B2/en
Priority to CN2007101260044A priority patent/CN101207138B/zh
Publication of KR20080058921A publication Critical patent/KR20080058921A/ko
Priority to US12/697,962 priority patent/US8476092B2/en
Application granted granted Critical
Publication of KR101031713B1 publication Critical patent/KR101031713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Abstract

본 발명은 박막트랜지스터 기판과 이의 제조방법에 관한 것으로, 더욱 자세하게는, 정전기 불량을 최소화할 수 있는 박막트랜지스터 기판과 이의 제조방법에 관한 것이다. 본 발명에 따르는 박막트랜지스터 기판은, 화상이 표시되며, 상호 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선이 형성된 표시영역과 그 이외의 비표시영역을 포함하는 박막트랜지스터 기판에 있어서, 상기 비표시영역의 일측 가장자리에 상호 나란히 형성된 MPS검사용 공통전압배선 및 MPS 검사용 접지배선, 상기 MPS검사용 공통전압배선 및 상기 MPS 검사용 접지배선 상에 형성된 절연층 및 상기 절연층 상에 형성된 전극층을 포함하며, 상기 MPS검사용 공통전압배선과 절연층 및 전극층으로 이루어지는 제1 캐패시터와 상기 MPS 검사용 접지배선과 절연층 및 전극층으로 이루어지는 제2 캐패시터를 포함한다. 이에 의해, 정전기 불량이 최소화된 박막트랜지스터 기판이 제공된다.

Description

박막트랜지스터 기판과 이의 제조방법{THIN FILM TRANSISTOR SUBSTRATE AND MANUFACTRUING METHOD THEREOF}
도 1은 종래의 박막트랜지스터 기판에 MPS검사를 실시하는 예를 설명하기 위한 도면이고,
도 2는 본 발명에 따르는 박막트랜지스터 기판의 구조를 설명하기 위한 도면이며,
도 3은 도 2의 Ⅲ-Ⅲ'를 따른 단면도이고,
도 4a 내지 도 4c는 본 발명에 따르는 박막트랜지스터 기판의 제조방법을 순차적으로 설명하기 위한 도면이다.
* 도면의 주요부분의 부호에 대한 설명 *
100 : 박막트랜지스터 기판 110 : 절연기판
125 : 게이트 배선 135 : MPS 검사용 공통전압배선
140a : 게이트 절연막 140b : 제1절연층
145 : MPS 검사용 접지배선 150 : 반도체층
160 : 저항접촉층 175 : 데이터 배선
171 : 소스 전극 172 : 드레인 전극
180a : 보호막 180b : 제2절연층
190 : 화소전극 191, 192 : 전극층
본 발명은 박막트랜지스터 기판과 이의 제조방법에 관한 것으로, 더욱 자세하게는, 정전기 불량을 최소화할 수 있는 박막트랜지스터 기판과 이의 제조방법에 관한 것이다.
최근, 종래의 CRT를 대신하여 액정표시장치(liquid crystal display device), PDP(plasma display panel), OLED(organic light emitting diode), 전기영동표시장치(Electrophoretic indication display) 등의 평판표시장치가 많이 개발되고 있다.
이러한 평판표시장치는 표시패널을 포함하며, 표시패널은 공통적으로 박막트랜지스터(TFT)가 형성되어 있는 박막트랜지스터 기판(5)을 포함한다. 박막트랜지스터 기판(5)은 일반적으로, 도 1에 도시된 바와 같이, 대면적의 모기판(1)을 기판부(a)와 주변부(b)로 구분하고, 각 기판부(a)에 소정의 형상으로 패터닝된 복수의 층(layer)을 형성 및 패터닝한 후, 모기판(1)을 각 기판부(a)별로 절단함으로써 완성된다.
여기서, 모기판(1)을 각 기판부(a)별로 절단하기 전에, 기판부(a)에 형성된 배선 등에 불량이 있는지 여부를 검사하는 검사단계를 진행한다. 상기 검사단계 중 에서 각각의 기판부(a)에 전압을 인가하여 실제로 박막트랜지스터 기판(5)의 구동시 불량이 발생할 수 있는 기판부(a)를 식별하는 검사를 MPS(Mass Production System) 검사라고 한다. MPS검사를 통하여 각 기판부(a)의 전기적인 불량을 점검한다.
이하, MPS검사에 대하여 도1을 참고하여 구체적으로 설명한다.
MPS검사를 위하여 각 게이트 배선(미도시)은 홀수와 짝수로 구분하여 홀수의 게이트 배선(미도시)은 MPS 검사용 홀수 게이트 배선(15)에 연결하고, 짝수의 게이트 배선(미도시)은 MPS 검사용 짝수 게이트 배선(25)에 연결한다. 여기서, 본 발명에 따르는 박막트랜지스터 기판(5)은 게이트 패드(미도시)가 양측에 구분되어 마련되어 있는 듀얼 게이트(dual gate) 구조이다. 각 데이터 배선(미도시)도 홀수와 짝수로 구분하여 홀수의 데이터 배선(미도시)은 MPS 검사용 홀수 데이터 배선(55)에 연결하고, 짝수의 데이터 배선(미도시)은 MPS 짝수 데이터 배선(65)에 연결한다. 그리고, 공통전압선(미도시)에 공통전압의 인가여부를 검사하기 위한 MPS 검사용 공통전압배선(35)이 공통전압선(미도시)에 연결되고, 각 기판부(a) 사이에 쇼트(short) 여부 등을 검사하기 위한 MPS 검사용 접지배선(45) 각 기판부(a) 사이를 연결하고 있다. 여기서, MPS 검사용 공통전압배선(35)과 MPS 검사용 접지배선(45)은 박막트랜지스터 기판(5)의 가장자리로 연장되어 있다.
각 MPS 검사용 배선(15, 25, 35, 45, 55, 65)은 각 패드(10, 20, 30, 40, 50, 60)에 연결되어 있으며, 각 패드(10, 20, 30, 40, 50, 60)에 전압을 인가함으로써 박막트랜지스터 기판(5)의 전기적 불량여부를 검사한다.
이와 같이, 각 기판부(a)가 절단되기 전에는 MPS 검사용 배선(15, 25, 35, 45, 55, 65)이 복잡하게 마련되어 있어, 박막트랜지스터 기판(5)에 정전기가 발생되더라도 상기 MPS 검사용 배선(15, 25, 35, 45, 55, 65)에 의하여 정전기가 여로 통로로 빠져나가 정전기에 따른 불량이 최소화된다.
그러나, 각 기판부(a)가 절단된 후에는, MPS 검사용 배선(15, 25, 35, 45, 55, 65) 또한 절단되어 있으므로, 박막트랜지스터 기판(5)에 정전기가 발생된 경우 정전기가 빠져나갈 수 있는 통로가 없어 정전기에 의한 게이트 배선(미도시), 데이터 배선(미도시), 공통전압배선(미도시) 등에 단락 등이 발생할 수 있는 우려가 있다. 정전기 불량을 방지하기 위한 별도의 정전기 방지회로가 마련되어 있으나, 각 기판부(a)별로 절단한 후 절단된 박막트랜지스터 기판(5)을 이송하는 과정에서 박막트랜지스터 기판(5)이 정전기에 노출되어 있어 상기 정전기 방지회로 만으로는 충분하지 못한 경우가 있다.
따라서, 본 발명의 목적은 정전기 불량을 최소화할 수 있는 박막트랜지스터 기판을 제공하는 것이다.
또한, 본 발명의 다른 목적은, 정전기 불량을 최소화할 수 있는 박막트랜지스터 기판의 제조방법를 제공하는 것이다.
상기한 목적을 달성하기 위하여 본 발명의 박막트랜지스터 기판은 화상이 표시되며, 상호 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선이 형성된 표시영역과 그 이외의 비표시영역을 포함하는 박막트랜지스터 기판에 있어서, 상기 비표시영역의 일측 가장자리에 상호 나란히 형성된 MPS검사용 공통전압배선 및 MPS 검사용 접지배선, 상기 MPS검사용 공통전압배선 및 상기 MPS 검사용 접지배선 상에 형성된 절연층 및 상기 절연층 상에 형성된 전극층을 포함하며, 상기 MPS검사용 공통전압배선과 절연층 및 전극층으로 이루어지는 제1 캐패시터와 상기 MPS 검사용 접지배선과 절연층 및 전극층으로 이루어지는 제2 캐패시터를 포함한다.
상기 데이터 배선의 타단은 정전기 방지회로에 연결된다.
상기 MPS검사용 공통전압배선은 상기 박막트랜지스터 기판이 모기판으로부터 절단된 후, 외부로부터 제공되는 공통전압을 공통전압 배선에 분배한다.
상기 MPS 검사용 접지배선은 상기 박막트랜지스터 기판이 모기판으로부터 절단된 후, 상기 정전기 방지회로를 접지시킨다.
상기 MPS검사용 공통전압배선 및 MPS 검사용 접지배선은 상기 게이트 배선과 동일한 물질로 형성된다.
상기 전극층은 화소 전극과 동일한 물질로 형성된다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 도 2 및 도 3을 참조하여 본 발명에 따르는 박막트랜지스터 기판에 대하여 설명한다.
도 2는 본 발명에 따르는 박막트랜지스터 기판(100)의 배치도이고, 도 3은 도 2의 Ⅲ-Ⅲ'를 따른 단면도이다.
박막트랜지스터 기판(100)은, 도 2에 도시된 바와 같이, 화상이 형성되는 표시영역(D)과, 그 이외의 비표시영역(N)으로 구분된다.
우선, 표시영역(D)에 대하여 도 2 및 도 4c를 참조하여 간단히 설명한다.
표시영역(D)에는 가로방향으로 연장되어 있는 복수의 게이트 배선(125)과, 상기 게이트 배선(125)과 교차하여 화소영역을 정의하는 복수의 데이터 배선(175)과, 상기 게이트 배선(125)과 데이터 배선(175)의 교차지점에 형성되어 있는 박막트랜지스터(T) 및 상기 화소영역에 형성되어 있으며 박막트랜지스터(TFT)와 연결되어 있는 화소전극(190)을 포함한다. 여기서, 박막트랜지스터(T)는 게이트 배선(125)의 일부인 게이트 전극, 반도체층(150), 저항 접촉층(160), 소스 전극(171) 및 드레인 전극(172)을 포함한다. 게이트 배선(125)은 게이트 절연막(140a)에 의하여 덮여 있다. 그리고, 소스 전극(171) 및 드레인 전극(172) 및 이들에 의하여 가려지지 않은 반도체층(150)의 상부에는 보호막(180a)이 형성되어 있다. 화소전극(190)은 드레인 접촉구(181)를 통하여 드레인 전극(172)과 연결되어 있다.
이어, 비표시영역(N)에 대하여 도2를 참조하여 설명한다.
비표시영역(N)에서 게이트 배선(125)의 일측에는 제1게이트 구동칩(210)이 마련되어 있고, 게이트 배선(125)의 타측에는 제2게이트 구동칩(220)이 마련되어 있다. 이는 듀얼 게이트(dual gate) 구조를 나타낸 것으로, 표시장치가 대면적화 됨에 따라 고해상도를 구현하기 위해 안출된 것이다. 구체적으로, 게이트 배선(125)을 짝수와 홀수로 구분하고 홀수의 게이트 배선(125)은 일측의 제1구동칩(210)에 연결하여 게이트 신호를 인가하고, 짝수의 게이트 배선(125)은 타측의 제2게이트 구동칩(220)에 연결하여 게이트 신호를 인가하는 구조이다. 제1 및 제2게이트 구동칩(210, 220)의 범프(미도시)는 게이트 배선(125)의 패드(미도시)와 연결되어 있다. 그리고, 게이트 배선(125)의 양 단부쪽은 게이트 구동칩(210)의 각 범프와 대응하기 위하여 게이트 배선(125) 사이의 간격이 점차 좁아지는 게이트 팬 아웃(gate pan out) 형태로 마련되어 있다.
데이터 배선(175)의 일측에는 데이터 구동칩(230)이 마련되어 있다. 데이터 배선(175)은 표시영역(D)으로부터 비표시영역(N)으로 연장되어 있으며, 데이터 배선(175)의 일단은 데이터 구동칩(230)의 각 범프(미도시)와 대응하기 위하여 데이터 배선(175) 사이의 간격이 점차 좁아지는 데이터 팬 아웃(data pan out) 형태로 마련되어 있다. 데이터 구동칩(230)은 외부로부터 데이터 신호를 전달 받아 데이터 배선(175)으로 전달한다.
제1 및 제2 게이트 구동칩(210, 220)과 데이터 구동칩(230)은 절연기판(110)에 COG(Chip On Glass) 형태로 실장되어 있다. 그러나, 도시된 실시예에 한정되지 않고 TCP(Tape Carrier Package) 또는 COF(chip on film) 방식으로 제1 및 제2 게이트 구동칩(210, 220)과 데이터 구동칩(230)이 실장될 수 있다.
데이터 배선(175)의 타단은, 구체적으로 도시되지 않았으나, 정전기 방지회로에 연결되어 있다. 정전기 방지회로는 박막트랜지스터 기판(100)의 외곽에서 발생하는 정전기가 표시영역(D)으로 유입되는 것을 방지한다. 정전기 방지회로는 적어도 하나의 ESD 보호용 스위칭 소자를 포함한다.
정전기 방지회로 외곽의 비표시영역(N)에는 상호 나란히 형성되어 있는 MPS검사용 공통전압배선(135) 및 MPS 검사용 접지배선(145)이 마련되어 있다. 구체적으로, MPS검사용 공통전압배선(135) 및 MPS 검사용 접지배선(145)은 절연기판(110)의 일측 가장자리에 마련되어 있다.
MPS검사용 공통전압배선(135)은 표시영역(D)에 형성된 공통전압선에 공통전압이 적절히 인가되는지 여부를 검사하기 위한 배선으로, 표시영역(D)의 공통전압선 (미도시)는 LOG라인(Line On Glass Line, 미도시)을 통하여 MPS검사용 공통전압배선(135)에 연결되어 있다. MPS 검사용 공통전압배선(135)은 MPS 검사단계에서는 상술한 바와 같이 검사용 배선으로 사용되나, 모기판으로부터 각각의 박막트랜지스터 기판(100)으로 절단된 후에는 각각의 공통전압선(미도시)에 공통전압을 분배하는 배선으로 사용된다. 즉, 외부의 전압발생부(미도시)로부터의 공통전압(Vcom)은 MPS 검사용 공통전압배선(135)을 통하여 각각의 공통전압선(미도시)으로 분배된다.
MPS 검사용 접지배선(145)은 모기판의 각 기판부 사이가 서로 전기적으로 연결되어 있는지 여부를 검사하기 위한 배선이다. 모기판으로부터 각각의 박막트랜지스터 기판(100)으로 절단된 후에 MPS 검사용 접지배선(145)은 정전기 방지회로를 접지(ground)시키는 기능을 한다. 정전기 방지회로는 MPS 검사용 접지배선(145)에 플로팅(floating)되어 있다.
이와 같이, MPS검사용 공통전압배선(135)과 MPS 검사용 접지배선(145)을 비표시영역(N)의 일측 가장자리에 마련하는 이유는, 다른 영역에 제1 및 제2 게이트 구동칩(210, 220) 및 데이터 구동칩(230)이 마련되어 있어 공간적인 여유가 없기 때문이다. 또한, MPS검사용 공통전압배선(135) 및 MPS 검사용 접지배선(145)과 제1 및 제2 게이트 구동칩(210, 220) 및 데이터 구동칩(230) 사이의 전기적인 간섭을 최소화하기 위한 것이다.
상술한 MPS검사용 공통전압배선(135)과 MPS 검사용 접지배선(145) 상기 게이트 배선(125)과 동시에 동일한 물질로 형성된다.
이하, 도 3을 참고하여, MPS검사용 공통전압배선(135)과 MPS 검사용 접지배선(145)이 마련된 영역의 적층구조를 설명한다.
우선, 절연기판(110) 상의 일측 가장자리에 MPS검사용 공통전압배선(135)과 MPS 검사용 접지배선(145)이 상호 나란히 배치되어 있다. MPS검사용 공통전압배선(135)과 MPS 검사용 접지배선(145)은 게이트 배선(125)과 동일한 층에 형성되어 있다. 그리고, MPS검사용 공통전압배선(135), MPS 검사용 접지배선(145) 및 게이트 배선(125)은 동일한 물질로 동시에 형성된다.
MPS검사용 공통전압배선(135) 및 MPS 검사용 접지배선(145) 상에는 절연층(140b, 180b)이 적층되어 있다. 여기서, 절연층(140b, 180b)은 무기물질로 이루어진 제1절연층(140b)과, 상기 제1절연층(140b) 상에 형성되어 있으며 유기물질을 포함하는 제2절연층(180b)을 포함한다. 제1절연층(140b)은 상술한 게이트 절연막(140a)과 동시에 동일한 물질로 형성되며, 제2절연층(180b)은 상술한 보호막(180a)과 동시에 동일한 물질로 형성된다. 예를 들어, 제1절연층(140b)과 게이트 절연막(140a)은 SiNx, SiO2를 포함할 수 있으며, 제2절연층(180b)과 보호막(180a)은 아크릴계 고분자물질을 포함할 수 있다.
한편, 구체적으로 도시되지 않았으나, MPS 검사용 접지배선(145)에 대응하는 상기 제1절연층(140b)과 제2절연층(180b) 사이에는 정전기 방지회로가 마련되어 있을 수 있다.
MPS검사용 공통전압배선(135)과 MPS 검사용 접지배선(145)에 대응하는 상기 절연층(140b, 180b) 상에는 전극층(191, 192)이 형성되어 있다. 여기서, 전극층(191, 192)은 상술한 화소전극(190)은 동시에 동일한 물질로 형성된다. 전극 층(191, 192)과 화소전극(190)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명의 전극물질을 포함한다.
이하, 본 발명의 효과에 대하여 도면을 참조하여 설명한다.
상술한 구조에 의하여, 도 3에 도시된 바와 같이, MPS검사용 공통전압배선(135), 전극층(191) 및 절연층(140b, 180b)은 제1캐패시터(C1)를 형성한다. 그리고, MPS 검사용 접지배선(145), 전극층(192) 및 절연층(140b, 180b)은 제2캐패시터(C2)를 형성한다.
이렇게 형성된 제1캐패시터(C1)와 제2캐패시터(C2)는 외부로 정전기가 유입될 때, 상기 유입된 정전기의 정전압을 차징(charging)시키는 기능을 한다. 즉, 유입된 정전기는 제1캐패시터(C1)와 제2캐패시터(C2)에 의하여 완충되어 그 크기가 감소되거나 제거된다. 이에 의하여, 유입된 정전기는 표시영역(D)의 데이터 배선(175) 또는 게이트 배선(125)으로 유입되는 것이 최소화되어 정전기 불량을 최소화할 수 있다.
이하, 도 4a 내지 도 4c를 참조하여 본 발명에 따르는 박막트랜지스터 기판(100)의 제조방법을 설명한다.
이하의 설명에서는 종래의 기술과 구별되는 특징적인 부분만 발췌하여 설명하도록 하며, 설명이 생략된 부분은 공지의 기술에 따른다. 그리고, 설명의 편의를 위하여 일측에는 표시영역(D)의 박막트랜지스터의 제조방법을 순차적으로 나타내고, 타측에는 도 2의 Ⅲ-Ⅲ'영역의 제조방법을 순차적으로 나타내도록 한다.
우선, 도 4a에 도시된 바와 같이, 절연기판(110) 상에 금속물질은 균일하게 도포한 후, 이를 패터닝하여 표시영역(D)에 게이트 배선(125)과 비표시영역(N)에 MPS검사용 공통전압배선(135)과 MPS 검사용 접지배선(145)을 형성한다. 즉, 게이트 배선(125), MPS검사용 공통전압배선(135) 및 MPS 검사용 접지배선(145)은 동시에 동일한 물질로 형성된다. 여기서, 게이트 배선(125)의 일부는 박막트랜지스터를 구성하는 게이트 전극으로 작용한다.
이어, 도 4b에 도시된 바와 같이, 게이트 배선(125), MPS검사용 공통전압배선(135) 및 MPS 검사용 접지배선(145)을 덮도록 무기물질로 이루어진 게이트 절연막(140a)과 제1절연층(140b)을 형성한다. 여기서, 게이트 절연막(140a)과 제1절연층(140b)은 동시에 동일한 물질로 제조된다.
연속하여, 공지의 방법에 따라 도4b에 도시된 바와 같이, 표시영역(D)에 반도체층(150), 저항접촉층(160), 소스 전극(171) 및 드레인 전극(172)를 형성한다. 이에 따라, 스위치 소자용 박막트랜지스터(T)가 형성된다. 그리고, 박막트랜지스터(T)와 제1절연층(140b)를 덮는 보호막(180a)과 제2절연층(180b)를 형성한 후, 드레인 전극(172)을 노출시키는 드레인 접촉구(181)를 형성한다. 여기서, 보호막(180a)과 제2절연층(180b)은 동시에 제조되며, 아크릴계 유기물질과 같은 동일한 물질로 제조된다.
그 후, 도 4c에 도시된 바와 같이, 보호막(180a)과 제2절연층(180b) 상에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명의 도전물질을 균일하게 도포한 후, 이를 패터닝하여 화소전극(190)과 전극층(191, 192)을 형성한다. 화소전극(190)은 드레인 접촉구(181)를 통하여 드레인 전극(172)과 전기적으로 연결되어 있다.
이에 의하여, MPS검사용 공통전압배선(135), 전극층(191) 및 절연층(140b, 180b)은 제1캐패시터(C1)를 형성하게 되고, MPS 검사용 접지배선(145), 전극층(192) 및 절연층(140b, 180b)은 제2캐패시터(C2)를 형성하게 된다.
이렇게 형성된 제1캐패시터(C1)와 제2캐패시터(C2)는 외부로 정전기가 유입될 때, 상기 유입된 정전기의 정전압을 차징(charging)하여, 정전기에 의한 불량을 최소화한다.
이상 설명한 바와 같이, 본 발명에 따르면, 정전기 불량을 최소화할 수 있는 박막트랜지스터 기판이 제공된다.
또한, 정전기 불량을 최소화할 수 있는 박막트랜지스터 기판의 제조방법이 제공된다.

Claims (9)

  1. 화상이 표시되며, 상호 교차하여 화소영역을 정의하는 게이트 배선 및 데이터 배선이 형성된 표시영역과 그 이외의 비표시영역으로 포함하는 박막트랜지스터 기판에 있어서,
    상기 비표시영역의 일측 가장자리에 상호 나란히 형성되어 있는 MPS검사용 공통전압배선 및 MPS 검사용 접지배선, 상기 MPS검사용 공통전압배선 및 상기 MPS 검사용 접지배선 상에 형성된 절연층 및 상기 절연층 상에 형성된 전극층을 포함하며,
    상기 MPS검사용 공통전압배선과 절연층 및 전극층으로 이루어지는 제1 캐패시터와 상기 MPS 검사용 접지배선과 절연층 및 전극층으로 이루어지는 제2 캐패시터를 포함하는 것을 특징으로 하는 박막트랜지스터 기판.
  2. 제 1항에 있어서,
    상기 데이터 배선의 타단은 정전기 방지회로에 연결되어 있는 것을 특징으로 하는 박막트랜지스터 기판.
  3. 제 1항에 있어서,
    상기 MPS검사용 공통전압배선은 상기 박막트랜지스터 기판이 모기판으로부터 절단된 후, 외부로부터 제공되는 공통전압을 공통전압 배선에 분배하는 것을 특징으로 하는 박막트랜지스터 기판.
  4. 제 2항에 있어서,
    상기 MPS 검사용 접지배선은 상기 박막트랜지스터 기판이 모기판으로부터 절단된 후, 상기 정전기 방지회로를 접지시키는 것을 특징으로 하는 박막트랜지스터 기판.
  5. 제 1항에 있어서,
    상기 MPS검사용 공통전압배선 및 MPS 검사용 접지배선은 상기 게이트 배선과 동일한 물질로 형성된 것을 특징으로 하는 박막트랜지스터 기판.
  6. 제 1항에 있어서,
    상기 전극층은 화소 전극과 동일한 물질로 형성된 것을 특징으로 하는 박막트랜지스터 기판.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020060133139A 2006-12-22 2006-12-22 박막트랜지스터 기판과 이의 제조방법 KR101031713B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060133139A KR101031713B1 (ko) 2006-12-22 2006-12-22 박막트랜지스터 기판과 이의 제조방법
US11/770,508 US7683387B2 (en) 2006-12-22 2007-06-28 Thin film transistor substrate having electrode layers that are formed on insulating layer to cover common voltage line and grounding line
CN2007101260044A CN101207138B (zh) 2006-12-22 2007-06-29 薄膜晶体管基板及其制造方法
US12/697,962 US8476092B2 (en) 2006-12-22 2010-02-01 Fabricating method of a thin film transistor substrate for liquid crystal display device of minimizing defects due to static electricity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133139A KR101031713B1 (ko) 2006-12-22 2006-12-22 박막트랜지스터 기판과 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20080058921A KR20080058921A (ko) 2008-06-26
KR101031713B1 true KR101031713B1 (ko) 2011-04-29

Family

ID=39541544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133139A KR101031713B1 (ko) 2006-12-22 2006-12-22 박막트랜지스터 기판과 이의 제조방법

Country Status (3)

Country Link
US (2) US7683387B2 (ko)
KR (1) KR101031713B1 (ko)
CN (1) CN101207138B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869512A (zh) * 2014-03-31 2014-06-18 南京中电熊猫液晶显示科技有限公司 一种阵列基板、显示装置
KR20170142237A (ko) * 2016-06-16 2017-12-28 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US11430826B2 (en) 2019-12-20 2022-08-30 Lg Display Co., Ltd. Thin film transistor array substrate for digital x-ray detector device and digital x-ray detector device including the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR20110120274A (ko) * 2009-03-11 2011-11-03 스미또모 가가꾸 가부시키가이샤 반도체 기판, 반도체 기판의 제조 방법, 전자 디바이스 및 전자 디바이스의 제조 방법
KR20120022872A (ko) * 2009-05-22 2012-03-12 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전자 디바이스, 반도체 기판의 제조 방법 및 전자 디바이스의 제조 방법
KR20130017034A (ko) * 2011-08-09 2013-02-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
CN103941507B (zh) * 2014-04-02 2017-01-11 上海天马微电子有限公司 一种阵列基板、显示面板及显示装置
KR102191648B1 (ko) * 2014-11-14 2020-12-16 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102166953B1 (ko) * 2014-12-30 2020-10-19 엘지디스플레이 주식회사 어레이 기판과 이를 포함한 액정표시장치
KR102562627B1 (ko) 2016-03-21 2023-08-03 삼성디스플레이 주식회사 디스플레이 장치
CN105759484A (zh) * 2016-05-13 2016-07-13 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN111554701B (zh) * 2016-05-20 2023-05-16 群创光电股份有限公司 显示设备
CN113611700B (zh) * 2021-07-21 2023-11-28 武汉华星光电技术有限公司 显示面板母板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488156B1 (ko) * 2002-12-31 2005-05-06 엘지.필립스 엘시디 주식회사 액정표시소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351440B1 (ko) * 1999-12-31 2002-09-09 엘지.필립스 엘시디 주식회사 엑스-선 검출소자 및 그의 제조방법
US6771328B2 (en) * 2001-07-25 2004-08-03 Lg. Philips Lcd Co., Ltd. Active matrix organic electroluminescent device simplifying a fabricating process and a fabricating method thereof
KR20050113863A (ko) * 2004-05-31 2005-12-05 삼성에스디아이 주식회사 전자 방출 소자
KR101108782B1 (ko) * 2004-07-30 2012-02-24 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488156B1 (ko) * 2002-12-31 2005-05-06 엘지.필립스 엘시디 주식회사 액정표시소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103869512A (zh) * 2014-03-31 2014-06-18 南京中电熊猫液晶显示科技有限公司 一种阵列基板、显示装置
KR20170142237A (ko) * 2016-06-16 2017-12-28 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR102594084B1 (ko) * 2016-06-16 2023-10-25 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
US11430826B2 (en) 2019-12-20 2022-08-30 Lg Display Co., Ltd. Thin film transistor array substrate for digital x-ray detector device and digital x-ray detector device including the same

Also Published As

Publication number Publication date
US8476092B2 (en) 2013-07-02
CN101207138B (zh) 2010-06-23
KR20080058921A (ko) 2008-06-26
US20100136719A1 (en) 2010-06-03
US7683387B2 (en) 2010-03-23
US20080149935A1 (en) 2008-06-26
CN101207138A (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
KR101031713B1 (ko) 박막트랜지스터 기판과 이의 제조방법
CN110032007B (zh) 一种显示面板及显示装置
KR101490485B1 (ko) 액정 표시 장치 및 그 제조 방법
KR101945866B1 (ko) 차폐 도전체를 가지는 액정 표시 장치
CN103378125A (zh) 有机发光显示设备及其再制方法
US8502950B2 (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
EP2001055A2 (en) Organic light emitting display device and mother substrate thereof
KR102204976B1 (ko) 표시 장치 및 그것의 제조 방법
US9869915B2 (en) Array substrate and liquid crystal display panel including the same
US20210191201A1 (en) Display panel and manufacture method thereof, and display apparatus
US11398471B2 (en) Display motherboard, method of fabricating the same
KR100943284B1 (ko) 칩온글라스 실장 액정표시장치에서의 패드 구조
KR20120033689A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20180025533A (ko) 표시장치
KR101354317B1 (ko) 정전기 방지 구조를 구비한 표시장치
KR102196180B1 (ko) 표시장치
KR102222274B1 (ko) 액정표시장치
KR20180076744A (ko) 어레이 기판 및 이를 포함하는 표시장치
KR20160008068A (ko) 유기발광 디스플레이 장치
US11412611B2 (en) Display apparatus
US20240038953A1 (en) Display device
KR100910568B1 (ko) 박막 트랜지스터 표시판
KR20220064451A (ko) 표시 장치의 검사 방법
CN117572695A (zh) 一种显示面板、显示装置及待切割显示面板
KR102066085B1 (ko) 평판 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 9