KR20050113863A - 전자 방출 소자 - Google Patents

Abstract

본 발명은 별도의 구동 IC를 구비하지 않고도 절연층 표면에 정전하가 축적되는 방지할 수 있는 전자 방출 소자에 관한 것으로서,

전자 방출 소자는, 서로 대향 배치되는 제1 기판 및 제2 기판과; 제1 기판 위에 절연층을 사이에 두고 절연층의 밑면과 상면에 각각 형성되는 제1 전극 및 제2 전극과; 절연층의 주변부에서 절연층 표면을 덮도록 형성되고, 제1 전극과 전기적으로 연결되는 도전층과; 제2 기판 위에 형성되는 적어도 하나의 애노드 전극과; 애노드 전극의 어느 일면에 형성되는 형광층을 포함한다.

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 절연층 표면에 정전하가 축적되는 것을 방지하기 위한 전극 구조를 갖는 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다. 이 가운데 냉음극(cold cathode)을 이용하는 방식의 전자 방출 소자로는 FEA(Field Emitter Array)형, SCE(Surface Conduction Emitter)형, MIM(Metal-Insulator-Metal) 또는 MIS(Metal-Insulator-Semiconductor)형 및 BSE(Ballistic electron Surface Emitter)형 전자 방출 소자 등이 알려져 있다.

상기한 전자 방출 소자들은 그 종류에 따라 세부적인 구조가 상이하지만, 기본적으로는 진공 용기 내에 전자 방출을 위한 구조물, 즉 전자 방출 유닛을 마련하여 이로부터 방출되는 전자들을 이용하며, 전자 방출 유닛과 대향 배치되도록 진공 용기 내측에 형광층을 구비할 때 소정의 발광 또는 표시 작용을 하게 된다.

상기 전자 방출 유닛이 매트릭스 어드레스 방식을 따라 구동할 때, 전자 방출 유닛은 일측 기판 상에 두 개의 전극, 즉 제1 전극과 제2 전극을 매트릭스 구조로 배치하고, 제1 전극과 제2 전극 각각에 구동 전압을 인가하여 전자 방출원으로부터 전자를 방출시킨다. 이 때, 제1 전극과 제2 전극 사이에는 이들의 전기적 절연을 위해 절연층이 소정의 두께를 가지고 형성된다.

이러한 전자 방출 소자는 전자 방출 유닛이 마련된 제1 기판과 형광층이 마련된 제2 기판을 그 사이에 소정의 간격이 형성되도록 평행하게 배치하고, 이 기판들 가장자리에 프리트(frit)와 같은 실링(sealing) 물질을 도포하여 양 기판을 상호 접합시킴으로써 진공 용기를 구성하는데, 이 때 진공 용기 내에는 표시 영역과 비표시 영역이 구분된다.

그런데 상기한 구성의 전자 방출 소자에서는 대게 표시 영역 상에 위치하는 절연층은 그 위로 제1 전극 또는 제2 전극이 형성되어 이 전극에 의해 덮여지지만, 프리트가 도포되는 실링 라인 주위, 다시 말해 비표시 영역 상의 절연층은 전극으로 덮여지지 않고 그대로 진공 중에 노출되어 있다. 이러한 구조상 조건에 따라 종래의 전자 방출 소자에서는 절연층 표면으로 정전하가 축적되는 경우가 있으며, 이로 인해 전자 방출 유닛의 비정상적인 동작이나 아킹(arcing), 플래쉬 오버(flash-over) 등의 부작용이 일어나고 있다.

이러한 문제점을 방지하고자, 미국 등록특허 5,926,560호에서는 비표시 영역에 배치되는 절연층 위로 정전하 축적을 방지하기 위하여 이른바 이온 차폐층(ion shield) 또는 희생층(sacrificial portions)이라 명칭된 전극을 형성한 전계 방출 표시장치를 개시하고 있다.

상기 이온 차폐층과 희생층은, 비표시 영역 상의 절연층 위에 형성되는 일종의 전극층으로서, 이들은 표시 영역에 위치하는 전극들과는 별도의 전압을 인가받으면서 비표시 영역에 배치된 절연층의 표면으로 정전하가 축적되지 않도록 하는 역할을 한다.

그러나 상기한 종래 기술에서는 이온 차폐층과 희생층이 전자 방출 소자에 기본적으로 구비되는 전극 구동 IC와는 별개로 다른 구동 IC로부터 구동 전압을 인가받으면서 기능하므로, 장치의 구성 부품수 증가로 인해 제조 단가의 상승을 초래하는 문제점이 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 별도의 구동 IC를 구비하지 않고도 절연층 표면에 정전하가 축적되는 것을 방지할 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판 위에 임의의 패턴을 가지고 형성되는 제1 전극과, 제1 전극들을 덮으면서 기판 위에 형성되는 절연층과, 절연층 위에 임의의 패턴을 가지고 형성되는 제2 전극과, 절연층의 주변부에서 절연층 표면을 덮도록 형성되고 제1 전극과 전기적으로 연결되는 도전층을 포함하는 전자 방출 소자를 제공한다.

또한, 상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판 위에 절연층을 사이에 두고 절연층의 밑면과 상면에 각각 형성되는 제1 전극 및 제2 전극과, 절연층의 주변부에서 절연층 표면을 덮도록 형성되고 제1 전극과 전기적으로 연결되는 도전층과, 제2 기판 위에 형성되는 적어도 하나의 애노드 전극과, 애노드 전극의 어느 일면에 형성되는 형광층을 포함하는 전자 방출 소자를 제공한다.

상기 제1 전극은 절연층 밖으로 노출되는 단부를 가지며, 상기 도전층은 절연층의 상면과 측면 및 제1 전극의 상면에 걸쳐 형성된다.

상기 제1 전극과 제2 전극은 서로 직교하는 스트라이프 패턴으로 이루어질 수 있다. 이 경우, 도전층은 제2 전극과 일정한 간격을 두고 제2 전극과 직교하는 방향을 따라 형성될 수 있으며, 복수개로 구비되어 제1 전극과 일대일로 대응 배치될 수 있다.

상기 전자 방출 소자는 제1 전극과 제2 전극 중 어느 하나의 전극과 전기 접촉을 이루며 형성되는 전자 방출부를 더욱 포함할 수 있다.

상기 제1 전극과 제2 전극은 각각 캐소드 전극과 게이트 전극으로 형성되고, 게이트 전극과 절연층에 게이트 홀이 형성되며, 게이트 홀 내로 캐소드 전극 위에 상기 전자 방출부가 형성될 수 있다.

또한, 상기 제1 전극과 제2 전극은 각각 게이트 전극과 캐소드 전극으로 형성되고, 상기 전자 방출부가 캐소드 전극과 접촉하며 위치할 수 있다.

상기 전자 방출부가 카본 나노튜브, 흑연, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하여 형성될 수 있다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이고, 도 2는 도 1의 조립 상태를 나타내는 부분 단면도이다.

도면을 참고하면, 전자 방출 소자는 임의의 크기를 갖는 제1 기판(2)과 제2 기판(4)을 내부 공간부가 형성되도록 소정의 간격을 두고 실질적으로 평행하게 배치하고, 이들을 하나로 접합시킴으로써 전자 방출 소자의 외관인 진공 용기를 구성하고 있다.

상기 기판들(2, 4) 중 제1 기판(2)에는 전자 방출 유닛(100)이 제공되어 제2 기판(4)을 향해 전자를 방출하며, 제2 기판(4)에는 전자에 의해 가시광을 방출하는 발광부(200)가 제공되어 소정의 발광 또는 표시 작용을 행한다.

상기 전자 방출 유닛(100)은 전자 방출 소자의 종류에 따라 세부적인 구성에 차이가 있는데, 아래에서는 일례로 FEA형 전자 방출 소자에 적용되는 전자 방출 유닛에 대해 설명한다.

먼저, 제1 기판(2) 위에는 소정의 패턴, 가령 스트라이프 형상을 취하는 제1 전극들, 즉 캐소드 전극들(6)이 서로간 임의의 간격을 두고 제1 기판(2)의 일방향(도면의 y축 방향)을 따라 복수로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 절연층(8)이 형성된다. 절연층(8) 위에는 소정의 패턴, 가령 스트라이프 형상을 취하는 제2 전극들, 즉 게이트 전극들(10)이 서로간 임의의 간격을 두고 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 복수로 형성된다.

본 실시예에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하면, 각각의 화소 영역마다 절연층(8)과 게이트 전극(10)에 적어도 하나의 게이트 홀(8a, 10a)이 형성되어 캐소드 전극(6)의 일부 표면을 노출시키고, 게이트 홀(8a, 10a) 내로 캐소드 전극(6) 위에 전자 방출부(12)가 형성된다.

상기 전자 방출부(12)는 전계가 가해지면 전자를 방출하는 물질들, 가령 카본 나노튜브(carbon nanotube), 흑연(graphite), 다이아몬드상 카본(diamon like carbon), C₆₀, 실리콘 나노와이어 중 어느 하나 또는 이들의 조합 물질로 이루어지며, 그 제조법으로는 직접 성장, 스크린 인쇄, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

상기한 구성의 전자 방출 유닛(100)에서는, 캐소드 전극(6)과 게이트 전극(10)에 소정의 구동 전압을 인가하면, 두 전극간 전압 차에 의해 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자가 방출된다.

다음으로, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(14), 일례로 적색과 녹색 및 청색의 형광층(14)이 임의의 간격을 두고 형성되고, 형광층(14) 사이로 화면의 컨트라스트 향상을 위한 흑색층(16)이 형성된다. 형광층(14)과 흑색층(16) 위에는 증착에 의한 금속막(예를 들어 알루미늄막)으로 이루어진 애노드 전극(18)이 형성된다. 애노드 전극(18)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 메탈 백(metal back) 효과에 의해 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극(18)은 금속막이 아닌 투명한 도전막, 예를 들어 ITO(Indium Tin Oxide)로 이루어질 수 있다. 이 경우 제2 기판(4) 위로 투명 도전막으로 이루어진 애노드 전극(도시하지 않음)을 먼저 형성하고, 그 위에 형광층(14)과 흑색층(16)을 형성하며, 필요에 따라 형광층(14)과 흑색층(16) 위에 금속막을 형성하여 화면의 휘도를 높이는데 이용할 수 있다. 이러한 애노드 전극은 제2 기판(4) 전체에 형성되거나, 소정의 패턴으로 구분되어 형성될 수 있다.

이와 같이 구성되는 제1 기판(2)과 제2 기판(4)은, 전자 방출 유닛(100)과 발광부(200)가 서로 마주한 상태에서 임의의 간격을 두고 그 둘레에 도포되는 프리트와 같은 실링재(20)에 의해 접합되고, 그 사이에 형성되는 내부 공간을 배기시켜 진공 상태로 유지한다.

한편, 상기 전자 방출 소자에서는 이 소자의 비표시 영역 상에 위치하는 절연층(8) 표면에 정전하가 축적되는 것을 방지하기 위한 도전층(22)이 구비된다. 이 도전층(22)은 비표시 영역 상의 절연층(8) 표면을 덮으면서 다른 일단이 캐소드 전극(6)과 전기적으로 연결되도록 실링재(20) 안쪽과 바깥쪽에 걸쳐 형성되어 캐소드 전극(6)과 동일한 구동 IC에 의해 구동된다.

본 실시예에서 도전층(22)은 비표시 영역 상의 절연층(8) 위에서 이 절연층(8) 위에 형성되는 전극인 게이트 전극(10)과 임의의 간격을 두고 게이트 전극(10)과 직교하는 방향을 따라 복수개로 구비된다. 상기 도전층(22)은 일례로 절연층(8) 밑에 형성되는 전극인 캐소드 전극(6)과 일대일로 대응 배치되며, 도전층(22) 일단이 실링재(20) 바깥쪽으로 연장되어 절연층(8) 측면과 캐소드 전극(6) 상면에 걸쳐 형성됨으로써 캐소드 전극(6)과 접촉하는 구조를 이룬다.

상기 도전층(22)은 절연층(8) 위에 도전막을 형성하고 이를 패터닝하여 게이트 전극(10)을 형성할 때, 게이트 전극(10)과 동시에 형성될 수 있다.

이러한 도전층(22)은 실링재(20) 안쪽에 위치하는 비표시 영역 상의 절연층(8) 표면을 덮음으로써 전자 방출 소자 구동시 발생된 정전하가 절연층(8) 표면에 축적되는 것을 방지한다.

또한 상기 도전층(22)은 캐소드 전극(6)과 접촉하여 이와 전기적으로 연결되므로, 별도의 구동 IC 없이 캐소드 전극(6)을 위한 구동 IC의 제어를 받는다. 이로써 본 실시예의 전자 방출 소자는 기본적으로 소자의 구성을 위해 구비되는 전극 구동 IC를 가지고 캐소드 전극(6)과 정전하 축적 방지를 위한 도전층(22)을 함께 구동할 수 있다.

도 3은 본 발명의 제2 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다. 도면을 참고하면, 본 발명의 제2 실시예에서는 제1 기판(2) 위에 게이트 전극(24)들이 서로간 임의의 간격을 두고 복수로 형성되고, 게이트 전극들(24)을 덮으면서 제1 기판(2) 전체에 절연층(8)이 형성된다. 절연층(8) 위에는 캐소드 전극들(26)이 서로간 임의의 간격을 두고 게이트 전극(24)과 직교하는 방향을 따라 복수로 형성되며, 캐소드 전극(26)의 일측 가장자리에 형성된 오목부(26a) 내측에 전자 방출부(28)가 형성된다.

상기한 구성의 전자 방출 유닛(101)을 갖는 전자 방출 소자에서는, 정전하 축적 방지를 위한 도전층(30)이 비표시 영역 상의 절연층(8) 표면을 덮으면서 다른 일단이 절연층(8) 밑에 배치되는 전극인 게이트 전극(24)과 전기적으로 연결되도록 실링재(20) 안쪽과 바깥쪽에 걸쳐 형성되어 게이트 전극(24)과 동일한 구동 IC에 의해 구동된다.

이와 같이 본 실시예의 전자 방출 소자는 비표시 영역 상의 절연층(8) 표면을 덮도록 도전층(22, 30)을 형성하고, 이 도전층(22, 30)을 절연층(8) 밑에 배치되는 전극과 전기적으로 연결함에 따라, 별도의 구동 IC 없이도 도전층(22, 30)을 구동시켜 절연층(8) 표면에 정전하가 축적되지 않도록 한다.

한편, 상기에서는 FEA형 전자 방출 소자에 적용되는 전자 방출 유닛(100, 101)에 대해 설명하였으나, 전자 방출 유닛의 구성은 위에 한정되지 않고 다양하게 변형 가능하다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 비표시 영역 상의 절연층 표면에 도전층이 형성되고, 이 도전층이 절연층 밑에 배치되는 전극과 접촉하여 전기적으로 연결됨에 따라, 절연층 표면에 정전하가 축적되는 것을 방지할 수 있다. 따라서 본 발명에 의한 전자 방출 소자는 정전하 축적에 의한 문제들, 예를 들어 전자 방출 유닛의 비정상적인 동작이나 아킹, 플래쉬 오버 등을 해소할 수 있다.

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자를 도시한 부분 분해 사시도이다.

도 2는 도 1의 조립 상태를 나타낸 부분 단면도이다.

도 3은 본 발명의 제2 실시예에 따른 전자 방출 소자를 도시한 부분 분해 사시도이다.

Claims (10)

1. 기판 위에 임의의 패턴을 가지고 형성되는 제1 전극과;

   상기 제1 전극들을 덮으면서 기판 위에 형성되는 절연층과;

   상기 절연층 위에 임의의 패턴을 가지고 형성되는 제2 전극과;

   상기 절연층의 주변부에서 절연층 표면을 덮도록 형성되고, 상기 제1 전극과 전기적으로 연결되는 도전층

   을 포함하는 전자 방출 소자.
2. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판 위에 절연층을 사이에 두고 절연층의 밑면과 상면에 각각 형성되는 제1 전극 및 제2 전극과;

   상기 절연층의 주변부에서 절연층 표면을 덮도록 형성되고, 상기 제1 전극과 전기적으로 연결되는 도전층과;

   상기 제2 기판 위에 형성되는 적어도 하나의 애노드 전극; 및

   상기 애노드 전극의 어느 일면에 형성되는 형광층

   을 포함하는 전자 방출 소자.
3. 제1항 또는 제2항에 있어서,

   상기 제1 전극이 상기 절연층 밖으로 노출되는 단부를 가지며, 상기 도전층이 절연층의 상면과 측면 및 제1 전극의 상면에 걸쳐 형성되는 전자 방출 소자.
4. 제4항에 있어서,

   상기 제1 전극과 제2 전극이 서로 직교하는 스트라이프 패턴으로 형성되는 전자 방출 소자.
5. 제4항에 있어서,

   상기 도전층이 상기 제2 전극과 일정한 간격을 두고 제2 전극과 직교하는 방향을 따라 형성되는 전자 방출 소자.
6. 제5항에 있어서,

   상기 도전층이 복수개로 구비되어 상기 제1 전극과 일대일로 대응 배치되는 전자 방출 소자.
7. 제1항 또는 제2항에 있어서,

   상기 전자 방출 소자가, 상기 제1 전극과 제2 전극 중 어느 하나의 전극과 전기 접촉을 이루며 형성되는 전자 방출부를 더욱 포함하는 전자 방출 소자.
8. 제7항에 있어서,

   상기 제1 전극과 제2 전극이 각각 캐소드 전극과 게이트 전극으로 형성되고, 게이트 전극과 절연층에 게이트 홀이 형성되며, 게이트 홀 내로 캐소드 전극 위에 상기 전자 방출부가 형성되는 전자 방출 소자.
9. 제7항에 있어서,

   상기 제1 전극과 제2 전극이 각각 게이트 전극과 캐소드 전극으로 형성되고, 상기 전자 방출부가 캐소드 전극과 접촉하며 위치하는 전자 방출 소자.
10. 제7항에 있어서,

    상기 전자 방출부가 카본 나노튜브, 흑연, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.