JP2000331629A

JP2000331629A - 電界放出型表示装置

Info

Publication number: JP2000331629A
Application number: JP11142824A
Authority: JP
Inventors: Mitsuru Tanaka; 満田中; Yasuhiro Nohara; 康弘野原; Shunei Hirayama; 俊英平山
Original assignee: Futaba Corp
Current assignee: Futaba Corp
Priority date: 1999-05-24
Filing date: 1999-05-24
Publication date: 2000-11-30

Abstract

(57)【要約】【課題】ＦＥＤの高輝度化を図りつつ、高信頼性が得
られる電界放出型表示装置を提供すること。【解決手段】画像表示部のゲート電極２２の周囲にゲ
ートフロー電極２５を形成し、画像非表示期間におい
て、ゲート電極２２に対してゲートパルスを供給するこ
とで、エミッタアレイ２４から放出される電子によって
アノード基板やカソード基板の表面にチャージされてい
るプラスの電荷を除電すると同時に、ゲートフロー電圧
２５にゲートフロー電圧を印加して、ゲートフロー電極
２５を正電位とすることで、エミッタアレイ２４から放
出される電子の内、エミッタ近傍にチャージアップされ
るマイナス電荷をゲートフロー電極２５を介して放出さ
せることが可能になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えばテレビジョ
ン受像機、パーソナルコンピュータ、医療機器、計測
器、ＰＯＳ（Point Of Sales）システム等の情報端末の
表示装置の画像表示方法及びその駆動装置に係わり、特
に電界放出型の発光素子を使用した電界放出型表示装置
に好適なものである。

【０００２】

【従来の技術】金属または半導体表面の印加電圧を１０
⁹ ［Ｖ／ｓ］程度にすると、トンネル効果により電子が
障壁を通過して、常温でも真空中に電子放出が行われる
ようになる。これを電界放出（Field Emission）と呼
び、このような原理で電子を放出するカソードを電界放
出素子、あるいは電界放出カソード（Field Emission C
athode）と呼んでいる。

【０００３】近年、半導体微細加工技術を駆使して、ミ
クロンサイズの電界放出素子からなる面放出型の電界放
出カソードを作製することが可能となっており、電界放
出カソードを基板上に多数個形成したものは、その各エ
ミッタから放出された電子を蛍光面に照射することによ
って、平面型の表示装置や各種電子装置を構成する電子
供給手段として知られている。

【０００４】図４に電界放出型表示素子の一例として、
スピント型と呼ばれる電界放出型表示素子の斜視図を示
す。この図４に示すスピント（Spindt）の電界放出素子
（以下、「ＦＥＣ」と記す）は、第１の基板１００（カ
ソード基板）上にカソード電極１０１が形成されてお
り、このカソード電極１０１上に抵抗層１０２、絶縁層
１０３及びゲート電極１０４が順次形成されている。そ
して絶縁層１０３に形成された開口孔内にコーン状のエ
ミッタ（以下、「エミッタコーン」という）１１５が形
成され、このエミッタコーン１１５の先端部分がゲート
電極１０４の開口部から臨んでいる。

【０００５】このようなＦＥＣにおいては、微細加工技
術を用いることによりエミッタコーン１１５とゲート電
極１０４との距離をサブミクロンとすることができるた
め、エミッタコーン１１５とゲート電極１０４との間に
僅か数十ボルトの電圧を印加することにより、エミッタ
コーン１１５から電子を放出させることができる。

【０００６】従って、上記のＦＥＣがアレイ状に多数個
形成されている第１の基板１００の上方に蛍光材料が塗
布されている第２の基板（アノード基板）１１６を配置
し、ゲート−カソード間にゲート電圧ＶG 、カソード−
アノード間にアノード電圧ＶA を印加すると、エミッタ
コーン１１５から放出される電子によって蛍光材を発光
させることができるので表示装置（Field Emission Dis
play；以下、「ＦＥＤという）とすることができる。

【０００７】図５は上記したような面放出型のＦＥＣを
利用した平面型のカラーＦＥＤの概略構造を示した図で
ある。この図５において、５１はカソード基板、５２は
アノード基板、５３はスペーサ、５４はカソード電極、
５５はゲート電極、５６はアノード電極、５７は蛍光体
ドットをそれぞれ示している。このような構成のカラー
ＦＥＤは、カソード基板５１上にＦＥＣが形成され、ア
ノード基板５２に、蛍光体ドット５７を塗布したアノー
ド電極５６−１，５６−２、５６−３・・・が形成され
ている。カソード基板５１とアノード基板５２とは、対
向配置され、スペーサ５３により両者の間隙が一定に支
持されている。また、このカソード基板５１とアノード
基板５２の外周は、図示しない側面部により封止され、
その内部が真空状態に保持されたものである。なお、こ
の図５では構造をわかりやすくするため、カソード基板
５１とアノード基板５２との間隙を拡げて図示してい
る。

【０００８】カソード基板５１上には、カソード電極５
４−１，５４−２，・・・がストライプ状に列方向に並
んで配列されている。各カソード電極５４−１，５４−
２・・・上には、この図には示していない複数の開口部
を有する絶縁層とゲート電極５５が形成され、絶縁層に
形成された開口部内にエミッタコーンが形成されてい
る。ゲート電極５５は、例えばそれぞれが１つのドット
（画素）と対応するパッチ状とされており、上述した絶
縁層の開口部に対応して図示するような複数の孔が形成
されている。なお、ゲート電極５５の配線については後
述する。

【０００９】アノード基板５２は透明基板によって形成
されており、その下面には、透明なアノード電極５６−
１，５６−２・・・が、上述したカソード電極５４−
１，５４−２・・・と並行してストライプ状に形成され
ている。そして、例えば奇数列目のアノード電極５６−
１，５６−３，５６−５・・・が一方の端部で共通接続
され、残りの具数列目のアノード電極５６−２，５６−
４・・・が図示しない他方の端部で接続されている。す
なわち、アノード電極５６は１つおきに交互に櫛歯状に
接続されている。

【００１０】アノード電極５６−１，５６−２・・・に
は、ＩＴＯ（導電性酸化インジウム）の薄膜が使用さ
れ、この下面には複数個の蛍光体ドット５７がアノード
電極５６−１，５６−２・・・の行方向に所定間隔をお
いてドット状に塗布されている。例えばアノード電極５
６−１には赤（Ｒ）、アノード電極５６−２には緑
（Ｇ）、アノード電極５６−３には青（Ｂ）、アノード
電極５６−４には赤（Ｒ）というように、Ｒ，Ｇ，Ｂの
３種類の蛍光体ドット５７が配置されてカラーＦＥＤの
表示部が構成されている。

【００１１】図６は、上記図５に示した面放出型のカラ
ーＦＥＤの駆動方法を説明するための電極の接続形態の
一例を示した図である。なお、図５と同一部位には同一
符号を付して説明を省略する。この図において、６１は
ゲート電極５５のゲート配線、６２はアノード電極５６
のアノード配線をそれぞれ示している。なお、ゲート電
極５５，５５・・・と、これに対向する蛍光体ドット５
７，５７・・・とは重ねて記載している。

【００１２】ゲート配線６１−１、６１−２・・・は列
方向に延びて、ゲート電極５５，５５・・・が１ドット
おきに交互に接続され、１表示ライン（行）当たり２本
のゲート端子（Ｇ１，Ｇ２），（Ｇ３，Ｇ４）・・・が
引き出される。アノード配線６２−１，６２−２は、例
えば櫛歯状のアノード電極５６−１，５６−３，５６−
５・・・及び５６−２，５６−４，５６−６・・・にそ
れぞれ接続され、アノード端子Ａ１，Ａ２が引き出され
る。

【００１３】この図６においてはカソード電極５４，５
４・・・、及びカソード配線の図示は省略しているが、
カソード配線の接続形態としては、例えば図５に示す各
カソード電極５４−１，５４−２・・・ごとにカソード
配線を接続したり、或いは隣接するカソード電極５４−
１と５４−２の２本のカソード電極を１本のカソード配
線により接続することが考えられる。

【００１４】このようなカラーＦＥＤの画素選択方法
は、行方向に配列されたゲート配線６１−１，６１−２
・・・と列方向に配列されたカソード配線のマトリクス
のみで行うものであり、行方向に線順次走査を行うこと
により、１フレームの画像を表示するようにされる。

【００１５】図７は、図４に示したカラーＦＥＤの駆動
タイミング図である。先の図６を合わせて参照し、画素
選択方法の一例を説明する。この図（ａ），（ｂ）はア
ノード端子Ａ１，Ａ２に印加されるアノード電圧、同図
（ｃ）〜（ｊ）はゲート端子Ｇ１，Ｇ３，Ｇ５・・・Ｇ
(2n-1)，Ｇ２，Ｇ４，Ｇ６・・・Ｇ(2n)に印加されるゲ
ート電圧、同図（ｋ）はゲート端子Ｇ(2n)にゲート電圧
としてスキャンパルスが印加されている期間において、
カソード電極Ｃｍに印加されるデータパルスをそれぞれ
示している。

【００１６】この図（ａ）に示すアノード端子Ａ１に正
のアノード電圧が印加され、同図（ｂ）に示すアノード
端子Ａ２にＧＮＤレベル（０ボルト）のアノード電圧が
印加されている期間においては、同図（ｃ）〜（ｆ）に
示す奇数行目のゲート端子Ｇ１，Ｇ３，Ｇ５・・・Ｇ(2
n-1)に、スキャンパルスが順次印加され、これと同期し
て、各カソード電極Ｃ１〜Ｃｍに、選択画素の階調に応
じた幅のデータパルスが印加される。

【００１７】これに対して、同図（ｂ）に示すアノード
端子Ａ２に正のアノード電圧が印加され、同図（ａ）に
示すアノード端子Ａ１にＧＮＤレベルのアノード電圧が
印加されている期間においては、同図（ｇ）〜（ｊ）に
示す偶数行目のゲート端子Ｇ２，Ｇ４・・・Ｇ2nにスキ
ャンパルスが順次印加され、これと同期して、各カソー
ド端子Ｃ１〜Ｃｍに、選択画素の階調に応じた幅のデー
タパルスが印加される。

【００１８】この図に示す例ではゲート配線６１は１表
示ライン当たり２本あるため、画像の１フレームが２つ
のサブフレームに分けられている。そして、サブフレー
ム周期と同期して、アノード端子Ａ１またはＡ２の一方
に正のアノード電圧を印加することにより、櫛歯状のア
ノード電極５６−１，５６−３・・・またはアノード電
極５６−２，５６−４・・・を交互にスイッチングし
て、選択されているアノード電極の両脇のアノード電極
の電位が常にＧＮＤレベル（０ボルト）となるようにし
ている。その結果、集束電界が形成され、選択された蛍
光体ドット５７に電子が集束し、電界放出部のエミッタ
から放射される電子の広がりを抑制することができる。

【００１９】

【発明が解決しようとする課題】ところで、上記したよ
うなカラーＦＥＤにおいて画像表示を行った場合は、ア
ノード電極間やアノード−カソード電極間の耐電圧が低
下して、アノード電極に高電圧を印加することができ
ず、高輝度化を図ることができないという問題が生じ
る。

【００２０】図８は上記したような問題点を説明するた
めの上記図５に示したカラーＦＥＤの模式的な断面図で
ある。なお、図４と同一部位には同一番号を付し、詳細
な説明は省略する。この図８において、８１は絶縁性の
ある保護膜であり、アノード電極５６−１，５６−２間
のアノード基板５２上に被覆されている。すなわち、こ
の保護膜８１は、アノード電極５６−１，５６−２間に
おいて、ゲート電極５５を有するカソード基板５１の側
に表面が露出している絶縁部である。この場合、カソー
ド基板５１上の電界放出部から放出された電子は、対向
する蛍光体ドット５７に射突することになるが、その際
に電子の一部は蛍光体ドット５７のないカソード基板５
１やアノード基板５２の表面領域にも射突する。

【００２１】このように電子の一部がアノード基板５２
やカソード基板５１の表面に射突すると、アノード基板
５２やカソード基板５１の表面、特に絶縁層８１から２
次電子が放出され、その表面が＋に帯電（チャージアッ
プ）する。この帯電が進行すると、アノード電極間やア
ノード−カソード電極間の耐電圧が低下し、アノード電
極に高電圧を印加することができず、上記したようにＦ
ＥＤの高輝度化を図ることができないという問題が発生
することになる。

【００２２】そこで、本出願人らは、このような問題点
を解決するために、例えば１フレームにおける画像の非
表示期間（ブランキング期間）ＴＤに、アノード電極Ａ
１，Ａ２のアノード電圧をＧＮＤレベル、或いはアノー
ド電圧を蛍光材料の発光開始電圧より低い電圧レベルに
すると共に、ブランキング期間ＴＤにおいて、ゲート端
子Ｇ１〜Ｇ2nに対して、図７（ｃ）〜（ｊ）に示すよう
にリフレッシュパルスＲＰ１〜ＲＰ2nを順次印加するよ
うにした電界放出型発光素子の駆動装置の提案を行って
いる（特願平１１−０２１５２９等）。

【００２３】つまり、ＦＥＤのブランキング期間ＴＤに
おいて、ゲート電極Ｇ１〜Ｇ2nにリフレッシュパルスＲ
Ｐ１〜ＲＰ2nを順次印加することで、カソード基板５１
のエミッタから電子を放出させて、アノード基板５２や
カソード基板５１の表面にチャージアップ（帯電）され
ているプラスの電荷をディスチャージするようにしてい
る。

【００２４】しかしながら、カラーＦＥＤでは、上記し
たようなブランキング期間ＴＤにおいてリフレッシュパ
ルス駆動を行った場合は、アノード基板５２やカソード
基板５１の表面にチャージアップされているプラスの電
荷をディスチャージするためにカソード基板５１のエミ
ッタコーンから放出された電子の内、ディスチャージに
使用されなかった過剰電子がエミッタコーンの近傍でマ
イナスチャージされてしまう。この場合は、エミッタコ
ーンから放出されるエミッションの経時劣化が発生して
信頼性を損なうことがあった。

【００２５】そこで、エミッタコーンから放出されるエ
ミッションの経時劣化を防止するため、例えばブランキ
ング期間ＴＤにおける放出電子量を少なくすることが考
えられるが、この場合はアノード基板５２やカソード基
板５１の表面にチャージアップされているプラスの電荷
を十分中和することができなくなり、アノード電極間や
アノード−ゲート電極間の耐電圧特性が悪化して高輝度
化を図ることができなかった。

【００２６】本発明はこのような問題点を鑑みて、ＦＥ
Ｄの高輝度化を図りつつ、高信頼性が得られる電界放出
型表示装置を提供することを目的とする。

【００２７】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、電界放出を行うエミッタを有するカソー
ド電極と、エミッタから電子を放出させるためのゲート
電極が絶縁層を介して配設されている第１の基板と、こ
の第１の基板に対向配置され、蛍光体が塗布されている
アノード電極が形成されている第２の基板とから成る電
界放出型の画像表示部と、この画像表示部に対して所要
の画像を表示させるための駆動制御を行う駆動制御手段
を備えている電界放出型表示装置において、第１の基板
の絶縁層上に第１の基板の絶縁層上にゲート電極の周辺
を囲むように金属層を形成すると共に、駆動制御手段
は、画像表示部に画像を表示しない画像非表示期間にお
いて、アノード電極に供給するアノード電圧を蛍光体の
発光開始電圧より低い電圧としたうえで、ゲート電極に
ゲートパルスを供給すると共に、金属層に所定電圧を印
加して正電位となるようにした。

【００２８】また、駆動制御手段は、上記画像表示部に
所要の画像を表示させる画像表示期間において、金属層
を所定電圧より低い電圧に切り換えるようにした。

【００２９】本発明によれば、画像表示部のゲート電極
の周囲を金属層を形成すると共に、駆動制御手段によ
り、画像非表示期間において、ゲート電極に対してゲー
トパルスを供給することで、エミッタから放出される電
子によってアノード基板やカソード基板の表面にチャー
ジされているプラスの電荷を除電することが可能にな
る。またこの時、金属層に所定の電圧を印加して、金属
層を正電位とすることで、エミッタから放出される電子
の内、エミッタ近傍にチャージアップされるマイナスの
電荷を金属層を介して放出させることが可能になる。

【００３０】

【発明の実施の形態】図１は、本発明の実施の形態とさ
れる電界放出型表示装置の電極構造の概略を説明するた
めの概略斜視図である。この図１において、２１はこの
図には示していない第１の基板とされるカソード基板
（図５参照）上に列方向に並んで形成されているストラ
イプ状のカソード電極とされる。このカソード電極２
１，２１，・・・には、カソード引き出し電極が接続さ
れており、その接続形態としては、図示するように例え
ば各カソード電極２１にカソード引き出し電極を接続し
てカソード端子Ｃ１，Ｃ２・・・が引き出されている。
なお、隣接する２本のカソード電極２１，２１を１本の
カソード引き出し電極によって接続してカソード端子を
引き出すようにしてもよい。

【００３１】カソード電極２１，２１・・・上には、図
示していないが複数の開口部を有する絶縁層が形成さ
れ、この開口部内のカソード電極２１，２１・・・上に
多数のエミッタコーンからなるエミッタアレイ２４，２
４・・・が形成されている。そして、この絶縁層上に図
示するようなパッチ状のゲート電極２２，２２・・・が
形成されている。ゲート電極２２は、上述した絶縁層に
設けられている開口部内のエミッタコーンに対応して図
示するように複数の孔が形成されている。

【００３２】この図に示す本実施の形態のＦＥＤでは、
２つのパッチ状のゲート電極２２が１つのドット（画
素）と対応するものとされている。１画素を構成する２
つのパッチ状のゲート電極２２は、隣接する行方向のゲ
ート電極２２・・・とゲート引き出し電極によって交互
に、いわゆる千鳥状に接続されている。従って、このよ
うなＦＥＤから引き出されるゲート端子数は、ゲート電
極ライン（行）数より１つ多い本数となる。

【００３３】さらに本実施の形態のＦＥＤでは、例えば
ゲート電極２２，２２・・・と同一平面上に導電性の金
属層とされるゲートフロー電極２５を形成するようにし
ている。ゲートフロー電極２５は、図示するように各ゲ
ート電極２２のゲート引き出し電極２３が接続される面
を除いて、ライン（行）ごとにゲート電極２２の周囲を
囲むようにジグザグ（メアンダーライン）状に配設され
ている。そして、これらの各ゲートフロー電極２５、２
５・・はゲートフロー引き出し電極２６に接続されてい
る。

【００３４】一方、この図には示していない第２の基板
とされる透明のアノード基板（図５参照）の下面には、
図示するように透明のアノード電極３１がカソード電極
２１と並行してストライプ状に形成されている。そして
各アノード電極３１は、その両端部で１つおきにアノー
ド電極端子Ａ１，Ａ２に交互に櫛歯状に共通接続されて
いる。

【００３５】アノード電極３１，３１・・・には、ＩＴ
Ｏ（導電性酸化インジウム）の薄膜が使用され、この下
面には複数個の蛍光体ドット３２，３２がアノード電極
３１の行方向に所定間隔をおいてドット状に塗布されて
いる。例えばアノード電極３１には赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の３種類の蛍光体ドット３２が順次に
配置されている。

【００３６】図２は上記したようなＦＥＤを駆動する駆
動装置部のブロック図である。この図２において、１は
上記図１に示したＦＥＤからなる例えばｍ×ｎドットの
ＦＥＤパネルとされる。２は入力される映像信号（画像
データ）、３は信号入力バッファ、４はコントローラを
それぞれ示している。コントローラ４は信号入力バッフ
ァ３を介して入力される画像データ２を、例えば１フレ
ーム単位でＲＧＢ別にディスプレイＲＡＭ５に記憶させ
ると共に、ディスプレイＲＡＭ５に記憶させたＲＧＢ画
像データを表示方式に応じて読み出してデータドライバ
（カソードドライバ）６Ａ，６Ｂに転送する。データド
ライバ６Ａ，６Ｂは、電源部１０のカソード電源１０Ｂ
から入力されるカソード電圧Ｖｃｃ、及び上記コントロ
ーラ４からのＲＧＢ画像データの階調に応じてパルス幅
変調されたデータパルスをＦＥＤパネル１のカソード端
子Ｃ１〜Ｃｍに出力する。

【００３７】電源部１０は、上記データドライバ６Ａ，
６Ｂにカソード電圧Ｖｃｃを供給するためのカソード電
源１０Ｂと、ゲート電圧制御回路９に所定のゲート電圧
Ｖｇｇを供給するゲート電源１０Ａから構成されてい
る。

【００３８】アノード電源／アノードスイッチ回路８
は、コントローラ４の制御に基づいて、ＦＥＤパネル１
のアノード端子Ａ１，Ａ２（図１参照）に所定のアノー
ド電圧を供給する。ゲート電圧制御回路９は、ＦＥＤパ
ネル１のゲート端子Ｇ１，Ｇ２・・・の走査順序とその
タイミングが設定され、ゲート電源１０Ａからのゲート
電圧Ｖｇｇにより所定のパルス電圧をスキャンドライバ
（ゲートドライバ）７に送出するようにされる。

【００３９】スキャンドライバ７は、コントローラ４の
制御により、ＦＥＤパネル１のゲート端子Ｇ１，Ｇ２・
・・を走査するための走査信号がゲート電圧制御回路９
から供給され、表示方式に応じてＦＥＤパネル１のゲー
ト端子を順次選択する線順次方式によるマトリックス上
に配置されている画素を駆動するようにされる。

【００４０】なお、電源部１０から出力されるカソード
電圧Ｖｃｃに基づいて、データドライバ６Ａ，６Ｂのカ
ソードデータ値や、ゲート電圧制御回路９からのゲート
ドライブ信号の電圧値を適正に設定することによって、
表示部の輝度のダイナミックレンジを調整することがで
きる。

【００４１】そして本実施の形態のＦＥＤでは、コント
ローラ４の制御により、例えば１フレームにおける画像
の非表示期間（ブランキング期間）ＴＤにおいて、ゲー
ト電圧制御回路９によりパルス幅の狭いリフレッシュパ
ルスを発生させる。そしてこのリフレッシュパルスをス
キャンドライバ７に供給すると共に、スキャンドライバ
７により高速でＦＥＣパネル１のゲート端子Ｇ１〜Ｇn+
1 の選択切り換えを行うようにしている。即ち、本実施
の形態のＦＥＤにおいても、先に説明したように画像の
ブランキング期間ＴＤにおいて、ゲート端子Ｇ１〜Ｇn+
1 （ゲート電極）にリフレッシュパルスＲＰを印加する
ようにしている。

【００４２】なお、必ずしも１フレームのブランキング
期間ＴＤにおいて全てのゲート端子Ｇ１〜Ｇn+1 （ゲー
ト電極）にリフレッシュパルスＲＰを印加する必要はな
く、数フレームのブランキング期間ＴＤを利用して全て
のゲート端子Ｇ１〜Ｇn+1 にリフレッシュパルスＲＰ１
〜ＲＰn+1 を印加するようにしてもよい。

【００４３】さらに、コントローラ４はフレームにおけ
る画像のブランキング期間ＴＤ内では、ゲート電圧制御
回路９からＦＥＤパネル１のゲートフロー端子ＧＦにゲ
ートフロー電圧ｖｆを印加することで、ゲートフロー電
極２５を正電位となるようにしている。ゲートフロー電
極２５に印加されるゲートフロー電圧ｖｆとしては、例
えばゲート端子Ｇ１〜Ｇn+1 に印加されるゲート電圧と
同レベルの電圧、又はゲート電圧より低い電圧であって
も、後述するエミッタ近傍にチャージアップされている
マイナスの電荷を除去可能な電圧レベルであれば良い。

【００４４】このように本実施の形態とされるＦＥＤの
駆動装置部では、１フレームにおける画像のブランキン
グ期間ＴＤにおいて、スキャンドライバ７からＦＥＤパ
ネル１の各ゲート端子Ｇ１〜Ｇn+1 に対してリフレッシ
ュパルスＲＰを印加すると共に、ＦＥＤパネル１のゲー
トフロー端子ＶＦに対して、ゲートフロー電圧ｖｆを印
加してゲートフロー電極２５を正電位となるようにして
いる。

【００４５】このような構成とされる本実施の形態の電
界放出型表示装置における画像表示のための動作として
は、アノード端子Ａ１に例えば蛍光体の発光開始電圧よ
り高い正のアノード電圧が、アノード端子Ａ２にＧＮＤ
レベル（０ボルト）のアノード電圧が印加されている期
間においては、スキャンドライバ７から例えば奇数番目
のゲート端子Ｇ１，Ｇ３，・・・，Ｇn+1 に対してスキ
ャンパルスが順次印加され、これと同期して各カソード
電極Ｃ１〜Ｃｍに、選択画素の階調に応じた幅のデータ
パルスが印加される。

【００４６】また逆にアノード端子Ａ２に正のアノード
電圧が、アノード端子Ａ１にＧＮＤレベルのアノード電
圧が印加されている期間では、偶数番目のゲート端子Ｇ
２，Ｇ４，・・・，Ｇｎにスキャンパルスが順次印加さ
れ、これと同期して各カソード端子Ｃ１〜Ｃｍにデータ
パルスが印加される。この結果、選択された蛍光体ドッ
ト３２に電子が集束されてエミッタアレイ２４から放射
される電子の広がりを抑制するようにしている。

【００４７】そして、本実施の形態では、画像が表示さ
れないブランキング期間ＴＤにおいて、各エミッタコー
ンから電子放出を行い、アノード基板やカソード基板の
表面、特に絶縁部上にチャージアップ（帯電）されてい
るプラスの電荷のディスチャージ（除電）すると共に、
エミッタコーンから放出された余分な電子の中和を行う
ようにしたことに特徴を有する。

【００４８】そこで、図３に示すブランキング期間の各
部の駆動タイミング波形を参照して、本実施の形態の電
界放出型表示装置のブランキング期間における動作につ
いて説明する。この図３（ａ），（ｂ）は、アノード端
子Ａ１，Ａ２に印加されるアノード電圧、同図（ｃ）は
ゲートフロー端子ＶＦに印加されるゲートフロー電圧ｖ
ｆ、同図（ｄ）〜（ｇ）は、ブランキング期間ＴＤにお
いてゲート端子Ｇ１，Ｇ２，Ｇ３・・・，Ｇn+1に印加
されるリフレッシュパルスＲＰ１〜ＲＰn+1の波形をそ
れぞれ示している。

【００４９】この図３に示すように、例えば１フレーム
の画像が表示されないブランキング期間ＴＤでは、図３
（ｃ）〜（ｇ）に示すように、ＦＥＤパネル１のゲート
端子Ｇ１〜Ｇn+1 に、リフレッシュパルスＲＰ１〜ＲＰ
n+1 を順次印加することで、ＦＥＤパネル１のアノード
基板やカソード基板の表面、特に絶縁部にチャージアッ
プされたプラスの電荷をディスチャージするためにカソ
ード電極上のエミッタからエミッションを放出するよう
にしている。

【００５０】アノード基板の絶縁部は、上記図８におい
て説明したアノード電極５６間のアノード基板５２上に
被膜されている保護膜（絶縁膜）の部位とされる。ま
た、カソード基板上の絶縁部は、少なくとも図１に示し
たゲート電極２２やゲート引出電極２３、ゲートフロー
電極２５がカソード基板上に形成されている絶縁層（図
示しない）の上に形成されていることから、これらの電
極が形成されていない領域がカソード基板の絶縁部とな
る。またこれらのゲート電極２２やゲート引出電極２
３、ゲートフロー電極２５の上にさらに絶縁層を形成し
た場合は、これら電極上に形成された絶縁層がカソード
基板の絶縁部となる。

【００５１】ところが、この場合は放出された電子の
内、上記アノード基板やカソード基板の表面（絶縁部）
にチャージアップされている電荷のディスチャージで消
費されなかった分の電子が過剰電子となり、この過剰な
電子によってエミッタコーンの近傍がマイナスにチャー
ジされてエミッションの経時劣化を引き起こすことにな
る。

【００５２】そこで、本実施の形態では、図３（ｃ）に
示すように、ブランキング期間ＴＤではＦＥＤパネル１
に配設したゲートフロー電極ＶＦに対してゲートフロー
電圧ｖｆを印加してゲートフロー電極２５を正電位とな
るようにしている。この場合は、上記アノード基板やカ
ソード基板の絶縁部にチャージアップされているプラス
電荷のディスチャージで消費されなかった過剰電子は、
正電位とされるゲートフロー電極２５により中和（除
電）されるので、エミッタコーン近傍にマイナスの電荷
によってチャージアップされるのを防止することができ
るようになる。

【００５３】このように本実施の形態の電界放出型表示
装置は、１フレームの画像のブランキング期間ＴＤにお
いて、ゲート端子Ｇ１〜Ｇn+1 にリフレッシュパルスＲ
Ｐ１〜ＲＰn+1 を印加することで、エミッタから放出さ
れる電子によりアノード基板やカソード基板の表面（絶
縁部）にチャージアップされているプラスの電荷をディ
スチャージすることで、ＦＥＤパネル１の耐電圧特性の
悪化を防止することができる。また、ブランキング期間
ＴＤにおいて、ＦＥＤパネル１のゲートフロー電極２５
に対してゲートフロー電圧ｖｆを印加することで、カソ
ード電極２１上に形成されているエミッタコーンの近傍
にチャージアップされている電子を除電するようにして
いるので、エミッション特性の経時劣化を防止すること
ができるようになる。

【００５４】この結果、本実施の形態の電界放出型表示
装置よれば、ＦＥＤのアノード間やアノード−ゲート間
の耐電圧特性が悪化することがないので、アノード電極
３２に対して十分高いなアノード電圧を印加することが
でき、ＦＥＤの高輝度化を図ることができると共に、エ
ミッション特性の経時劣化も防止することができるので
ＦＥＤの信頼性を損なうといったことがない。

【００５５】また、本実施の形態では、ＦＥＤパネル１
にゲートフロー電極２５を設け、画像のブランキング期
間ＴＤにおいて、ゲートフロー端子ＶＦにゲートフロー
電圧ｖｆを印加して、ゲートフロー電極２５を、例えば
ＧＮＤレベル（０Ｖ）から正電位となるようにしている
が、例えば画像の表示期間ではゲートフロー電極２５を
負電位となるように制御すれば、このゲートフロー電極
２５をエミッションの広がりを防止するための集束電極
として機能させることもできる。この場合はエミッタコ
ーンから放出される電子の広がりを抑制することができ
るので、より混色が少なく高品位な画像表示を行うこと
が可能になる。

【００５６】なお、これまで説明した本実施の形態の電
界放出型表示装置のはあくまでも一例であり、このよう
な構造に限定されるものでなく、少なくとも画像の非表
示期間においてアノード電極を、例えば蛍光体の発光開
始電圧より低いレベルとすることができるような構造の
ＦＥＤパネルであれば実現することが可能である。ま
た、本発明はカラーＦＥＤに限らず、単色のＦＥＤに適
用することも当然可能である。

【００５７】

【発明の効果】以上説明したように、本発明の電界放出
型表示装置は、ゲート電極の周囲に金属層を形成し、駆
動制御手段により画像の非表示期間において、ゲート電
極に対してゲートパルスを供給することで、エミッタか
ら放出されるエミッションによって、アノード基板やカ
ソード基板の表面にチャージアップされているプラスの
電荷を除電すると共に、金属層に正電位とされる所定電
圧を印加することで、エミッタから放出された電子の
内、エミッタ近傍にチャージアップされたマイナスの電
荷を除電するようにしている。よって、アノード基板や
カソード基板の表面にチャージアップされているプラス
の電荷によって画像表示部の耐電圧特性が悪化するのを
防止することができると共に、エミッタ近傍にマイナス
の電荷がチャージアップされることによって発生するエ
ミッション特性の経時劣化を防止することができるの
で、高輝度、高信頼性の電界放出型表示装置とすること
ができる。

【００５８】また、本発明の電界放出型表示装置は、画
像表示期間において、駆動制御手段により金属層を例え
ば負電位となるように切り換えることで、金属層を集束
電極として機能させることができる。従って、エミッタ
から放出される電子の広がり抑制することができ、より
混色の少ない高品位な画像表示を行うことができる。

【００５９】また、本発明はゲート電極の周囲に金属層
を形成するといった簡単な製造プロセスで、エミッショ
ンの経時劣化の防止と、エミッタから放出される電子の
集束性の改善を図ることができるという利点もある。

【図面の簡単な説明】

【図１】本発明の実施の形態とされる電界放出型表示装
置の画像表示部のＦＥＣの構造を説明するための図であ
る。

【図２】本実施の形態のカラーＦＥＤを説明するための
ブロック図である。

【図３】本実施の形態のカラーＦＥＤの画像非表示期間
における駆動タイミング波形を示した図である。

【図４】電界放出カソードの構成を説明するための図で
ある。

【図５】面放出型のＦＥＣを利用した平面型のカラーＦ
ＥＤの概要説明図である。

【図６】電極型フルカラーＦＥＤの駆動方法を説明する
ための電極接続図である。

【図７】２電極型フルカラーＦＥＤの駆動タイミング図
である。

【図８】図５に示すカラーＦＥＤの模式的な断面図であ
る。

【符号の説明】

１ＦＥＤパネル、４コントローラ、６Ａ６Ｂデ
ータドライバ、７スキャンドライバ、９ゲート電圧
制御回路、１０電源部、２１カソード電極、ゲート
電極、２３ゲート引き出し電極、２４エミッタアレ
イ、２５ゲートフロー電極、２６ゲートフロー引出
電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者平山俊英千葉県茂原市大芝629 双葉電子工業株式会社内Ｆターム(参考） 5C031 DD09 DD17 5C036 EE01 EE09 EF01 EF06 EF08 EG02 EG12 EG50 EH04 5C080 AA18 BB06 CC03 DD03 DD09 EE29 EE30 FF12 GG02 GG08 JJ02 JJ04 JJ06 5C094 AA10 AA31 AA54 BA12 BA32 BA34 CA19 CA24 DB04 DB10 EA05 EA10 FA01 GA10

Claims

【特許請求の範囲】

【請求項１】電界放出を行うエミッタを有するカソー
ド電極と、上記エミッタから電子を放出させるためのゲ
ート電極が絶縁層を介して配設されている第１の基板
と、該第１の基板に対向配置され、蛍光体が塗布されて
いるアノード電極が形成されている第２の基板とから成
る電界放出型の画像表示部と、上記画像表示部に対して
所要の画像を表示させるための駆動制御を行う駆動制御
手段を備えている電界放出型表示装置において、上記第１の基板の絶縁層上に上記ゲート電極の周辺を囲
むように金属層を形成すると共に、上記駆動制御手段は、上記画像表示部に画像を表示しな
い画像非表示期間において、上記アノード電極に供給す
るアノード電圧を上記蛍光体の発光開始電圧より低い電
圧としたうえで、上記ゲート電極にゲートパルスを供給すると共に、上記金属層に所定電圧を印加して正電位となるようにす
ることを特徴とする電界放出型表示装置。
【請求項２】上記駆動制御手段は、上記画像表示部に
所要の画像を表示させる画像表示期間において、上記金属層を上記所定電圧より低い電圧に切り換えるこ
とを特徴とする請求項１に記載の電界放出型表示装置。