JP3660515B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3660515B2 JP3660515B2 JP4981199A JP4981199A JP3660515B2 JP 3660515 B2 JP3660515 B2 JP 3660515B2 JP 4981199 A JP4981199 A JP 4981199A JP 4981199 A JP4981199 A JP 4981199A JP 3660515 B2 JP3660515 B2 JP 3660515B2
- Authority
- JP
- Japan
- Prior art keywords
- row
- numbered
- odd
- luminance
- luminance modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は、発光素子又は光変調素子をマトリクス状に並べ、それらの発光又は光変調特性を制御することによって画像を表示する表示装置に係り、特にインタレース走査によって画像を表示するのに好適な画像表示装置に関する。
【0002】
【従来の技術】
以下の説明では、「輝度」は、発光素子の場合は明るさを示し、液晶素子などの光変調素子の場合は透過率や反射率を示すこととする。また、「輝度変調素子」は、素子へ印加する電圧又は電流の振幅や印加時間などによって輝度が変化する素子を指すこととする。
【0003】
互いに直交する電極群の交点を画素とし、各画素への印加電圧を調整することによって画像を表示するマトリクス型表示装置(マトリクス型ディスプレイ)には、液晶ディスプレイの他、フィールドエミッション・ディスプレイ(以下「FED」という)、エレクトロルミネセンス・ディスプレイ(EL)、発光ダイオード・ディスプレイ(LED)などがある。例えば、FEDは、特開平4−289644号公報に記載されているように、各画素に微小な電子放出電子源を多数配置し、そこからの放出電子を真空中で加速した後、蛍光体に照射し、照射した部分の蛍光体を発光させるものである。
【0004】
一方、テレビ表示装置として広く用いられている陰極線管(以下「CRT」という)は、色に対応した複数本の電子ビームを画面上で走査することによって画像を表示する。この場合、特に動きがある画像を表示する際には、インタレース走査方式を用いることが多い。
【0005】
インタレース走査とは、走査線N本の画像を表示する際、1画面即ち1フレームを2つのフィールドで構成し、第1フィールドでは奇数番目の走査線のみを走査し、第2フィールドでは偶数番目の走査線のみを走査するものである。この方式は、画像の動きへの応答性と画像の精細度の両立を信号の帯域を増やさずに実現することができる利点を有しているため、テレビ信号の伝送において多用されている。また、インタレース走査は、表示装置を低コスト化、低電力化すると云う別の利点を有している。例えば、CRT表示装置においてインタレース走査を採用すると、1フレーム内で全ての走査線を走査する方式(順次走査方式)を用いる場合と比べて、電子ビームの偏向周波数が半減する。これによって上記の利点が得られる。
【0006】
これらの利点があるにも拘らず、インタレース走査は、従来、マトリクス型ディスプレイには殆ど用いられていなかった。その理由となる問題点として、マトリクス型ディスプレイでインタレース走査を行なうと、画面のエッジ部分でフリッカが増大し、画質が大幅に劣化するという不都合があった。
【0007】
【発明が解決しようとする課題】
本発明の目的は、従来技術の前記問題点を解決し、フリッカによる画質劣化を招くことなくインタレース走査を行なうことができるマトリクス型の画像表示装置を提供することにある。
【0008】
なお、近時、表示すべき画像は著しく多様化している。従って、1台の装置でインタレース走査だけでなく順次走査も可能になれば、多様な画像への対応が可能になり、装置の実用性が高まる。
【0009】
本発明の別の目的は、インタレース走査と順次走査とを切替可能な画像表示装置を提供することにある。
【0010】
【課題を解決するための手段】
本発明の前記第1の課題は、第1フィールドにおいて、奇数番目の行に隣接する偶数番目の行の輝度変調素子を当該奇数番目の行の輝度変調素子の輝度のα倍(α<1)で点灯させ、第2フィールドにおいて、偶数番目の行に隣接する奇数番目の行の輝度変調素子を当該偶数番目の行の輝度変調素子の輝度のα倍で点灯させることによって効果的に解決することができる。
【0011】
このような手段は、インタレース走査方式をマトリクス型ディスプレイに適用した場合のフリッカ発生機構を考察することによって導いたものである。
【0012】
従来のマトリクス型ディスプレイの画素構成を図17に模式的に示す。ハッチングを施した部分は、高輝度状態にある輝度変調素子250であり、ハッチングを施していない部分は、輝度ゼロの状態の輝度変調素子251である。画素構成の左側に行番号を示している。
【0013】
インタレース走査を行なった場合、第1フィールドでは奇数行の画素が点灯し(図17a)、第2フィールドで偶数行の画素が点灯する(図17b)。通常、マトリクス型ディスプレイでは隣接画素間の境界が明確なので、第1フィールドの点灯位置と第2フィールドの点灯位置とは重なりが無く、これがフリッカを増大させる原因になっている。
【0014】
一方、CRT表示装置では、電子ビームによって蛍光体の発光点(以下「発光スポット」という)が走査されるが、実際には、電子ビームの広がりなどの要因で、発光スポットはガウス型に似た強度分布を呈する。このため、図18に示したように、例えば3番目の走査線を走査している場合、その上下の隣接する走査線2、4に相当する領域にまで発光スポットが広がる。このためにフリッカが減少する。
【0015】
本発明の画像表示装置は、隣接する行の輝度変調素子をα倍で点灯させることによってCRT表示装置の発光スポットの広がりに相当する発光を得るもので、フリッカ増大を効果的に抑圧することができる。
【0016】
本発明の画像表示装置の画素構成を図1に模式的に示す。図1aは第1フィールドでの表示画像、図1bは第2フィールドでの表示画像を模式的に示したものである。細かいハッチングを施した部分は、高輝度状態にある輝度変調素子250であり、粗いハッチングを施した部分は、低輝度状態にある輝度変調素子252である。
【0017】
n行m列の輝度変調素子(以下ではこれをドット(n,m)と記す)の輝度がf(n,m)の画像を表示する場合には、ドット(n+1,m)の輝度がα×f(n,m)になるようにする。ここでαは1未満の定数である。このようなαにより、フィールド期間内で、走査線と走査線の間のドットも係数αだけ弱い輝度で点灯することになり、前述のCRT表示装置の場合と同様の表示状態になる。即ち、インタレース走査で従来起こっていた画面のフリッカ増大が抑圧される。
【0018】
αの値は、60%を越えると画像がややぼやけた印象になり、0.1%より小さくなるとフリッカの抑圧効果が下がってくる。従って、0.1%<α<60%が特に望ましい範囲となる。必要な画像精細度は、表示装置を用いる応用分野や映像ソースによって異なる。またフリッカの感じ方は、画面輝度、画面サイズ、周囲の明るさなどの種々の条件により異なる。したがって、これらの諸条件を勘案してαの最適な値が設定される。
【0019】
本発明を実現する具体的な駆動方法を、走査線のドット(n+1,m)の輝度をα倍とする場合を例に取って図2に示す。図2では、マトリクス型ディスプレイのうちの4行×4列分のみ抜き出して記してある。ここで各ドットの輝度変調素子201は、例えば行電極202に負の電圧を印加すると同時に列電極203に正の電圧を印加すると発光する素子を採り上げる。
【0020】
図2には、行電極202の行R1〜R4と列電極203の列C1〜C4に印加する電圧波形を合わせて示した。時刻t0に行R1に負の電圧の行選択パルス210を印加し、同時に、列C1,C2,C4に正の電圧パルスを印加する。従って、ドット(R1,C1),(R1,C2),(R1,C4)が点灯する。このとき、隣接する行R2にパルス幅をα倍にした負の電圧の行選択パルス210を印加する。これにより、ドット(R2,C1),(R2,C2),(R2,C4)は、行R1のα倍の輝度で点灯する。
【0021】
次に、時刻t1に、行R3に負の電圧の行選択パルス210を印加し、列C1,C3に正の電圧パルスを印加してドット(R3,C1),(R3,C3)を点灯させる。この場合も上記と同様に、隣接する行R4にパルス幅α倍の負の電圧の行選択パルス210を印加する。これにより、ドット(R4,C1),(R4,C3)は、行R3のα倍の輝度で点灯する。
【0022】
このようにして、図1aに相当する画像が得られる。次のフィールドでは、行R2,R3をペアにし、R3にパルス幅α倍のパルスを印加することにより、図1bに相当する画像が得られる。
【0023】
ここで述べたような1行同時アドレス方式、即ち、1つの行電極上の全てのドットが同時にアドレスされる方式では、列電極に印加する画像データに対応した信号の切り替え間隔(図2では、時刻t0からt1の時間差)が走査周期となる。そして、この切り替え周期が長いほど、即ち、切替周波数が低いほど、信号処理や回路の応答時定数の速度を遅くすることができるため、回路の簡易化や低コスト化が図れる。図2から分かるように、列電極印加パルスの切り替え周期は、行を1本おきに走査した時間、即ちインタレース走査の時間に対応しており、切替周波数が順次走査の場合に比べて半減している。従って、本発明により、CRT表示装置で得られたインタレース走査の前記利点がマトリクス型ディスプレにおいても得られることになる。
【0024】
この例では、n行目とn+1行目との輝度比をα倍にするために行電極202に印加するパルス幅を変えている。即ち、パルス幅変調を利用している。一方、素子の輝度Bが素子に印加する電圧Vに対して指数関数的な特性を有する場合、即ち、
B=C exp(V)
なる関係がある場合には、振幅変調を用いることができる。この場合、行電極202のn行目の行Rnに−V0を印加したとき、n+1行目の行Rn+1に−(V0−ΔV0)を印加する。列電極203のm列目の列Cmに印加された、画像データに対応した正電圧をVpとすると、ドット(Rn,Cm),(Rn+1,Cm)の輝度は、それぞれ、
となるので、α=exp(−ΔV0)となるようにΔV0を設定すればよい。
【0025】
なお、ここで素子の輝度B−電圧V特性は、厳密に指数関数特性に合っている必要はない。指数関数特性からずれると、α値が電圧(V0+Vp)により変動することになるが、人間の視覚特性はそれほど厳密ではないので、見た目に不自然に感じない程度のα値の変動が許容される。
【0026】
また、これまでの例では、n行目を走査する際にn+1行目の下の行のみを点灯させていたが、上の行のn−1行目のみを点灯させてもよく、更にn+1行目とn−1行目の上下を同時に点灯してもよい。この場合は、n+1行目、n−1行目の輝度をn行目のα/2倍になるようにする。
【0027】
上下の行を同時に点灯する場合の駆動方法を図3に示す。図3では、図2の駆動方法とは逆に、行電極202に正のパルスが与えられ、列電極203がパルス無であるとその交点が点灯する。一方、列電極203に正のパルスを与えられと交点は点灯しない(輝度ゼロ)。時刻t1〜t2の間、主たる表示ドットとなる行R3に幅の長いパルスが印加され、更に行R2,R4に幅の短いパルスが印加されると、行R3が高輝度で点灯し、行R2,R4のドットがα/2倍の輝度で点灯する。これにより、主たる表示ドットの両側に発光が広がるCRTの発光スポットに一層近づいた発光が得られる。
【0028】
なお、以上の説明では発光型のディスプレイを例に取っているが、液晶などの非発光型ディスプレイでも本発明は同様に適用することができ、同様の効果を得ることができることは云うまでもない。
【0029】
以上に述べたように、本発明により、マトリクス型ディスプレイによる画像表示において、フリッカの増大を招くことなくインタレース走査を行なうことが可能になる。
【0030】
本発明の前記第2の課題は、行電極を駆動するための駆動回路にクロック信号のパルス配列の変化によって動作状態が変化する回路構成を採用することによって効果的に解決することができる。後で詳述するが、高輝度で点灯する行の駆動用とそのα倍で点灯する行の駆動用とで別個の2個のシフトレジスタを用い、パルス配列をインタレース走査の場合と順次走査の場合とで変更することにより、インタレース走査の場合は双方のシフトレジスタを動作させ、順次走査の場合は高輝度用のシフトレジスタのみを2倍の速度で動作させる。これによってインタレース走査と順次走査の切替が可能になる。
【0031】
【発明の実施の形態】
以下、本発明に係る画像表示装置を図面に示した幾つかの実施例による発明の実施の形態を参照して更に詳細に説明する。なお、図1〜図17における同一の記号は、同一物又は類似物を表示するものとする。
【0032】
【実施例】
<実施例1>
電子放出電子源である薄膜型電子源と蛍光体との組み合わせによって各ドットの輝度変調素子を形成した表示パネルを用い、当該パネルの行電極及び列電極に駆動回路を接続して構成した実施例を図4〜図11を用いて述べる。
【0033】
図4は、表示パネルを面板側から見た平面図、図5は、表示パネルの基板を面板側から見た平面図である。図6aは、図4及び図5中のA・B線による断面図であり、図6bは、C・D線による断面の左半分の図である。
【0034】
図4及び図5において、13は、行電極となる下部電極、11は、下部電極13の上に形成される列電極となる上部電極、32は、上部電極11を駆動するための上部電極バスライン、114Aは赤(R)発色の蛍光体、114Bは緑(G)発色の蛍光体、114Cは青(B)発色の蛍光体、60は蛍光体114を囲むスペーサ、120は、蛍光体114間に形成したブラックマトリクスである。
【0035】
次に、図6a及び図6bにおいて、14は、各電極を形成するための基板、12は、上部電極11と下部電極13の間に設けた絶縁層、15は、上部電極バスライン32を下部電極13から絶縁するための保護層、110は、蛍光体114が塗布された面板、122は、蛍光体114の上に形成した加速電極、10は、基板14と面板110の間にスペーサ60を介して形成される真空の空間部である。加速電極122はメタルバックとしても機能する。
【0036】
このような構造において、上部電極11と下部電極13の交叉した部分に薄膜電子源が形成され、薄膜電子源からの電子によって蛍光体114が励起され、発光する。
【0037】
このような薄膜電子源を図7に示す手順に従って作製した。図7では、右の列に平面図、左の列に当該平面図のA・B線による断面図を示す。なお、図7では1個の電子源しか描いてないが、電子源は、実際には図5及び図6のようにマトリクス状に配置される。
【0038】
ガラスの基板14上に、下部電極13用の薄膜として、スパッタリング法により、Alを300nmの膜厚で形成した。なお、基板14の材料は、ガラスの他に絶縁性のある材料であればよく、また、Al膜の形成には、上記法のほか抵抗加熱蒸着法などを用いることが可能である。
【0039】
次に、このAl膜を、フォトリソグラフィによるレジスト形成と、それに続くエッチングとによってストライプ状に加工し、下部電極13を形成した。ここで用いるレジストは、エッチングに適したものであればよく、また、エッチングもウエットエッチング、ドライエッチングのいずれも可能である。
【0040】
この下部電極13の表面を4Vの化成電圧のもとで陽極酸化して膜厚5.5nmの絶縁層12を形成した(図7a参照)。なお、絶縁層膜厚は、5〜10nmの範囲としてよい。
【0041】
次に、キノンジアザイド系のポジ型レジストを塗布し、これを紫外線で露光してパターニングを行ない、図7bに示すレジストパターン501を形成した。続いて、レジストパターン501を付けたまま、再度陽極酸化を行ない、保護層15を形成した。この2回目の陽極酸化では、化成電圧を50Vとし、保護層15の膜厚を70nmとした(図7c参照)。
【0042】
レジストパターン501をアセトンなどの有機溶媒で剥離した後、上記と同様の方法で図7dに示すレジストパターン502を形成した。この後、上部電極バスライン32となる金属膜を、基板14の全面に成膜した。金属膜は、Moによる下層とAuによる上層とからなる積層膜とし、これをスパッタリング法によって成膜した。膜厚は、Mo膜を30nm、Au膜を100nmとした。なお、下層にはMoの他に、CrやTa,W,Nbなどの絶縁性基板14との接着性がよい他の金属を用いることができる。また、上層には、Auの他、Pt,Ir,Rh,Ruなどの電気伝導性に富み、かつ酸化されにくい金属を使用可能である。これらの金属を用いることにより、後で形成する上部電極11との電気的接触を確保することができる。
【0043】
この金属膜の形成には、上記のスパッタリング法の他、蒸着法などが採用可能であり、いずれの方法でも積層膜を連続成膜によって形成することが望ましい。金属膜の膜厚は、配線抵抗の要求仕様により適宜選択される。
【0044】
続いて、有機溶媒のアセトンでレジストパターン502をリフトオフすることにより、図7e示す形状を得た。
【0045】
この後、図7fの右側に示すのレジストパターン503を形成した。この状態で、化成液に浸して陽極酸化を行なった。化成電圧は、絶縁層12を形成した際と同じ4Vの電圧とした。絶縁層12は、これまでに何回か行なったレジストパターニングのプロセスにおいて、現像液などの薬品により、多少のダメージを受けている。そこで、上部電極11を成膜する前に、このように絶縁層12を再度陽極酸化することにより、ダメージを修復する。
【0046】
続いて、スパッタリング法を用いて膜厚10nmのITO(Indium Tin Oxide)膜を成膜し、透明電極の上部電極11を形成した。
【0047】
次いで、アセトンなどの有機溶媒でリフトオフすることにより、図7gに示す構造の電子源を得た。以上のプロセスで、基板14上に薄膜電子源が完成する。この薄膜電子源は、レジストパターン501で規定した領域から電子が放出される。電子放出部の周辺部に厚い絶縁膜である保護層15を形成したため、上部電極11と下部電極13の間に印加した電界が下部電極13の辺又は角部に集中する不都合が回避される。これによって、本実施例の薄膜電子源は、長時間にわたって安定な電子放出特性を得ることができる。
【0048】
次いで、蛍光体114を設けた面板110を次の手順によって作製した。面板110にガラスを用いた。面板110は、ガラスの他、透光性のある材料であればよい。まず、この面板110に表示装置のコントラストを上げる目的でブラックマトリクス120を形成した(図6b参照)。ブラックマトリクス120は、図4においては蛍光体114間に配置されるが、表示の複雑さを避けるため図4では図示を省略した。
【0049】
次に、赤色蛍光体114A、緑色蛍光体114B、青色蛍光体114Cを形成した。これら蛍光体のパターン化は、通常の陰極線管の蛍光面作製に用いられるのと同様に、フォトリソグラフィを用いて行なった。蛍光体として、赤色にY2O2S:Eu(P22-R)、緑色にZn2SiO4:Mn(P1-G1)、青色にZnS:Ag(P22-B)を用いた。
【0050】
続いて、面板110全体をニトロセルロースの薄膜で被った後、同じく面板110全体にAlを膜厚50〜300nmの範囲で蒸着して加速電極(メタルバック)122とした。その後、面板110を約400℃に加熱して上記薄膜や上記工程の途中で用いたPVA(ポリビニールアルコール)などの有機物を加熱分解した。以上により、面板110を完成させた。
【0051】
このようにして製作した面板110と基板14を、パネル周辺部の枠ガラス(図示せず)とスペーサ60を挟み込んでフリットガラス(低融点ガラス)を用いて封着した。面板110と基板14との位置関係は、図4に示した通りである。図5には、基板14上に形成した薄膜電子源のパターンを図4に対応させて示している。但し、保護層15及び上部電極表面層膜は図示を省略している。
【0052】
面板110と基板14との間の距離は、1〜3mmの範囲とした。スペーサ60は、パネル内部を真空にしたときに、大気圧による外部からの力が掛かってパネルが破損するのを防ぐために挿入したものである。従って、基板14及び面板110に厚さ3mmのガラスを用いて、幅4cm×長さ9cm程度以下の表示面積の表示装置を製作する場合には、面板110と基板14自体の機械強度で大気圧に耐え得るので、パネル周辺部に枠ガラスを挿入するだけでよく、スペーサ60を挿入する必要がない。
【0053】
図4では、R(赤)、G(緑)、B(青)に発光するドット毎、即ち上部電極11の3列ずつにスペーサ60の支柱を設けているが、機械強度が耐える範囲で、支柱の数(密度)を減らすことが可能である。スペーサ60の製作は、厚さ1〜3mm程度のガラスやセラミックスなどの絶縁板に、例えばサンドブラスト法などで所望の形状の穴を加工する。
【0054】
最後に、封着したパネルを約1×10-7Torrの真空に排気して、封止した。このようにして、薄膜電子源を用いた表示パネルを完成させた。
【0055】
本実施例では、面板110と基板14の間の距離が1〜3mmと長いので、メタルバック122に印加する加速電圧を3〜6KVと高電圧にすることができる。従って、3KVを越える高い加速電圧で発光する陰極線管(CRT)用の蛍光体を使用することが可能となる。
【0056】
蛍光体と組み合わせて輝度変調素子とした、本実施例の薄膜型電子源の印加電圧と電子放出電流との関係を図8に示す。縦軸は対数で取っている。この図から分かるように、電流−電圧特性は、ほぼ指数関数になっている。蛍光体の発光強度は電流に比例するから、輝度B−電圧V特性も、ほぼ指数関数になる。
【0057】
本実施例において、上部電極バスライン32に印加する信号を変えることにより所望の画像や情報を表示することができる。即ち、上部電極バスライン32への印加電圧V2の大きさを画像信号に合わせて適宜変えることにより、階調のある画像を表示することができる。輝度Bと印加電圧Vとは、指数関数的な関係
B=C exp(V)
に近いから、上部電極バスライン32への印加電圧V2の大きさの如何にかかわらず、隣接する行間の輝度差は、exp(−ΔV)程度になり、ほぼ一定(α倍)の差になる。従って、本実施例では、輝度比をα倍にするために振幅変調を採用した。
【0058】
製作した表示パネルに駆動回路を接続して構成した画像表示装置の構成を図9に示す。同図において、41は、下部電極13の各行R1〜R3に結線した下部電極駆動回路、42は、上部電極バスライン32の各列C1〜C3に結線した上部電極駆動回路、43は、加速電極122に結線した加速電極駆動回路である。下部電極13のn番目の行Rnと上部電極バスライン32のm番目の列Cmの交点のドットを前記したように(Rn,Cm)で表すことにする。
【0059】
各駆動回路の発生電圧の波形と表示パネルの発光状態を図10に示す。各波形は、振幅変調に基づいて設定されている。また、加速電極112には加速電極駆動回路43から3〜6KVの範囲の電圧が常時印加されている。図10において、下部電極13が行電極202(行R1,R2,R3,R4)となり、上部電極バスライン32が列電極203(列C1,C2,C3,C4)になる。
【0060】
時刻t0ではいずれの電極も電圧ゼロであるので電子は放出されず、従って、蛍光体114は発光しない。
【0061】
時刻t0〜t1において、下部電極13の行R1に−V1なる電圧の行選択パルス210を、隣接する行R2に−V3=−(V1−ΔV)なる電圧の行選択パルス210を印加する。同時に上部電極バスライン32の列C1,C2,C4には+V2なる電圧のパルスを印加する。輝度変調素子201となる各ドットにおいて、ドット(R1,C1),(R1,C2),(R1,C4)の下部電極13と上部電極11との間には(V1+V2)の電圧が印加されるので、この3つのドットの薄膜電子源からは電子が真空10中に放出される。放出された電子は、加速電極122に印加された高電圧により加速されて蛍光体114に衝突し、蛍光体114を発光させる。これにより、ドット(R1,C1),(R1,C2),(R1,C4)が高輝度で点灯する。また、ドット(R2,C1),(R2,C2),(R2,C4)には、(V1+V2−ΔV)なる電圧が印加されるため、同様に電子を放出して蛍光体114を発光させる。但し、印加電圧がドット(R1,C1),(R1,C2),(R1,C4)よりそれぞれexp(−ΔV)だけ低いため、放出電流量がα倍となり、輝度もα倍となる。ここでαは、0.1%〜60%の範囲のほぼ一定の値である。
【0062】
次に、時刻t1〜t2において、行R3に−V1なる電圧の行選択パルス210を印加し、隣接する行R4には−V3=−(V1−ΔV)なる電圧の行選択パルス210を印加する。列C1,C3にV2なる電圧のパルスを印加すると、ドット(R3,C1),(R3,C3)が高輝度で点灯し、隣接するドット(R4,C1),(R4,C3)がそのα倍の輝度で点灯する。このような電圧印加により、図10の細かい斜線を施したドット(輝度変調素子201)が相対輝度1で点灯し、粗い斜線を施したドットが相対輝度αで点灯する。
【0063】
以上のようにして、図1aの奇数フィールドに対応した画像を表示することができる。続く偶数フィールドでは、時刻t0〜t1に下部電極13の行R2に−V1なる電圧を印加し、隣接するR3には−V3=−(V1−ΔV)なる電圧を印加する、というように2行ずつずらした電圧波形にする。このようにすると、図1bの偶数フィールドに対応した画像が表示される。両者を交互に繰り返すことにより、インタレース走査による画像を表示することができる。
【0064】
このような駆動を行なう下部電極駆動回路41の詳細を図11に示す。奇数行用のシフトレジスタ401と偶数行用のシフトレジスタ402の出力信号が信号切替器403に与えられる。信号切替器403は、フィールド切替器405からの信号に応じて、入力端子A1と出力端子A2及び入力端子B1と出力端子B2を接続するか、端子A1と端子B2及び端子B1と端子A2を接続するかを切り替えるものである。
【0065】
出力ドライバ回路404は、信号切替器403の出力端子A2,B2の信号をそれぞれ入力端子M,Sで受けて出力端子outに行電極202を駆動する信号を出力する。出力ドライバ回路404は、行電極202の行毎に設けられ、出力端子outi(i=1,2,3,4)が行Riに接続される。また、出力ドライバ回路404は、入力端子Miに信号が入力されると主パルスを出力し、入力端子Siに信号が入力されると副パルスを出力する。ここで、主パルスは、高輝度の主たる表示ドットに対応する行電極202用の印加パルスであり、副パルスは、輝度がそのα倍になるように隣接する行電極202に印加するパルスである。
【0066】
図10の波形を実現するために、時刻t0〜t1において、奇数行用シフトレジスタ401の出力を第1行に対応する信号切替器403に入力し、偶数行用シフトレジスタ402の出力を第2行に対応する信号切替器403に入力する。すると、出力端子out1からは主パルスが出力され、出力端子out2からは副パルスが出力される。
【0067】
時刻t1において、シフトレジスタ401,402の双方をシフトアップさせると、今度は、出力端子out3から主パルスが出力され、出力端子out4から副パルスが出力される。このようにして、図10に示す波形を実現することができる
<実施例2>
実施例1における薄膜電子源を別の電子放出電子源である電界放射型電子源に変更した表示パネルの電子源部分を図12に示す。電界放射型電子源の作成方法は、例えば特開平4−289644に記されているので、製作手順の説明を省略する。以下に、製作した電子源の構造を説明する。
【0068】
ガラス基板300の上に下部電極301があり、その上にアモルファスSiで構成した抵抗層302がある。基板300には、絶縁性のある他の材料が採用可能であり、抵抗層302には、導電性を有する他の材料が採用可能である。
【0069】
抵抗層302の上に膜厚約1μmの絶縁膜305があり、その上にゲート電極304がある。ゲート電極304と絶縁膜305には、直径約1μm程度の穴が開いており、その中にMoで構成したチップ303がある。チップ303には、Moの他、Siなどの導電材料が採用可能である。
【0070】
ゲート電極304と下部電極301との間に、ゲート電極304が正になるような適当な電圧を印加すると、チップ303の先端から電界放射により電子が放出される。ゲート電極304と下部電極301とは、互いに直交するようにパターン化しておくことにより、両電極の交点が輝度変調素子(ドット)となる電子源になる。通常1個のドットの中には1000〜10000個程度のチップ303を形成し、電界放出電流のバラツキなどを低減する。なお、抵抗層301は、放出電流を安定化させる安定化抵抗として働く。
【0071】
この電界放射型電子源を形成した基板300を、実施例1の場合と同様に、蛍光体を塗布した面板と組み合わせ、同面板を基板300に封着してパネルとし、その内部を真空に排気して封止した。面板上の加速電極に電圧を印加しておくことによって電界放射型電子源から放出された電子が加速され、同電子が蛍光体を励起して発光させる。このようにして、ゲート電極304と下部電極301の交点が輝度変調素子となる。
【0072】
図13は、電界放射型電子源の各電極への印加電圧波形を示したものである。ゲート電極304が行電極202(行R1,R2,R3,R4)となり、下部電極301が列電極203(列C1,C2,C3,C4)となる。
【0073】
時刻t0において、行R1に電圧V11の行選択パルス210を印加し、行R2には電圧V11を短いパルス幅の行選択パルス210を印加する。列C1,C2,C4は0Vのままとし、列C3に電圧V12のパルスを印加する。すると、輝度変調素子201の各ドットにおいて、ドット(R1,C1),(R1,C2),(R1,C4)のゲート電極304と下部電極301の間の印加電圧は、V11となり、ドット(R1,C3)のゲート電極304と下部電極301の間の印加電圧は、V11−V12となる。ゲート電極304と下部電極301の間の印加電圧がV11になった場合は、電子が十分に放出され、V11−V12の場合は電子が放出されない。従って、図13に示したように、ドット(R1,C1),(R1,C2),(R1,C4)は、印加電圧V11に対応して蛍光体が高輝度で発光し、ドット(R2,C1),(R2,C2),(R2,C4)は、行電極に印加した短いパルス幅に対応して低輝度で発光し、更にドット(R1,C3),(R2,C3)は、印加電圧がV11−V12となるため発光しない。
【0074】
以上のようにして、図1aの奇数フィールドに対応した画像を表示することができる。続く偶数フィールドでは、時刻t0〜t1にゲート電極304の行R2に電圧V11を印加し、隣接する行R3には電圧V11を短いパルス幅で印加して2行ずつずらした電圧波形にする。このようにすると、図1bの偶数フィールドに対応した画像を表示することができる。両者を交互に繰り返すことで、インタレース走査による画像を表示することができる。
【0075】
なお、図13においては、行R2に印加するパルス幅を短くすることにより、隣接行のドットの輝度を調整しているが、その代わりに行R2に印加するパルスの振幅を小さくして輝度を調整することが可能である。
【0076】
以上の実施例1,2において、電子源と蛍光体の組合わせによる輝度変調素子の例として、薄膜型電子源と電界放射型電子源を記したが、本発明は、これらの電子源に限定するものではなく、表面伝導型電子源などの更に別の電子放出電子源を用いることが可能であることは云うまでもなく、同様の効果を得ることができる。表面伝導型電子源の作成方法は、例えば、ジャーナル・オブ・ソサイアティ・フォー・インフォメーション・ディスプレイ誌(Journal of the Society for Information Display)第5巻第4号(1997年発行)第345頁〜第348頁に記載されている。
【0077】
<実施例3>
本発明による第3の実施例として、有機電界発光素子を輝度変調素子に用いた表示装置を述べる。図2の輝度変調素子201が有機電界発光素子となる。有機電界発光素子の陽極を列電極203に、陰極を行電極202に接続する。なお、有機電界発光素子の構成・作製方法については、例えばエス・アイ・ディー97ダイジェスト誌(SID97 Digest)1073頁〜1076頁(1997年5月発行)に記載されている。
【0078】
上記の接続により、行電極202に行選択パルス210が印加され同時に列電極203に正のパルスが印加された有機電界発光素子201のみが発光する。行電極202の行R2上の有機電界発光素子201は、行選択パルス210のパルス幅が短い分低い輝度で発光するので、図1aの状態を実現することができ、フリッカの無いインタレース表示を実現することができる。なお、本実施例において、行電極202に印加する行選択パルス210を正電圧にし、列電極203に印加するパルスを負電圧にする場合には、陰極を列電極203に、陽極を行電極202に接続すればよく、同様のインタレース表示を実現可能である。
【0079】
なお、輝度変調素子201として、上述の有機電界発光素子の他に無機電界発光素子や発光ダイオードを用いることが可能であり、同様の効果を得ることができることは云うまでもない。
【0080】
ここで、実施例1〜3の図2、図3及び図10を用いた説明では、電極へのパルス印加を「電圧パルス」としてきたが、例えば発光ダイオードなどのように、定電流駆動を行う場合には、「電流パルス」とすればよく、その場合も同様の効果が得られることは云うまでもない。
【0081】
<実施例4>
実施例1における駆動回路をインターレース走査と順次走査の切り替えが可能な駆動回路に変更した実施例を説明する。本実施例の駆動回路を図14に示す。主パルス用シフトレジスタ411と副パルス用シフトレジスタ412の出力信号を出力ドライバ回路404に供給する。出力ドライバ回路404は、実施例1で使用したものとほぼ同じであるが、イネーブル信号(図中のEnable)が入力されたときだけ動作するように構成されている。各出力ドライバ回路404の出力端子out1〜out4は、それぞれ行電極の行R1〜R4に接続される。主パルス用シフトレジスタ411のシフトアップ用クロック信号として、信号CLK1が入力され、副パルス用シフトレジスタ412のシフトアップ用クロック信号として、信号CLK2が入力される。
【0082】
本駆動回路の動作の概要を図15に示す。同図において、M1〜M4及びS1〜S4は、各行の出力ドライバ回路404のそれぞれ入力端子M1〜M4及びS1〜S4に入力される信号を示す。この回路方式の第1の特徴は、シフトレジスタ411,412を2クロックずつシフトアップすることにより、入力端子M1〜M4への入力信号を1行おきにパルス幅を短くすることである。イネーブル信号との組み合わせにより、パルス幅の短い信号に対しては出力ドライバ回路404が動作しないようにし、飛び越し走査(インタレース走査)を実現する。
【0083】
第2の特徴は、フィールドの先頭において、クロック信号CLK1,CLK2にフィールド毎調整クロックパルス501を入力し、かつそのパルスの数をクロック信号CLK1とクロック信号CLK2とで1個変えることである。これによって、時刻t1においては、入力端子M1,S1に信号が入力されるため、出力端子out1から主パルスが出力され、出力端子out2から副パルスが出力される。このようにして、図10に示した波形を実現することができる。
【0084】
次のフィールドでは、フィールド毎調整クロックパルス501の数を、クロック信号CLK1は2個、クロック信号CLK2は3個にする。これにより、全体が1行ずれるので、出力端子out2,out4から主パルスが出力され、出力端子out3から副パルスが出力される。従って、図1に示した表示を実現することができる。なお、図2、図3及び図13のような波形を実現する場合は、幅変調パルスが得られるように出力ドライバ回路404の回路構成を変える。
【0085】
次に、同じ駆動回路の構成で順次走査(ノンインタレース走査)を行なう場合の信号波形を図16に示す。クロック信号CLK1を等間隔のクロックにすることにより、図16に示すように、M1,M2,M3,M4の順で、出力端子out1,out2,out3,out4から1行ずつ主パルスが出力される。即ち、順次走査となる。この場合、クロック信号CLK2は停止状態となり、入力端子S1,S2,S3,S4には信号が入力されない。
【0086】
このように、本駆動回路は、同一の回路構成でクロック信号CLK1,CLK2を変えるだけでインタレース走査と順次走査とを実現することができる特徴を有している。以上により、インタレース走査と順次走査とを切替可能な画像表示装置を容易かつ安価に実現することができる。
【0087】
【発明の効果】
本発明によれば、隣接する行がα倍の輝度で点灯するので、フリッカ増大による画質劣化を起こすことなく、マトリクス型ディスプレイにインタレース走査方式で画像を表示することが可能になる。また、クロック信号を変えるだけで走査方式の変更が可能な駆動回路の採用により、インタレース走査と順次走査とを切替可能な画像表示装置を容易かつ安価に実現することができる。
【図面の簡単な説明】
【図1】本発明に係る画像表示装置の画素構成を説明するための図。
【図2】本発明の画像表示装置の駆動方法の例を説明するための図。
【図3】本発明の画像表示装置の駆動方法の別の例を説明するための図。
【図4】本発明に係る画像表示装置の第1の実施例の表示パネルを説明するための平面図。
【図5】第1の実施例の表示パネルの基板を説明するための平面図。
【図6】第1の実施例の表示パネルを説明するための断面図。
【図7】第1の実施例の表示パネルの製作手順を説明するための工程図。
【図8】印加電圧と電子放出電流との関係を説明するための曲線図。
【図9】第1の実施例の駆動回路を含む装置構成を説明するための図。
【図10】第1の実施例の駆動方法を説明するための図。
【図11】第1の実施例の行電極を駆動するための回路を説明するための回路構成図。
【図12】第2の実施例の表示パネルを説明するための断面図。
【図13】第2の実施例の駆動方法を説明するための図。
【図14】第4の実施例の行電極を駆動するための回路を説明するための回路構成図。
【図15】図14に示した回路の動作を説明するの波形図。
【図16】図14に示した回路の動作を説明するの別の波形図。
【図17】従来の画像表示装置の画素構成を説明するための図。
【図18】従来のCRT表示装置を説明するための図。
【符号の説明】
10…空間部、11…上部電極、12…絶縁層、13…下部電極、14…基板、15…保護層、32…上部電極バスライン、41…下部電極駆動回路、42…上部電極駆動回路、43…加速電極駆動回路、110…面板、114…蛍光体、120…ブラックマトリクス、122…加速電極(メタルバック)、201…輝度変調素子、202…行電極、203…列電極、210…行選択パルス、250…高輝度状態の輝度変調素子、251…輝度ゼロ状態の輝度変調素子、252…低輝度状態の輝度変調素子。
Claims (8)
- 輝度変調素子をマトリクス状に配置した表示パネルと、当該表示パネルを駆動する駆動回路とを備えた画像表示装置において、
前記駆動回路は、
第1フィールドにおいて、奇数番目の行に隣接する偶数番目の行の輝度変調素子が奇数番目の行の輝度変調素子の輝度のα倍(α<1)で点灯し、
第2フィールドにおいて、偶数番目の行に隣接する奇数番目の行の輝度変調素子が偶数番目の行の輝度変調素子の輝度のα倍で点灯するように表示パネルをインタレース走査によって駆動するものであることを特徴とする画像表示装置。 - 前記輝度比αの範囲が0.001〜0.6であることを特徴とする請求項1に記載の画像表示装置。
- 第1フィールドにおいて、奇数番目の行に隣接する偶数番目の行が当該奇数番目の行の下の行であり、第2フィールドにおいて、偶数番目の行に隣接する奇数番目の行が当該偶数番目の行の下の行であることを特徴とする請求項1又は請求項2に記載の画像表示装置。
- 第1フィールドにおいて、奇数番目の行に隣接する偶数番目の行が当該奇数番目の行の上及び下の行であり、第2フィールドにおいて、偶数番目の行に隣接する奇数番目の行が当該偶数番目の行の上及び下の行であることを特徴とする請求項1又は請求項2に記載の画像表示装置。
- 前記駆動回路は、パルスを用いて表示パネルを駆動するものであり、
第1フィールドにおいて、奇数番目の行の輝度変調素子に印加するパルスの幅のα倍が偶数番目の行の輝度変調素子に印加するパルスの幅であり、
第2フィールドにおいて、偶数番目の行の輝度変調素子に印加するパルスの幅のα倍が奇数番目の行の輝度変調素子に印加するパルスの幅であることを特徴とする請求項1〜請求項4のいずれか一に記載の画像表示装置。 - 前記駆動回路は、パルスを用いて表示パネルを駆動するものであり、
第1フィールドにおいて、偶数番目の行の輝度変調素子が奇数番目の行の輝度変調素子の輝度のα倍で点灯するように偶数番目の行の輝度変調素子に印加するパルスの振幅が奇数番目の行の輝度変調素子に印加するパルスの振幅より低く設定され、
第2フィールドにおいて、奇数番目の行の輝度変調素子が偶数番目の行の輝度変調素子の輝度のα倍で点灯するように奇数番目の行の輝度変調素子に印加するパルスの振幅が偶数番目の行の輝度変調素子に印加するパルスの振幅より低く設定されていることを特徴とする請求項1〜請求項4のいずれか一に記載の画像表示装置。 - 前記輝度変調素子は、2種の電極とその間に挟み込んだ絶縁層とから構成される薄膜型電子源、電界放射型電子源、有機電界発光素子、無機電界発光素子、発光ダイオード素子及び表面伝導型電子源からなる群から選ばれた表示素子であることを特徴とする請求項1〜請求項6のいずれか一に記載の画像表示装置。
- 輝度変調素子をマトリクス状に配置した表示パネルと、当該表示パネルを駆動する駆動回路とから構成される画像表示装置において、
前記駆動回路は、
第1フィールドにおいて、奇数番目の行に隣接する偶数番目の行の輝度変調素子が奇数番目の行の輝度変調素子の輝度のα倍(α<1)で点灯し、第2フィールドにおいて、偶数番目の行に隣接する奇数番目の行の輝度変調素子が偶数番目の行の輝度変調素子の輝度のα倍で点灯するように表示パネルをインタレース走査によって駆動する動作と、
輝度変調素子が同一フレーム内で行番号順に点灯するように表示パネルを順次走査によって駆動する動作とをクロックパルスの配列に応じて切り替えるものであることを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4981199A JP3660515B2 (ja) | 1999-02-26 | 1999-02-26 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4981199A JP3660515B2 (ja) | 1999-02-26 | 1999-02-26 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000250439A JP2000250439A (ja) | 2000-09-14 |
JP3660515B2 true JP3660515B2 (ja) | 2005-06-15 |
Family
ID=12841521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4981199A Expired - Fee Related JP3660515B2 (ja) | 1999-02-26 | 1999-02-26 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3660515B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI384437B (zh) * | 2006-12-18 | 2013-02-01 | Sony Corp | An image signal processing device, an image signal processing method, and a computer program product |
TW200834537A (en) | 2006-12-18 | 2008-08-16 | Sony Corp | Dynamic image signal processing device |
JP5110358B2 (ja) * | 2007-02-23 | 2012-12-26 | ソニー株式会社 | 画像信号処理装置、画像信号処理方法、及びプログラム |
TWI394121B (zh) | 2006-12-18 | 2013-04-21 | Sony Corp | An image processing apparatus, an image processing method, and a recording medium |
-
1999
- 1999-02-26 JP JP4981199A patent/JP3660515B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000250439A (ja) | 2000-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2656843B2 (ja) | 表示装置 | |
EP0492585B1 (en) | Flat display | |
JP2728739B2 (ja) | マイクロドット三原色蛍光スクリーンとその製造方法及びそのアドレス方法 | |
JPH0728414A (ja) | 電子ルミネッセンス表示システム | |
WO2001020639A1 (fr) | Dispositif de presentation et son procede de fabrication | |
JP2728740B2 (ja) | 蛍光性マイクロドットスクリーンとそのアドレッシング方法 | |
JPS6355078B2 (ja) | ||
JP2000242214A (ja) | 電界放出型画像表示装置 | |
US6369784B1 (en) | System and method for improving emitter life in flat panel field emission displays | |
JP3660515B2 (ja) | 画像表示装置 | |
JP2000020019A (ja) | 電界放出型表示装置 | |
US4868555A (en) | Fluorescent display device | |
WO2000072297A1 (en) | An electronic system associated with display systems | |
JP2001331143A (ja) | 表示方法および表示装置 | |
JPH0676766A (ja) | 電界放射ディスプレイ | |
TW573287B (en) | Display apparatus and driving method of the same | |
JPH1173898A (ja) | 電界放出型画像表示装置およびその駆動方法 | |
JP2003005693A (ja) | 画像表示装置 | |
KR100351027B1 (ko) | 전계방출형 발광소자의 구동장치 | |
JP2961434B2 (ja) | 平板型表示装置 | |
US20110090421A1 (en) | Light Emitting Device and Display Device with the Same as Light Source | |
JPH10334836A (ja) | 電界放出型ディスプレイ装置 | |
KR20060029077A (ko) | 전자방출 표시장치용 화소 구조 및 이를 이용한 전자방출표시장치 | |
JP4341682B2 (ja) | 表示装置 | |
KR100565729B1 (ko) | 전계방출 표시소자 및 그 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050317 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |