JP2000242214A - 電界放出型画像表示装置 - Google Patents

電界放出型画像表示装置

Info

Publication number
JP2000242214A
JP2000242214A JP11038261A JP3826199A JP2000242214A JP 2000242214 A JP2000242214 A JP 2000242214A JP 11038261 A JP11038261 A JP 11038261A JP 3826199 A JP3826199 A JP 3826199A JP 2000242214 A JP2000242214 A JP 2000242214A
Authority
JP
Japan
Prior art keywords
image display
correction
data
field emission
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11038261A
Other languages
English (en)
Inventor
Mitsuru Tanaka
満 田中
Katsumi Takayama
勝己 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futaba Corp
Original Assignee
Futaba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futaba Corp filed Critical Futaba Corp
Priority to JP11038261A priority Critical patent/JP2000242214A/ja
Priority to US09/501,238 priority patent/US6329759B1/en
Priority to KR1020000007245A priority patent/KR20000058061A/ko
Priority to FR0001954A priority patent/FR2789793B1/fr
Publication of JP2000242214A publication Critical patent/JP2000242214A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0285Improving the quality of display appearance using tables for spatial correction of display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0666Adjustment of display parameters for control of colour parameters, e.g. colour temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

(57)【要約】 【課題】 蛍光体の発光輝度が異なる場合でも適正なホ
ワイトバランスが得られるようにする。 【解決手段】 入力される画像データに基づいてFED
パネルに画像表示を行う際は、FEDパネルに表示され
る表示画像の各階調におけるホワイトバランスが適正と
なるように、各色の画像データを補正する補正データを
ルックアップテーブル33に予め保持させておく。そし
て、入力される画像データをルックアップテーブル33
に保持されている補正データにより補正することで、F
EDパネルに表示される表示画像のホワイトバランスが
ほぼ一定となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電界放出型画像表
示装置に関わり、特に電界放出型のカラーディスプレイ
装置に適用して好適なものである。
【0002】
【従来の技術】金属または半導体表面の印加電界を10
9 [V/m]程度にするとトンネル効果により、電子が
障壁を通過して常温でも真空中に電子放出が行われる。
これを電界放出(Field Emission)と云い、このような
原理で電子を放出するカソードを電界放出型カソードと
呼んでいる。近年、半導体加工技術を駆使して、ミクロ
ンサイズの電界放出カソード(Field Emission Cathod
e:以下、単に「FEC」と表記する)アレイからなる
面放出型のFECを作製することが可能になり、FEC
を電子放出源として用いた電界放出型画像表示装置(Fi
eld Emission Display:以下、「FED」と表記する)
が開発されている。
【0003】図7は、面放出型の電界放出カソードを利
用した平面型のカラーFEDの概要説明図である。この
図7において、ガラス等からなるカソード基板101上
にはアルミニウム等の金属によりストライプ状のカソー
ド電極102が蒸着等により形成されており、このカソ
ード電極102上にコーン状のエミッタ105が多数形
成されている。また、エミッタ105が形成されていな
い領域には、二酸化シリコン(SiO2 )等からなる絶
縁層103が形成されており、その上部にはゲ−ト電極
104が形成されている。この絶縁層103及びゲート
電極104には開口部が設けられており、その中に前記
コーン状のエミッタ105が配設されている。すなわ
ち、エミッタ105の先端部分が前記ゲート電極104
の開口部から臨むように構成されている。
【0004】一方、カソード基板101と対向する位置
には、ガラス製のアノード基板110が配置されてお
り、このアノード基板110にはITO(酸化インジウ
ム)の薄膜からなるアノード電極111が形成されてい
る。そして、このアノード電極111上の前記ゲート電
極104の開口部と対応する位置に赤、緑、青の蛍光体
112(R)、113(G)、114(B)がそれぞれ
塗布されている。
【0005】このように構成されたカラーFEDでは、
例えば前記ゲート電極104がストライプ状であれば、
ゲート電極104を1ラインずつ順次走査して駆動する
と共に、ストライプ状のカソード電極102にゲート電
極104で選択された1ラインに対応するR,G,Bの
画像データをそれぞれ供給する。これにより、駆動され
ているラインのゲート電極104と前記カソード電極1
02との交差部に設けられた前記エミッタ105から当
該画像データに対応する量の電子が電界放出され、対向
する位置に配置されている前記蛍光体112〜114に
射突して対応する蛍光体が発光する。従って、前記ゲー
ト電極104が順次走査され、全てのゲート電極104
が選択駆動されると、アノード基板110に1フレーム
のフルカラーの画像が表示されることになる。
【0006】ところで、このようなカラーFEDでは、
前記コーン状のエミッタ105から放出される電子は約
30度の広がりをもってアノード電極111に到達する
といわれており、アノード電極111に到達する電子は
ある程度の広がりを持つこととなる。このため、エミッ
タ105から放出された電子は、アノード電極111上
に隣接して配置されている異なる色の蛍光体をも発光さ
せてしまい、表示されるカラー画像は色の滲んだものに
なってしまうという問題点があった。
【0007】そこで、このような問題点を解決するため
に、本出願人はエミッタ105から放出される電子を集
束させて色の滲みのないカラー画像を表示することがで
きる電界放出型の画像表示装置を提案している(特開平
8−298075号公報)。
【0008】図8は、本出願人から提案されているFE
Dのアノード電極とカソード電極の配置例を示した図で
ある。この図8に示すゲート電極104は、それぞれ1
つのドットに対応するようにパッチ状に形成されてお
り、この図8には示していないカソード電極上に2次元
マトリクス状に配設されている。
【0009】1点鎖線で示したアノード電極111は、
アノード基板110に形成されたストライプ状のアノー
ド電極であり、このアノード電極111上には、前記パ
ッチ状ゲート電極104と対向する位置にそれぞれR,
G,Bの蛍光体が塗布されている。なお、この図におい
て各パッチ状ゲート電極104の中に記載されている
R,G,Bという記号は、アノード電極111上に塗布
されている蛍光体ドットの発光色を示したものである。
【0010】上記ストライプ状のアノード電極111
は、1列おきにアノード引き出しラインA1,A2に接
続されている。また、各ラインのパッチ状のゲート電極
104には、図示するようにそれぞれ2本のゲート引き
出し電極が設けられており、例えば第1ライン(行)の
パッチ状のゲート電極104の内、奇数番目のR,B,
Gのドットに対応するパッチ状ゲート電極104がゲー
ト引き出し電極G1 と接続され、第1ラインの残る偶数
番目のG,R,Bのドットに対応するパッチ状ゲート電
極104がゲート引き出し電極G2 と接続されている。
【0011】また、第2ラインのパッチ状のゲート電極
104の内、奇数番目のG,B,Rのドットに対応する
パッチ状ゲート電極104は、ゲート引き出し電極G3
と接続され、第2ラインの残る偶数番目のR,G,Bの
ドットに対応するパッチ状ゲート電極104は、ゲート
引き出し電極G3 と接続されている。
【0012】そして、これらのゲート引き出し電極G1
,G2 、・・・には、順次ゲート駆動電圧が印加さ
れ、例えばゲート引き出し電極G2 が駆動されると、ハ
ッチングを施した第1ラインの偶数番目のG,B,Rの
ドットが発光する。従って、このゲート引き出し電極G
1 ,G2 ・・の走査タイミングに合わせて、走査される
パッチ状のゲート電極104に対応する画像データをカ
ソード電極に供給することで画像表示を行うことができ
る。
【0013】また、この時、駆動されていないゲート引
き出し電極G1 ,G3 ,G4 ・・・の電位を駆動されて
いるゲート引き出し電極G2 より低レベル、好適には接
地レベルとすることにより、ハッチングを施した駆動さ
れるパッチ状ゲート電極104に隣接するゲート電極1
04の電位が低レベルとされる。これにより、駆動され
ているパッチ状ゲート電極104から放出される電子を
集束させてアノード電極に到達させることができ、色の
滲みをなくすことができる。
【0014】図9は上記図8に示したようなFEDの駆
動方法を具現化した駆動回路の構成を示したブロック
図、図10はその動作タイミングを示した図である。こ
の図9において、50はm×nの画素のマトリクスから
なるFED、51は印加された同期信号に同期したクロ
ックを発生するクロックジェネレータ、52はクロック
ジェネレータ51から発生されたクロックを用いて表示
タイミングを制御する表示タイミング制御回路、53は
入力される画像データのビデオメモリ54への書き込み
を制御するメモリ書き込み制御回路、54はR,G,B
の画像データを蓄積するフレームメモリあるいはライン
メモリ54−1,54−2,54−3からなるビデオメ
モリ、55−1,55−2,55−3はビデオメモリ5
4から読み出されたR,G,Bの画像データが保持され
るバッファレジスタである。
【0015】さらに、56はビデオメモリ54のアドレ
スを発生するアドレスカウンタ、57はR,G,Bの画
像データのいずれかを選択する色選択回路、58はゲー
ト電極3を制御するデータがシフトされるシフトレジス
タ、59はシフトレジスタ58のデータをラッチするラ
ッチ回路、60はFED50のゲート電極をラッチ回路
59のデータにより駆動するゲートドライバ、61はバ
ッファレジスタ55−1〜55−3から供給される画像
データがシフトクロックによりシフトされるシフトレジ
スタ、62はシフトレジスタ61のデータをラッチする
ラッチ回路、63はカソード電極にラッチ回路62の画
像データ出力を供給するカソードドライバ、64は表示
タイミング制御回路52の制御に基づいてFED50の
アノード電極を駆動するアノードドライバである。
【0016】このような駆動回路では、入力される画像
データはメモリ書き込み制御回路53により書き込みタ
イミングが制御されると共に、クロックジェネレータ5
1で発生されるクロックに同期してビデオメモリ54に
各色の画像データ毎にメモリされる。そして、ビデオメ
モリ54のR,G,Bの各画像データが記憶されるメモ
リ54−1,54−2,54−3から、色選択回路57
の制御のもとで、かつ、アドレスカウンタ56のアドレ
スに基づいて読み出された画像データは、それぞれバッ
ファレジスタ55−1,55−2,55−3に保持され
る。
【0017】バッファレジスタ55−1,55−2,5
5−3はその出力タイミングが色選択回路57により制
御されて、各画像データがシフトレジスタ回路61に供
給される。このシフトレジスタ61は表示タイミング制
御回路52からのシフトクロックS−CLKによりシフ
トされていく。1ラインの画素の内アノード引き出し電
極A1に接続されたストライプ状のアノード電極の数に
対応する1行の1/2の数の色データがシフトレジスタ
61にシフトされると、この色データは表示タイミング
制御回路52からのラッチパルスによりラッチ回路62
にラッチされる。このラッチ回路62の出力データは、
カソードドライバ63に印加される。
【0018】一方、表示制御タイミング回路52はアノ
ードドライバ64を制御して図10(a)(b)に示す
ようにアノード引き出し電極A1にのみ正のアノード電
圧を印加する。さらに、表示タイミング制御回路52は
ラッチパルスをシフトレジスタ58にシフトパルスとし
て供給し、この制御回路52から供給されるスキャン信
号をシフトさせていく。このシフトレジスタ58の出力
は、上記ラッチパルスによりラッチ回路59においてラ
ッチされるため、ラッチ回路59からは、ラッチパルス
毎にシフトされるスキャン信号が出力されるようにな
る。そして、このスキャン信号はゲートドライバ60に
印加される。
【0019】この結果、ゲートドライバ60からは、図
10(c)〜(f)に示すように、FED50のゲート
引き出し電極G1 ,G3 ,・・・G2n-1に順次ゲート駆
動電圧が印加され、これらのゲート引き出し電極G1 ,
G3 ,・・・G2n-1が走査される。この時、カソードド
ライバ63からは、駆動されるゲート引き出し電極G1
,G3 ・・・G2n-1に対応するG,B,R,・・・の
画像データが供給される。このような走査を順次行うこ
とで、最後の行のゲート引き出し電極G2n-1まで走査さ
れると、1フレームの1/2の画素が発光制御される。
【0020】次に、表示タイミング制御回路52はアノ
ードドライバ64を制御してアノード引き出し電極A2
に正のアノード電圧を印加するような制御を行うと共
に、この期間では、図10(g)〜(j)に示すように
ゲート引き出し電極G2 ,G4・・・Gに順次ゲート駆
動電圧が印加され、これらのゲート引き出し電極G2 ,
G4 ・・・G2nが走査される。
【0021】従って、この場合は駆動されるゲート引き
出し電極G2 ,G4 ・・・G2nに対応するG,B,R,
・・・の画像データをカソードドライバ63から供給す
ることで、1フレームの残りの画素の発光制御が行わ
れ、最後の行のゲート引き出し電極G2nが走査された時
点で1フレームの画像をFED50に表示されることに
なる。
【0022】
【発明が解決しようとする課題】ところで、上記したよ
うなカラーFED50では、発光強度(階調)を得るた
めにPWM(Pulse Width Modulation )により変調さ
れたR,G,Bの画像データをカソードドライバ63に
供給するようにしている。つまり、蛍光体の発光強度は
衝突させる電子の量(電流)と、衝突時間に概ね比例す
るため、これらのパラメータを制御して一般的に発光強
度(階調)を得るようにしている。
【0023】ところがFED50に使用されるRGB各
色の蛍光体は、異なる材料により形成されている。例え
ば赤(R)の蛍光体はY23 ;Euといった材料によ
り形成され、緑(G)の蛍光体はZnGa24 ,Mn
といった材料により形成され、青(B)の蛍光体はY2
SiO5 ,Ceといった材料により形成されているた
め、各色の蛍光体における電気−光学変換特性はそれぞ
れ異なったものとなる。
【0024】図11は、RGB各蛍光体をPWM時にお
ける光応答特性の一例を示した図である。この図11の
横軸には0〜63までの64階調のデータが示され、ま
た縦軸にはRGB及び白色(W)の輝度比(階調データ
=63における輝度を100%としたときの各階調デー
タにおける輝度比)が示されている。
【0025】この図11からRGB各色の蛍光体を同一
の駆動量(階調データ)により駆動した場合でも、各色
の蛍光体の材料の違いからその輝度比、つまり発光効率
が異なっていることが解る。このため、このような発光
輝度の異なる蛍光体を使用しているFED50では適正
な白色色度(ホワイトバランス)を得るのが困難であっ
た。
【0026】また、図11から各色の蛍光体の光応答速
度も階調データごとに異なっており、PWM駆動時にお
ける各色の蛍光体の階調表示特性がリニアにならない。
このため、ホワイトバランスの階調特性もリニアになら
ず、各階調ごとにホワイトバランスがずれてしまうとい
う問題点もあった。
【0027】このようにRGB各色の蛍光体を同一の駆
動量に駆動した時に各色の蛍光体の発光量が異なる場合
は、入力されたが画像データを忠実に再現することは非
常に困難であった。
【0028】そこで、本発明はこのような問題点を解決
するために成されたものであり、蛍光体の発光輝度が異
なる場合でも適正なホワイトバランスを得ることがで
き、また、その階調特性をリニアにした電界放出型画像
表示装置を提供することを目的とする。
【0029】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電界放出型画像表示装置は、電界放出を行
うエミッタを備える複数のカソード電極が形成されてい
る第1の基板と、3原色の蛍光体が塗布されているアノ
ード電極が形成されている第2の基板とを備え、エミッ
タから放出された電子がアノード電極上に塗布されてい
る3原色の蛍光体に到達することによって画像を表示す
ることができる画像表示部と、画像表示部を駆動する駆
動手段とを備えている電界放出型画像表示装置におい
て、入力される画像データに基づいて駆動手段により画
像表示部の駆動を行った際に、画像表示部に表示される
表示画像のホワイトバランスが適正となるように、画像
データを補正する補正手段を備えるようにした。
【0030】また、上記補正手段は、画像表示部に表示
される表示画像の各階調における輝度レベルが、それぞ
れ所定の輝度レベルとなるように、画像データを補正す
る補正データを有するルックアップテーブル、或いは画
像データを補正するアナログ演算回路により構成するこ
ととした。
【0031】本発明によれば、入力される画像データに
基づいて、駆動手段により画像表示部に画像表示を行う
際は、画像表示部に表示される各階調における表示画像
のホワイトバランスが適正となるように、各色の画像デ
ータを補正する補正データを補正手段(ルックアップテ
ーブル)に予め保持しておくことで高品位な画像表示が
可能になる。
【0032】
【発明の実施の形態】以下、本発明の電界放出型画像表
示装置の本実施の形態について説明する。図1は、本発
明の実施の形態とされるカラーFEDの概略構成を示し
た図である。この図1において、1はアノード基板、2
はカソード基板、3−1〜3−4はカソード電極、4は
ゲート電極、5はスペーサ、6−1〜6−5はアノード
電極、7は蛍光体ドットをそれぞれ示している。このよ
うな構成のカラーFEDは、電界放出カソード(FE
C)が形成されたカソード基板2と、アノード電極6−
1〜6−5が形成されたアノード基板1とが対向配置さ
れたもので、スペーサ5により両者の間隙を一定に支持
すると共に、両基板の外周を図示しない側面部により封
止して、その内部が真空状態に保持されたものである。
なお、この図1では構造をわかりやすくするため、アノ
ード基板1とカソード基板2との間隙を拡げて図示して
いる。
【0033】このカソード基板2上には、カソード電極
3−1〜3−4がストライプ状に形成され、その上に図
示していないが複数の開口部を有する絶縁層が形成され
ている。そして、この絶縁層の開口部内のカソード電極
3−1〜3−4上には、円錐状のエミッタコーンが形成
され、絶縁層上に複数のゲート電極4,4・・・が形成
されている。カソード電極3−1〜3−4には、図示し
ていないがカソード引き出し電極が接続されており、そ
の接続形態としては、例えば各カソード電極3−1〜3
−4ごとにカソード引き出し電極を接続したり、或いは
隣接するカソード電極、例えばカソード電極3−1と3
−2との2本のカソード電極を1本のカソード引き出し
電極により接続することが考えられる。
【0034】ゲート電極4は、先に図8において説明し
たように、それぞれが1つのドットと対応するパッチ状
とされており、このパッチ状のゲート電極4には上述し
た絶縁層の開口部のエミッタコーンに対応して図示する
ような複数の孔が形成されている。そして例えばカソー
ド電極3と直交する方向(長手方向)のパッチ状のゲー
ト電極4の内、偶数番目に位置するパッチ状のゲート電
極4と奇数番目に位置するパッチ状のゲート電極4とが
それぞれ異なるゲート引き出し電極に接続されている。
【0035】一方、透明のアノード基板1の下面には、
透明のアノード電極6−1〜6−5が、上述したカソー
ド電極4のカソード電極3−1〜3−4と並行してスト
ライプ状に形成され、アノード電極6−1,6−3,6
−5・・・が一方の端部で共通接続され、他のアノード
電極6−2,6−4・・・が図示しない他方の端部で接
続されている。すなわち、アノード電極6は1つおきに
交互に櫛歯状に共通接続されている。
【0036】アノード電極6−1〜6−5には、ITO
(導電性酸化インジウム)の薄膜が使用され、この下面
には複数個の蛍光体ドット7がアノード電極6−1〜6
−5の長手方向に所定間隔をおいてドット状に塗布形成
され、例えばアノード電極6−1には赤(R)、アノー
ド電極6−2には緑(G)、アノード電極6−3には青
(B)、アノード電極6−4には赤(R)、というよう
に、R,G,Bの3種類の蛍光体ドット7が交互に配置
されてカラーFEDの表示部が構成されている。
【0037】なお、上記図1に示したFEDの構成はあ
くまでも一例であり、カソード電極3やゲート電極4、
アノード電極6のパターンはこれに限定されるものでな
く、例えばカソード電極やアノード電極がジグザグ状と
されていても良い。
【0038】図2は、本実施の形態のカラーFEDを駆
動する回路モジュールのブロック図の一例を示した図で
ある。この図2において、30は上記図1に示したよう
なカラーFEDからなるFEDパネル、21は入力され
る画像データを保持するための入力バッファである。2
2はコントローラであり、例えば入力される画像データ
に対して所定の処理を施すと共に各回路ブロックを制御
を行う。23はコントローラ22において所定の処理が
施された画像データが一時的に保持されるRAM(Rand
om Access Memory)、24はコントローラ22の制御に
に基づいてFEDパネル30のゲート電極を駆動するゲ
ートドライバである。
【0039】25は同じくコントローラ22の制御に基
づいてFEDパネル30のアノード電極をスイッチング
駆動するためのアノード電源とスイッチ回路からなるア
ノード電源/スイッチ回路、26は同じくコントローラ
22の制御に基づいて、ゲートドライバ26に供給する
ゲート電圧をコントロールするゲート電圧制御回路、2
7はゲート電圧制御回路26に所要の電圧を供給するゲ
ート電源である。
【0040】29はコントローラ22の制御に基づいて
FEDパネル30のカソード電極を駆動するカソードド
ライバであり、この図にはカソード電極の内、奇数列目
のカソード電極をコントロールするカソードドライバ2
9−1と偶数列目のカソード電極をコントロールするカ
ソードドライバ29−2がそれぞれ設けられている。2
8はカソードドライバ29−1,29−2に所定のPW
Mによるカソード電圧を供給するカソード電源である。
【0041】図3は図2に示したコントローラ22の内
部構成の一例を示したブロック図である。この図3に示
すコントローラ22は、例えばゲートアレー(gate arr
ay)によって1チップ化して構成したものである。この
図3において、31は同期デコーダ部であり、図2に示
した入力バッファ21から供給される同期信号、或いは
ドットクロック(DOT CLK )といった同期信号をデコー
ドする同期デコーダ部、32は同期デコーダ部31から
の制御信号に基づいて各回路ブロックの制御を行う制御
回路部である。
【0042】33は入力バッファ21から入力される各
8ビットのRGBの画像データに対して所定の補正を施
すルックアップテーブルである。ルックアップテーブル
33には、予めFEDパネル30に使用するRGB各色
の蛍光体の材料特性に応じた補正データが記憶されてお
り、入力される各8ビットのRGBの画像データ(以
下、「RGBデータ」と表記する)をRGBの画像デー
タごとに補正データにより補正して、8ビットのRGB
の補正画像データ(以下、「RGBデータ1」という)
に変換して出力する。即ち、ルックアップテーブル33
は、後述するようにFEDパネル30に表示される各階
調レベルにおける白色色度値(ホワイトバランス)を適
正に、しかもその階調特性がリニアとなるようにRGB
データをRGBデータ1に補正して出力するようにされ
る。
【0043】このようなルックアップテーブル33に保
持されている補正データは、例えばFEDパネル30に
使用される各色の蛍光体の材料により決まるため、工場
調整時において蛍光体材料に応じた所定の補正データを
ルックアップテーブル33に書き込むようにしたり、或
いは工場調整時等において各階調レベルにおける白色色
度値の測定を行って、その測定結果より得られる補正デ
ータを書き込むようにしている。
【0044】34はメモリ制御回路部であり、制御回路
部32からの制御信号に基づいて、ルックアップテーブ
ル33から画像補正が施されたRGBデータ1を6ビッ
トのカソードデータ(階調データ)への変換処理を行う
と共に、変換後のカソードデータをRAM23へ書き込
んだり、或いはRAM23に書き込まれているカソード
データを読み出すといったRAM23のメモリ制御を行
う。35はゲートドライバ制御部であり、制御回路部3
2からの制御信号に基づいて、FEDパネル30のゲー
トを駆動するゲートドライバ24を制御するためのゲー
トドライバ制御信号やゲートデータを生成してゲートド
ライバ24に供給する。
【0045】36はカソードドライバ制御部であり、制
御回路部32からの制御信号に基づいて、FEDパネル
30のカソードを駆動するカソードドライバ29を制御
するためのカソードドライバ制御信号を生成してゲート
ドライバ24に供給すると共に、メモリ制御回路部34
から供給される6ビットのカソードデータをカソードド
ライバ29に供給する。
【0046】37はアノードドライバ制御部であり、制
御回路部32からの制御信号に基づいて、アノードスイ
ッチ回路26を制御するためのアノード制御信号を生成
してアノードスイッチ回路26に供給する。38はシー
ケンス回路制御部であり、制御回路部32からの制御信
号に基づいて、シーケンス回路30を制御するための高
圧制御信号を生成してシーケンス回路30に供給する。
【0047】本実施の形態のFEDによる補正前と補正
後の各階調レベルにおけるホワイトバランスを図4〜図
6に示す。図4は補正前と補正後の各階調レベルにおけ
るホワイトバランスをCIE色度図により示した図であ
る。また、図5(a)は図4に示したCIE色度図のX
軸方向の各階調レベルにおける補正の様子を示した図、
同図(b)はその一部の拡大図であり、図6(a)は図
4に示したCIE色度図のY軸方向の各階調レベルにお
ける補正の様子を示した図、同図(b)はその一部を拡
大して示した拡大図である。
【0048】この図4に示す●は階調レベル「3」、■
は階調レベル「15」、▲は階調レベル「23」、◆は
階調レベル「31」、×は階調レベル「39」、−は階
調レベル「47」、+は階調レベル「55」、○は階調
レベル「63」における白色色度値をそれぞれ示してい
る。また、図5及び図6における●は補正前の白色色度
値、■は補正後の白色色度値をそれぞれ示したものであ
る。この図4〜図6から解るように、本実施の形態のF
EDにより画像データに補正を施した場合は、FEDパ
ネル30に表示される表示画像の各階調レベルにおける
ホワイトバランスをほぼ一定にすることができる。ま
た、その階調特性もリニアになることが解る。
【0049】このように本実施の形態では、各色の蛍光
体の材料の特性に応じて、入力されれるRGBデータを
補正する補正データをルックアップテーブル33に保持
させるようにしているため、FEDパネル30に表示さ
れる表示画像の各階調レベルにおけるホワイトバランス
をほぼ一定に、且つ、ホワイトバランスの階調特性をリ
ニアにすることができる。また、このように入力される
画像データを補正データにより補正することで、入力さ
れる画像データに忠実な画像をFEDパネル30に表示
させることができる。
【0050】また、例えばNTSC方式の映像信号に
は、受像管(CRT:cathode-Ray Tube )の特性に合わ
せたγ補正が施されているが、本実施の形態のFEDパ
ネル30では、このようなγ補正が必要ない。このた
め、入力されるNTSC方式の映像信号からγ補正デー
タを取り除くための逆γ補正データをルックアップテー
ブル33に予め保持させておくことで、入力される映像
信号に対して逆γ補正を施すことが可能である。即ち、
本実施の形態のFEDでは、予めその特性が解っている
場合にはルックアップテーブル33に、補正データとし
て保持させておくことで補正を行うことができる。
【0051】また、本実施の形態では、ルックアップテ
ーブル33を設ける場合を例にとって説明したが、FE
Dパネル30の発光特性は蛍光体材料の特性によってほ
ぼ一定になるため、例えばアナログ演算回路等の演算に
より補正を行うことも可能である。
【0052】また、例えばルックアップテーブル33の
代わりに、例えばCPU(CentralProcessing Unit )
等の信号演算処理回路を設け、入力される画像データに
応じて補正データを変更するといったことも可能であ
る。例えば外部状況を検出するセンサを設け、このセン
サにより検出された検出情報に基づいて、例えば周囲が
暗い場合は画面全体の輝度を低下させる減光処理を行う
ために補正データの補正係数を変更するといったことも
可能である。
【0053】
【発明の効果】以上説明したように本発明の電界放出型
画像表示装置によれば、入力される画像データに基づい
て、駆動手段により画像表示部に画像表示を行う際は、
画像表示部に表示される各階調における表示画像のホワ
イトバランスが適正となるように、各色の画像データを
補正することができる補正手段を設けるようにしている
ため、各階調レベルにおけるホワイトバランスをほぼ一
定に、しかもその階調特性をほぼリニアとすることがで
きる。
【0054】また、例えば逆γ補正といったように、予
めその特性が解っている場合には補正手段に補正データ
を記憶させておくことで、その補正を容易に行うことが
できる。さらにまた、補正手段を信号処理回路により構
成するとともに、外部状況をモニタするモニタ手段を設
けることで、例えば外部環境の変化に応じて補正データ
を変更するといったできるようになる。
【図面の簡単な説明】
【図1】本発明の本実施の形態の電界放出型画像表示装
置の斜視図である。
【図2】本実施の形態の駆動方法を説明するための駆動
回路のブロック図である。
【図3】本実施の形態の駆動回路のコントローラの内部
構成を示したブロック図である。
【図4】本実施の形態のFEDによる補正前と補正後の
各階調レベルにおけるホワイトバランスをCIE色度図
により示した図である。
【図5】図4に示したCIE色度図のX軸方向の各階調
レベルにおける補正の様子を示した図である。
【図6】図4に示したCIE色度図のY軸方向の各階調
レベルにおける補正の様子を示した図である。
【図7】画像表示装置の断面図である。
【図8】画像表示装置のアノード電極とゲート電極の電
極配置例を示した図である。
【図9】従来の画像表示装置の駆動方法を説明するため
の駆動回路のブロック図である。
【図10】図9に示す駆動回路の各部のタイミング図で
ある。
【図11】RGB各色の蛍光体のPWMによる光応答特
性の一例を示した図である。
【符号の説明】
1 アノード基板、2 カソード基板、3 カソード電
極、4 ゲート電極、5 スペーサ、6 アノード電
極、7 蛍光体ドット、21 入力バッファ、22 コ
ントローラ、23 RAM、24 ゲートドライバ、2
5 アノード電源/スイッチ回路、26 ゲート電圧制
御回路、27 ゲート電源、28 カソード電源、29
−1 29−2 カソードドライバ、30 FEDパネ
ル、31同期デコーダ部、32 制御回路部、33 ル
ックアップテーブル、34 メモリ制御部、35 ゲー
トドライバ制御部、36 カソードドライバ制御部、3
7アノードドライバ制御部
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01J 31/12 H01J 31/12 C Fターム(参考) 5C036 EE02 EE19 EF06 EF09 EF16 EG48 EH26 5C080 AA18 BB05 CC03 DD03 EE29 EE30 FF12 GG12 JJ01 JJ02 JJ04 JJ05 JJ06

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 電界放出を行うエミッタを備える複数の
    カソード電極が形成されている第1の基板と、3原色の
    蛍光体が塗布されているアノード電極が形成されている
    第2の基板とを備え、前記エミッタから放出された電子
    が前記アノード電極上に塗布されている前記3原色の蛍
    光体に到達することによって画像を表示することができ
    る画像表示部と、前記画像表示部を駆動する駆動手段と
    を備えている電界放出型画像表示装置において、 入力される画像データに基づいて、前記駆動手段により
    前記画像表示部の駆動を行った際に、前記画像表示部に
    表示される表示画像のホワイトバランスが適正となるよ
    うに、前記画像データを補正する補正手段を備えるよう
    にしたことを特徴とする電界放出型画像表示装置。
  2. 【請求項2】 上記補正手段は、上記画像表示部に表示
    される表示画像の各階調における輝度レベルが、それぞ
    れ所定の輝度レベルとなるように、上記画像データを補
    正する補正データを有するルックアップテーブルにより
    構成したことを特徴とする請求項1に記載の電界放出型
    画像表示装置。
  3. 【請求項3】 上記補正手段は、上記画像表示部に表示
    される表示画像の各階調における輝度レベルが、それぞ
    れ所定の輝度レベルとなるように、上記画像データを補
    正するアナログ演算回路により構成することを特徴とす
    る請求項1に記載の電界放出型画像表示装置。
  4. 【請求項4】 上記補正手段は、入力される画像データ
    に基づいて補正データを演算することができる演算処理
    回路により構成することを特徴とする請求項1に記載の
    電界放出型画像表示装置。
  5. 【請求項5】 外部状況をモニタするセンサ手段を備
    え、 上記補正手段により補正データの演算を行う際に、前記
    センサ手段に検出された検出情報に基づいて、前記補正
    データの補正係数を変更することを特徴とする請求項4
    に記載の電界放出型画像表示装置。
JP11038261A 1999-02-17 1999-02-17 電界放出型画像表示装置 Pending JP2000242214A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP11038261A JP2000242214A (ja) 1999-02-17 1999-02-17 電界放出型画像表示装置
US09/501,238 US6329759B1 (en) 1999-02-17 2000-02-10 Field emission image display
KR1020000007245A KR20000058061A (ko) 1999-02-17 2000-02-16 전계방출형 화상표시장치
FR0001954A FR2789793B1 (fr) 1999-02-17 2000-02-17 Affichage d'image a emission de champ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11038261A JP2000242214A (ja) 1999-02-17 1999-02-17 電界放出型画像表示装置

Publications (1)

Publication Number Publication Date
JP2000242214A true JP2000242214A (ja) 2000-09-08

Family

ID=12520390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11038261A Pending JP2000242214A (ja) 1999-02-17 1999-02-17 電界放出型画像表示装置

Country Status (4)

Country Link
US (1) US6329759B1 (ja)
JP (1) JP2000242214A (ja)
KR (1) KR20000058061A (ja)
FR (1) FR2789793B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442004B1 (ko) * 2000-09-22 2004-07-30 엔이씨-미쓰비시덴키 비쥬얼시스템즈 가부시키가이샤 표시농도 변환방법 및 표시장치
JP2006073500A (ja) * 2004-08-31 2006-03-16 Samsung Sdi Co Ltd 電子放出ディスプレイ装置
KR100784395B1 (ko) * 2004-12-17 2007-12-11 캐논 가부시끼가이샤 화상 표시장치 및 텔레비전 장치
US7432884B2 (en) 2003-06-20 2008-10-07 Canon Kabushiki Kaisha Image display apparatus
KR100897141B1 (ko) * 2007-11-06 2009-05-14 삼성에스디아이 주식회사 전자방출표시장치 및 그의 구동방법
US7817115B2 (en) 2004-12-15 2010-10-19 Canon Kabushiki Kaisha Image display apparatus
US7830339B2 (en) 2004-12-17 2010-11-09 Canon Kabushiki Kaisha Image display apparatus

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000334994A (ja) * 1999-05-27 2000-12-05 Futaba Corp 蛍光発光装置
JP3867835B2 (ja) * 2000-06-05 2007-01-17 パイオニア株式会社 表示装置
US6822628B2 (en) * 2001-06-28 2004-11-23 Candescent Intellectual Property Services, Inc. Methods and systems for compensating row-to-row brightness variations of a field emission display
KR100414098B1 (ko) * 2001-08-01 2004-01-07 엘지전자 주식회사 왕복동식 압축기의 tdc 제어장치 및 방법
KR100414097B1 (ko) * 2001-08-01 2004-01-07 엘지전자 주식회사 왕복동식 압축기의 가속도 제어장치 및 방법
KR100509757B1 (ko) * 2001-11-23 2005-08-25 엘지전자 주식회사 평면 전계방출 표시소자 및 그 구동방법
CN100351880C (zh) * 2003-05-13 2007-11-28 中华映管股份有限公司 具有灰度白平衡装置的等离子平面显示器
KR100932991B1 (ko) * 2003-11-29 2009-12-21 삼성에스디아이 주식회사 전계 방출 표시 장치 및 그의 제조방법
KR101016675B1 (ko) * 2004-01-29 2011-02-25 삼성에스디아이 주식회사 전계방출 표시장치
KR20060037882A (ko) * 2004-10-29 2006-05-03 삼성에스디아이 주식회사 평판 표시장치용 휘도조절장치 및 이의 휘도조절방법
KR20070031756A (ko) * 2005-09-15 2007-03-20 삼성에스디아이 주식회사 전자방출표시장치 및 그의 구동방법
JP2010090231A (ja) * 2008-10-07 2010-04-22 Canon Inc 画像表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105317A (en) * 1977-02-25 1978-09-13 Hitachi Ltd Luminance adjusting circuit
CA2138363C (en) * 1993-12-22 1999-06-22 Yasuyuki Todokoro Electron beam generating apparatus, image display apparatus, and method of driving the apparatuses
JP3311201B2 (ja) * 1994-06-08 2002-08-05 キヤノン株式会社 画像形成装置
JP2800879B2 (ja) * 1994-06-21 1998-09-21 富士通株式会社 蛍光表示装置及びその駆動方法
EP0755042B1 (en) * 1995-07-20 2003-07-16 STMicroelectronics S.r.l. Method and device for uniforming luminosity and reducing phosphor degradation of a field emission flat display
US6081246A (en) * 1996-11-12 2000-06-27 Micron Technology, Inc. Method and apparatus for adjustment of FED image
US5898415A (en) * 1997-09-26 1999-04-27 Candescent Technologies Corporation Circuit and method for controlling the color balance of a flat panel display without reducing gray scale resolution
US6037918A (en) * 1998-03-30 2000-03-14 Candescent Technologies, Inc. Error compensator circuits used in color balancing with time multiplexed voltage signals for a flat panel display unit
US6169529B1 (en) * 1998-03-30 2001-01-02 Candescent Technologies Corporation Circuit and method for controlling the color balance of a field emission display

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442004B1 (ko) * 2000-09-22 2004-07-30 엔이씨-미쓰비시덴키 비쥬얼시스템즈 가부시키가이샤 표시농도 변환방법 및 표시장치
US7432884B2 (en) 2003-06-20 2008-10-07 Canon Kabushiki Kaisha Image display apparatus
US8085224B2 (en) 2003-06-20 2011-12-27 Canon Kabushiki Kaisha Image display apparatus
JP2006073500A (ja) * 2004-08-31 2006-03-16 Samsung Sdi Co Ltd 電子放出ディスプレイ装置
US7817115B2 (en) 2004-12-15 2010-10-19 Canon Kabushiki Kaisha Image display apparatus
KR100784395B1 (ko) * 2004-12-17 2007-12-11 캐논 가부시끼가이샤 화상 표시장치 및 텔레비전 장치
US7592979B2 (en) 2004-12-17 2009-09-22 Canon Kabushiki Kaisha Image display apparatus and television apparatus
US7830339B2 (en) 2004-12-17 2010-11-09 Canon Kabushiki Kaisha Image display apparatus
KR100897141B1 (ko) * 2007-11-06 2009-05-14 삼성에스디아이 주식회사 전자방출표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
KR20000058061A (ko) 2000-09-25
FR2789793A1 (fr) 2000-08-18
US6329759B1 (en) 2001-12-11
FR2789793B1 (fr) 2002-02-01

Similar Documents

Publication Publication Date Title
JP2000242214A (ja) 電界放出型画像表示装置
US20060114188A1 (en) System and method for recalibrating flat panel field emission displays
JP4027284B2 (ja) 画像表示装置の製造方法
JP2006309126A (ja) 電子放出素子の駆動装置およびその駆動方法
JP2926612B2 (ja) 電界放出型素子、電界放出型画像表示装置、およびその駆動方法
JP2007232887A (ja) 画像表示装置
EP1600918A2 (en) Display module, drive method of display panel and display device
JP2000020019A (ja) 電界放出型表示装置
JP2806294B2 (ja) 画像表示装置の駆動回路
JP2003345287A (ja) Mimfedの駆動回路及び駆動方法
KR20060104222A (ko) 전자방출표시장치의 구동장치 및 그의 구동방법
KR20050032829A (ko) 전계 방출 표시 장치 및 그 구동 방법
JP2006010742A (ja) マトリクス型表示装置およびその駆動方法
JP2001331143A (ja) 表示方法および表示装置
JP4096441B2 (ja) マトリクス型表示装置の駆動回路
KR100351027B1 (ko) 전계방출형 발광소자의 구동장치
JP2003295813A (ja) 電界放出型ディスプレイ装置
JP2003248452A (ja) 電界放出型ディスプレイの駆動方法及び装置
JP2004240186A (ja) 平面表示装置、表示用駆動回路、および表示用駆動方法
JP2865269B2 (ja) 画像表示装置及び画像表示装置の駆動装置
KR100727304B1 (ko) 전계방출표시소자의 구동방법
JP2006184462A (ja) 画像表示装置およびその駆動方法
KR100353951B1 (ko) 전계 방출 표시소자 및 그 구동방법
KR20050065356A (ko) 발광 디스플레이 장치의 컬러 보정
JP2006091787A (ja) 平面表示装置および表示装置の輝度制御方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020319