JP3651176B2

JP3651176B2 - 電界放出型ディスプレイ装置

Info

Publication number: JP3651176B2
Application number: JP11727297A
Authority: JP
Inventors: 正芳山下
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1997-05-07
Filing date: 1997-05-07
Publication date: 2005-05-25
Anticipated expiration: 2017-05-07
Also published as: JPH10308189A

Description

【０００１】
【発明の属する技術分野】
この発明は、微小な電界放出型エミッタを配列形成してなる表示基板を用いて構成される電界放出型ディスプレイ装置に関する。
【０００２】
【従来の技術】
近年、フラットパネルディスプレイとして、微小エミッタを電子源として用いたＦＥＤ（Field Emission Device）が注目されている。ＦＥＤは、ゲート電極により駆動される電界放出型エミッタを持つ複数の画素が行列配置された表示基板と、この表示基板に対向配置されてアノード電極と蛍光体膜とが形成された対向基板とから構成される。表示基板と対向基板の間は真空封止される。表示基板上の行方向の画素のゲート電極を共通駆動する複数本のゲート信号線と、列方向の画素の電界放出型エミッタを共通駆動する複数本のエミッタ信号線とは外部に取り出される。そして、ゲート信号線を順次駆動しながら、これに同期してエミッタ信号線に画像データを与えることにより、いわゆる線順次駆動の画像表示が可能となる。
【０００３】
ＦＥＤは、１０^-6〜１０^-7Torr程度の真空度が要求される真空デバイスであり、残留ガスがあるとエミッタの放出電流が減少し、蛍光発光が減衰する。このため、他の真空デバイスと同様に、ＦＥＤ内部に残留ガスを吸着するゲッター材を設けることが行われる。これまでに、ＦＥＤでのゲッター材の配置法について、種々の提案がなされている（例えば、米国特許第５，０６３，３２３号，米国特許第５，２２３，７６６号，米国特許第５，５２０，５６３号等）。
【０００４】
【発明が解決しようとする課題】
ＦＥＤにゲッター材を設けると、非動作状態においては、残留ガスの発生速度より排気速度を大きくすることができ、必要な真空度を保つことができる。しかし、連続的な画像表示を行った場合、エミッタからの電子線がアノード側の蛍光体表面を叩くことにより、或いはエミッタが加熱することにより発生するガスの発生速度が排気速度を越えて次第にガスが溜まる。このため、例えば１時間といった長時間表示動作を続けると、放電が起こって画面のちらつきが生じ、またエミッタ破壊が進むという事態が生じる。この放電の原因は、高電圧バイアスされたアノード電極上の蛍光体が絶縁物又は高抵抗の半導体であるために、蛍光体が帯電することにある。蛍光体が帯電すると、その帯電電荷によって真空中に溜まった残留ガスがイオン化し、更にイオン化したガスが電界放出型エミッタ近傍の絶縁膜に吸着すると、絶縁膜表面の表面準位が低下して放電が起こることになる。この放電とほぼ同時に絶縁破壊も生じ、放電が連続的に起きる。
【０００５】
この発明は、上記事情を考慮してなされたもので、連続表示を行った場合の放電による画面のちらつきや電界放出型エミッタ破壊を防止できるようにした高信頼性のＦＥＤを提供することを目的としている。
【０００６】
【課題を解決するための手段】
この発明に係るＦＥＤは、ゲート電極により駆動される電界放出型エミッタを持つ複数の画素が行列配置され、行方向の画素のゲート電極を共通駆動する複数本のゲート信号線と列方向の電界放出型エミッタを共通駆動する複数本のエミッタ信号線とが形成された表示基板と、この表示基板に対向配置されてアノード電極と蛍光体膜が形成された対向基板と、これらの表示基板と対向基板の間を真空封止する封止手段と、前記複数本のゲート信号線を所定のサイクルで順次駆動するゲート駆動手段と、このゲート駆動手段と同期して前記複数本のエミッタ信号線を駆動するエミッタ駆動手段と、前記アノード電極にアノード電圧を与えると共に表示動作内で前記エミッタ駆動手段により前記エミッタ信号線が駆動されない期間において前記アノード電圧を低下させるアノード駆動手段とを備えたことを特徴とする。
【０００７】
この発明に係るＦＥＤはまた、ゲート電極により駆動される電界放出型エミッタを持つ複数の画素が行列配置された表示領域を有し、行方向の画素のゲート電極を共通駆動する複数本のゲート信号線と列方向の電界放出型エミッタを共通駆動する複数本のエミッタ信号線とが形成され、且つ画素が行列配置された表示領域の周囲の非表示領域に前記表示領域を取り囲むように除電電極が形成された表示基板と、この表示基板に対向配置されてアノード電極と蛍光体膜が形成された対向基板と、これらの表示基板と対向基板の間を真空封止する封止手段と、前記複数本のゲート信号線を所定のサイクルで順次駆動するゲート駆動手段と、このゲート駆動手段と同期して前記複数本のエミッタ信号線を駆動するエミッタ駆動手段と、前記アノード電極にアノード電圧を与えると共に表示動作内で間欠的に前記アノード電圧を低下させるアノード駆動手段とを備えたことを特徴とする。この場合、前記表示基板上の除電電極は、常時接地されているか或いは、表示動作内で間欠的に負電位に設定されるものとする。
【０００８】
この発明によるＦＥＤでは、通常、常時高電圧が印加されるアノード電極を表示動作内で間欠的に低電位にするというアノード駆動を行うことによって、アノード電極上の蛍光体の帯電電荷を逃がすことができる。これにより、表示動作を連続して行い、ゲッタリングによっては排気し切れない残留ガスが溜まったとしても、残留ガスのイオン化を抑制することができる。即ち、定期的に蛍光体の帯電電荷を除去することによって、蛍光体の帯電ポテンシャルを残留ガスのイオン化エネルギーより低く保つことができ、これにより連続表示を行ったときの無用なエミッタ放電を防止することができる。
【０００９】
またこの発明によれば、表示基板側の画素が配列された表示領域の周囲を取り囲むように除電電極を設けてこれを常時接地し、或いは間欠的に負電位に設定することにより、イオン化したガスが表示領域周囲に吸着することによる帯電電荷を除去することができ、これにより連続表示動作を行った場合のエミッタ放電を防止することができる。
【００１０】
【発明の実施の形態】
以下、図面を参照して、この発明の実施例を説明する。
図１はこの発明の一実施例によるＦＥＤのシステム構成を示し、図２はそのＦＤＥ本体１の構成を示している。図２（ａ）はＦＥＤ本体１の表示基板側のレイアウトであり、同図（ｂ）はＦＥＤ本体１を拡大してその一部を示した断面図であり、図３は更に４画素領域を拡大したレイアウトとそのＡ−Ａ′及びＢ−Ｂ′断面図を示している。
【００１１】
ＦＥＤ本体１は、図２に示すように表示基板１０とこれに対向して配置された対向基板２０とから構成される。表示基板１０にはこの実施例の場合、４個の電界放出型エミッタ（以下、単にエミッタと称する）１２が形成された領域を１画素として複数の画素Ｐｉｊ（ｉ＝１〜ｍ，ｊ＝１〜ｎ）が行列配置されている。表示基板１０は例えばシリコン基板１１を用いてこれに先鋭な先端を持つエミッタ１２を配列形成したもので、列方向に並ぶ画素のエミッタ１２は共通にエミッタ電極１５に接続されている。ｎ本のエミッタ電極１５は互いに絶縁層１４により分離されて、それぞれ外部にエミッタ信号線１９として取り出される。
【００１２】
各エミッタ１２を駆動するゲート電極１３は、基板１１上に絶縁層１６を介して形成されて各エミッタ１２が露出する孔が加工されている。またゲート電極１３は、図３に示すように行方向の画素を共通駆動するようにｍ本配設され、それぞれ外部にゲート信号線１８として取り出されている。
この実施例の場合、図２（ａ）に示すように、表示基板１０の画素Ｐｉｊが配列された表示領域の周囲の非表示領域の絶縁層１６上には、表示領域を取り囲むように帯電した電荷を除去するための除電電極１７が形成されている。
【００１３】
対向基板２０はガラス等の透明基板２１を用いて作られ、その表面にはＩＴＯ等の透明導電膜によるアノード電極２２が表示基板１０の表示領域に対向する範囲全面に形成され、アノード電極２２上には蛍光体膜２３が形成されている。表示基板１０と対向基板２０の間は低融点ガラス等の封止材３０により真空封止される。
なお、図２では省略しているが、対向基板２０側のアノード電極２２及び表示基板１０側の除電電極１７もそれぞれ、図１に示すように、アノード電極端子７及び除電電極端子８として外部に取り出される。また、図では省略しているが、バリウム合金或いはジルコニウム合金等からなるゲッター材も内部に封入される。
【００１４】
フルカラー画像表示の場合であれば、Ｒ，Ｇ，Ｂ用の各画素を互いに隣接するように、各色について例えば、４８０行×６４０列のマトリクスとなるように画素が配列され、各色の画素に応じて蛍光体膜２３の材料が選択される。この場合、総計９２１，６００個の画素が設けられ、対角で５〜１０インチ程度の大きさのＦＥＤ本体が作られることになる。
【００１５】
この様に構成されたＦＥＤ本体１の駆動回路として、図１に示すように、ゲート信号線１８を順次駆動するゲート駆動回路２、及びこのゲート駆動回路２と同期してエミッタ信号線１９を駆動するエミッタ駆動回路３が設けられる。通常の線順次駆動による画像表示を行う場合であれば、エミッタ駆動回路３には一ラインずつの画像データが順次送り込まれる。ｎ本のエミッタ信号線１９には一ラインを構成する画像データが同時に与えられ、ゲート駆動回路２によってゲート信号線１８の一つが選択されて一ラインの画像表示がなされ、以下順次ゲート信号線１８を選択駆動することにより、二次元走査による画像表示が行われる。
これらのゲート駆動回路２及びエミッタ駆動回路３の同期制御を行うのが、コントローラ６である。
【００１６】
この実施例においては、アノード電極端子７に対して、上述した画像表示走査に同期して電圧を印加するように、コントローラ６によりタイミング制御されるアノード駆動回路４が設けられている。また、除電電極端子８についても同様に、画像表示走査に同期して所定の電圧を印加するように、コントローラ６によりタイミング制御される除電電極駆動回路５が設けられている。
なお実際の製造においては、ゲート駆動回路２やエミッタ駆動回路３の一部或いは全部をＦＥＤ本体１内部に、例えば表示基板１０上に集積形成することもできる。
【００１７】
この実施例での具体的な表示制御動作を、図４を参照して次に説明する。表示動作は通常、６０〜８０フレーム／ｓｅｃで行われる。図４では、１ｓｅｃに６０フレームの表示を行う場合について、動作波形を示している。この場合、１フレームは１２〜１６ｍｓｅｃである。ゲート信号線（Ｇ１，Ｇ２，…，Ｇｍ）１８は図示のように、各フレーム内で順次パルス駆動され、Ｇ１，Ｇ２，…，Ｇｍにそれぞれ同期して画像データＤ１，Ｄ２，…，Ｄｍがエミッタ信号線１９に与えられる。図に示すＤ１，Ｄ２，…，Ｄｍはそれぞれ、一ライン分の画像データである。実際の動作条件では例えば、選択されたゲート信号線１８のパルス電圧は＋２５Ｖであり、画像データが与えられるエミッタ信号線１９の電圧は−２５Ｖであり、ゲート・エミッタ間電圧５０Ｖによって電子放出が生じ、その電子は、５００〜６ｋＶのアノード電圧が与えられたアノード電極２２に向かって加速されて蛍光体膜２３に衝突して発光することになる。
なお実際の画像データは、階調データ及び輝度データによりパルス幅変調されたデータとしてエミッタ信号線１９に与えられる。
【００１８】
１ｓｅｃの表示動作の間、実際にはフレーム１〜５９までを表示期間とし、最終のフレーム６０の期間（１２〜１６ｍｓｅｃ）は表示を行わないで帯電電荷除去を行う除電期間とする。即ち、フレーム６０の期間は画像データを与えず、この期間アノード駆動回路４によってアノード電極端子７を０Ｖにし、同様に通常０Ｖである除電電極端子８を除電電極駆動回路５によって負電位、例えば−１０Ｖとする。
【００１９】
この様に、表示動作の間、間欠的にアノード電極２２を０Ｖに低下させることにより、蛍光体膜２３に蓄積した電荷が間欠的に除去される。従って表示動作が連続的に行われて内部にガスが溜まったとしても、蛍光体膜２３の帯電電荷が少なく抑えられる結果、残留ガスのイオン化が抑えられ、エミッタ破壊が防止される。また、除電電極１７についても同様に間欠的に負バイアスされる結果、素子領域周囲の帯電電荷が除去されて、放電によるエミッタ破壊が防止されることになる。
なお、６０フレームのうち１フレームの画像表示を行わなくても、全体として画質の低下は殆どない。
【００２０】
図５は、別の表示制御動作例を示している。先の実施例では、１ｓｅｃ（６０フレーム）毎に除電期間を設けたのに対して、図５の例では各フレーム毎に除電期間を設けている。各フレームの時間が通常の動作に比べて僅かに短くなるが、これも画質等に大きな悪影響はない。
更に図４，図５の動作例の他、適当なフレーム数毎に除電期間を挿入することによって、同様に連続表示によるエミッタ放電破壊を防止することが可能になる。
【００２１】
なお実施例では、アノード電極を間欠的に０Ｖに設定するようにしたが、必ずしも０Ｖである必要はなく、通常の表示動作において与えられるアノード電圧より低い電圧に下げることによって一定の効果が得られる。
また、表示基板１０側の除電電極１７については、間欠的に負バイアスを与えることなく、常時接地（０Ｖ）としても、帯電防止電極として一定の効果が期待できる。
【００２２】
図２の実施例では、非表示領域のみに表示領域を囲む除電電極１７を配設しているが、以下の様な変形も可能である。図６は、除電電極１７に加えて、表示領域の画素の各列に沿って複数本の除電電極１７′を配設したものである。これらの除電電極１７′の両端は主たる除電電極１７に電気的に接続されているものとする。更に図７は、図６での除電電極１７′に加えて、表示領域の画素の各行に沿って複数本の除電電極１７″を配設したものである。これらの除電電極１７″の両端も主たる除電電極１７に接続されているものとする。
これら図６或いは図７の除電電極レイアウトを用いれば、図２の場合に比べて蛍光体膜のより近くに除電電極１７′，１７″が配置される結果、帯電電荷を除去する効率が増大する。
【００２３】
【発明の効果】
以上述べたようにこの発明によるＦＥＤでは、アノード電極を表示動作内で間欠的に低電位にするというアノード駆動を行うことによって、アノード電極上の蛍光体の帯電電荷を逃がすことができ、表示動作を連続して行ったときの残留ガスのイオン化を抑制して、エミッタの放電によるちらつきやエミッタ破壊を防止することができる。またこの発明によれば、表示基板側の非表示領域に除電電極を設けてこれを常時接地し、或いは間欠的に負電位に設定することにより、イオン化したガスが表示領域周囲に吸着することによる帯電電荷を除去することができ、これにより同様に、連続表示動作を行う場合のエミッタ放電を防止することができる。
【図面の簡単な説明】
【図１】この発明の一実施例によるＦＥＤのシステム構成を示す図である。
【図２】同実施例のＦＥＤ本体の構成を示す図である。
【図３】同ＦＥＤ本体の要部構成を示す図である。
【図４】同実施例の表示動作波形を示す図である。
【図５】同実施例の他の表示動作波形を示す図である。
【図６】他の実施例のＦＥＤ本体の構成を示す図である。
【図７】他の実施例のＦＥＤ本体の構成を示す図である。
【符号の説明】
１…ＦＥＤ本体、２…ゲート駆動回路、３…エミッタ駆動回路、４…アノード駆動回路、５…除電電極駆動回路、６…コントローラ、７…アノード電極端子、８…除電電極端子、１０…表示基板、１１…シリコン基板、１２…電界放出型エミッタ、１３…ゲート電極、１４，１６…絶縁層、１５…エミッタ電極、１７…除電電極、１８…ゲート信号線、１９…エミッタ信号線、２０…対向基板、２１…透明基板、２２…アノード電極、２３…蛍光体膜、３０…封止材。

Claims

ゲート電極により駆動される電界放出型エミッタを持つ複数の画素が行列配置され、行方向の画素のゲート電極を共通駆動する複数本のゲート信号線と列方向の電界放出型エミッタを共通駆動する複数本のエミッタ信号線とが形成された表示基板と、
この表示基板に対向配置されてアノード電極と蛍光体膜が形成された対向基板と、
これらの表示基板と対向基板の間を真空封止する封止手段と、
前記複数本のゲート信号線を所定のサイクルで順次駆動するゲート駆動手段と、
このゲート駆動手段と同期して前記複数本のエミッタ信号線を駆動するエミッタ駆動手段と、
前記アノード電極にアノード電圧を与えると共に表示動作内で前記エミッタ駆動手段により前記エミッタ信号線が駆動されない期間において前記アノード電圧を低下させるアノード駆動手段と
を備えたことを特徴とする電界放出型ディスプレイ装置。
ゲート電極により駆動される電界放出型エミッタを持つ複数の画素が行列配置された表示領域を有し、行方向の画素のゲート電極を共通駆動する複数本のゲート信号線と列方向の電界放出型エミッタを共通駆動する複数本のエミッタ信号線とが形成され、且つ画素が行列配置された表示領域の周囲の非表示領域に前記表示領域を取り囲むように除電電極が形成された表示基板と、
この表示基板に対向配置されてアノード電極と蛍光体膜が形成された対向基板と、
これらの表示基板と対向基板の間を真空封止する封止手段と、
前記複数本のゲート信号線を所定のサイクルで順次駆動するゲート駆動手段と、
このゲート駆動手段と同期して前記複数本のエミッタ信号線を駆動するエミッタ駆動手段と、
前記アノード電極にアノード電圧を与えると共に表示動作内で間欠的に前記アノード電圧を低下させるアノード駆動手段と
を備えたことを特徴とする電界放出型ディスプレイ装置。
前記表示基板上の前記除電電極は常時接地されていることを特徴とする請求項２記載の電界放出型ディスプレイ装置。
前記表示基板上の前記除電電極は表示動作内で間欠的に負電位に設定されることを特徴とする請求項２記載の電界放出型ディスプレイ装置。
表示動作が複数のフレームで行われ、その複数のフレームのうちの所定のフレームが、前記エミッタ駆動手段により前記エミッタ信号線が駆動されない期間とされた請求項１記載の電界放出型ディスプレイ装置。
表示フレームが複数のフレームで行われ、その複数のフレームの各々において前記エミッタ駆動手段により前記エミッタ信号線が駆動されない期間が設定された請求項１記載の電界放出型ディスプレイ装置。