JP3513098B2

JP3513098B2 - 電子線励起蛍光体表示装置

Info

Publication number: JP3513098B2
Application number: JP2000300434A
Authority: JP
Inventors: 幸治鈴木; 正彦山本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-09-29
Filing date: 2000-09-29
Publication date: 2004-03-31
Anticipated expiration: 2020-09-29
Also published as: JP2002110074A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子の電界放出に
よる電子線励起蛍光体表示装置に係わり、特に静電破壊
防止機能を設けた電子線励起蛍光体表示装置に関する。

【０００２】

【従来の技術】従来より、電子線で蛍光体を励起する表
示方式は、応答速度が速く広い視角特性を有し、かつ発
光型表示装置であるため、高画質の映像装置としてブラ
ウン管によるテレビジョン装置として広く用いられてき
た。しかし、ブラウン管は画面サイズ大きくなるに従
い、重量，奥行が大きくなりこれまでに４０インチサイ
ズが限界であり、家庭用としては３０インチサイズ以下
が一般的であった。一方、映像信号はＮＴＳＣからハイ
ビジョンヘと移行しつつあり、高画質化に伴い大画面の
表示装置が望まれている。

【０００３】高画質映像を大画面で提供できる表示装置
として、薄型のプラズマディスプレイパネル（ＰＤＰ）
が実用化されてきた。このＰＤＰは、印刷方式で配線や
画素を形成できるためローコストで大画面パネルが実現
できるものの、発光効率が低く消費電力が大きい、高耐
圧の駆動ＩＣが必要でドライバＩＣのコストが高くなる
等の欠点を有する。

【０００４】そこで最近、大画面薄型ディスプレイとし
て、平面型電子源を用いた電子線励起蛍光体表示装置が
注目されている（E.Yamaguchi,et.al.,“A 1O-in. SCE-
emitter display”，Journal of SID, Vol.5, p345,199
7）。この電子線励起蛍光体表示装置は、平面型電子源
としての電子放出素子アレイが印刷技術を用いて形成で
きること、電子による蛍光体励起発光のためブラウン管
と同じ発光原理を用いていること、さらに平面型電子源
は十数Ｖの電圧で駆動できるため耐圧の低い駆動ＩＣを
用いることができる、などのメリットを有する。

【０００５】図１０に、従来の平面型電子源を用いた電
子線励起蛍光体表示装置の要部構成を示す。リアプレー
トとなるガラス基板１１上に、平面型電子源１２がマト
リックス状に配列されている。電子源１２は、電極２
１，２２間に微粒子膜２３を配置して形成され、電極２
１，２２間に印加された電圧により駆動される。リアプ
レート１１と対向してフェースプレートと呼ばれるガラ
ス基板３１上に、画素毎にＲ，Ｇ，Ｂの発光を行う蛍光
体膜３２が塗布されており、その上にはアルミニウムか
らなるアノード電極３３が形成されている。両プレート
１１，３１間は真空状態に保持されており、電子源１２
から放出された電子１０８はアノード電圧により加速さ
れて蛍光体膜３２に照射される。そして、この加速電子
のエネルギーにより蛍光体膜３２を励起発光させる。

【０００６】発光そのものの原理はブラウン管と同じで
あるが、ブラウン管が電子銃から放出された電子ビーム
を偏向コイルなどによりスキャンさせて画面内を走査さ
せるのに対して、平面型電子源を用いた蛍光体表示装置
では、各画素毎に設けた電子源から放出された電子によ
りそれぞれの画素の蛍光体層を励起発光させる。また、
リア及びフェースプレート間は数ｍｍ程度の間隔であ
り、薄型の表示装置であることにブラウン管と大きな違
いがある。

【０００７】図１１は、上記の電子線励起蛍光体表示装
置のリアプレートの構成を平面的に示す図である。ガラ
ス基板１１上に、走査線配線１６（１６₁，１６₂，１６
₃，〜）が水平方向に、また変調線配線１７（１７₁，１
７₂，１７₃，〜）が垂直方向に形成されている。走査線
配線１６と変調線配線１７の各交点に画素が定義され、
電子放出素子となる平面型電子源１２が設けられてい
る。なお、図中の破線１８で示される位置がリアプレー
トとフェースプレートとを接着する封止領域である。

【０００８】走査線配線１６に順次選択パルスを印加す
ると、選択_された走査線配線１６に接続された電子源１
２は同時に印加された変調線電圧パルスの電圧に応じて
それぞれ所望の電圧が印加される。変調線電圧パルスの
印加電圧に応じて電子源１２から放出される電子の量を
制御できるため、必要な電子量を蛍光体に照射して映像
を表示することができる。

【０００９】このような平面型電子源を用いた電子線励
起蛍光体表示装置は、発光効率の高い電子線による蛍光
体励起発光を用いるため、大画面であっても消費電力が
少ない。また、蛍光体の発光は走査線配線が選択された
極短い時間だけであり、液晶表示装置（ＬＣＤ）やＰＤ
Ｐのようなホールド型の表示とならないため、動画像表
示においてもごく自然な映像を表示できる。また、ＬＣ
Ｄのように画面輝度の視角依存性はなく、広い視角特性
を有する。さらに、平面型電子源は十数Ｖで動作するた
め、耐圧の低いドライバＩＣで駆動することができる、
などの特徴がある。

【００１０】電子線励起蛍光体表示装置の電子放出素子
としては上述の平面型電子源の他、図１２に示す突起型
電子源がある。ガラス基板１１上の電極７３上に円錐型
の電子放出エミッタ７２が設けられ、これらを覆う層間
絶縁膜７５上にゲート電極７４が設けられている。ゲー
ト電極７４及び層間絶縁膜７５にはエミッタ７２の頂点
を中心に１μｍ程度以下の微小な穴があいている。

【００１１】図１２の構成において、ゲート電極とエミ
ッタ電極間に電圧を印加すると、エミッタ先端部に電界
集中により極めて大きな電界が誘起され電子が放出され
る。一般的に、電子が放出される電圧はエミッタ先端の
先鋭度（曲率半径）とゲート電極の開口径の微細さに依
存するが、数十Ｖのゲート電圧で電子を放出させること
ができる。また、この突起型エミッタは薄膜プロセスで
形成されるため、大面積の表示装置には適さないが、電
子線励起蛍光体表示装置であるため、高い画質が実現で
きる。

【００１２】しかしながら、この種の電子線励起蛍光体
表示装置にあっては、次のような問題があった。即ち、
電子放出素子（電子源）がマトリックス状に設けられた
電子源アレイでは、電子源が形成された工程以降で装置
の製造工程中或いは動作中に発生する静電気の影響で電
子源が破壊し、欠陥画素となる問題があった。電子源が
形成された後の工程としては、電子源アレイの検査工
程、フェースプレートと組み合わせる組立工程、真空排
気する真空セル排気工程、組立後の電気的検査工程、エ
ージング工程、そして駆動ＩＣなどを接続する実装工
程、筐体に組み込む組立工程、表示検査工程などがあ
る。これらいずれの工程でも基板がプラスからなる絶縁
体のため静電気が発生する可能性があり、電子源素子破
壊の問題があった。

【００１３】

【発明が解決しようとする課題】このように従来の電子
線励起蛍光体表示装置においては、電子源が形成された
工程以降で装置の製造工程中或いは動作中に発生する静
電気の影響で電子源が破壊し、欠陥画素となる問題があ
った。

【００１４】本発明は、上記事情を考慮して成されたも
ので、その目的とするところは、静電気による電子源の
破壊を防止することができ、欠陥画素発生要因を少なく
した電子線励起蛍光体表示装置を提供することにある。

【００１５】

【課題を解決するための手段】（構成）上記課題を解決
するために本発明は次のような構成を採用している。

【００１６】即ち本発明は、一定の間隔をおいて対向配
置された第１及び第２の基板と、第２の基板との対向面
側の第１の基板上に形成された互いに平行な複数の走査
線配線と、第２の基板との対向面側の第１の基板上に、
前記走査線配線と交差する方向に形成された互いに平行
な複数の変調線配線と、前記走査線配線と前記変調線配
線の各交点で定義される画素部内にそれぞれ形成され、
一方の電極が前記走査線配線に、他方の電極が前記変調
線配線に接続された表示用電子放出素子と、第１の基板
との対向面側の第２の基板上に設けられた蛍光体層及び
アノード電極とを備えた電子線励起蛍光体表示装置にお
いて、前記画素部の集合からなる表示領域の外側に共通
配線を設け、該共通配線と前記走査線配線及び変調線配
線のそれぞれとの間に放電用電子放出素子を接続してな
ることを特徴とする。

【００１７】ここで、本発明の望ましい実施態様として
は、次のものが挙げられる。 (1) 共通配線は並列に設置され、放電用電子放出素子が
これら並列に配置された共通配線に選択的に接続されて
いること。

【００１８】(2) 表示用及び放電用の各電子放出素子
は、導電性薄膜及びこの薄膜中に形成された電子放出部
から形成されていること。 (3) 表示用電子放出素子は、突起型エミッタ電極とこの
エミッタ電極の突起先端部を中心とした円形状の開口部
を有するゲート電極から構成された基本素子を複数配置
したものであり、放電用電子放出素子は、基本素子を互
いに逆方向に並列接続した２つの基本素子からなる基本
単位の素子を複数配置したものであること。

【００１９】(4) 放電用電子放出素子を構成する突起型
エミッタ電極の個数は、表示用電子放出素子を構成する
突起型エミッタ電極の個数よりも多いこと。 (5) 放電用電子放出素子の電流駆動能力は、表示用電子
放出素子の電流駆動能力よりも大きいこと。 (6) 放電用電子放出素子の電子放出開始電圧は、表示用
電子放出素子の電子放出開始電圧よりも低いこと。

【００２０】(7) 第１及び第２の基板は、共にガラス基
板であること。 (8) 蛍光体層は画素部と対応して位置合わせされている
こと。 (9) 表示用及び放電用の各電子放出素子は、真空排気さ
れた領域に設けられていること。

【００２１】（作用）本発明者らが静電気破壊の状況を
調査したところ、静電気印加はガラス基板外からの静電
誘導により静電気が走査線配線或いは変調線配線に誘起
されることにより生じ、静電気がこれら配線を伝わって
マトリックス（表示領域）の内部に進行し電気的に弱い
電子放出素子（電子源）が放電破壊することが分かっ
た。平面型電子源及び突起型電子源共に強電界で電子を
放出する動作をする。このときの電流電圧特性は Faw11
er-Nordheim 型の伝導を示し、電流の増加は印加電圧の
増加以上に大きい。このため、電子放出を始めるしきい
値電圧以上の電圧では僅かな電圧の上昇で過大な電流が
流れ、印加電圧が非常に高い場合には発熱により電子源
が破壊することになる。

【００２２】そこで本発明では、マトリックスの外側に
静電気を放電させるための放電用電子放出素子を設け、
マトリックス配線を伝わって静電気が内部の電子源（表
示用電子放出素子）に印加される前に静電気を放電させ
る構成とし、表示用電子放出素子を静電気から保護す
る。この放電用電子放出素子は表示用電子放出素子と同
じ構成の素子とし、位置的に静電気をいち早く放電させ
る構成とする。

【００２３】また、この放電用電子放出素子のしきい値
電圧を表示用電子放出素子よりも低くすると、静電気に
対する感度が高まるため更に効果的である。さらに、放
電用電子放出素子を表示用電子放出素子と同時に形成す
ることにより、静電気に対する感度を最適にすることが
できる。また、放電用電子放出素子をマトリックス外部
において、全ての走査線配線及び変調線配線に設け、か
つマトリックス外部に設けた共通配線との間に設ける。
さらに、放電用電子放出素子は表示用電子放出素子より
も電子放出部の放出点面積を大きくし、比較的大きな電
荷を流せるようにする。このようにして、表示動作状態
では放電用電子源はしきい値電圧以下の電圧しか印加さ
れないようにし、静電気が印加されたときいち早く放電
を開始できるようにする。

【００２４】上述した構成によって、電子源の作製工程
中に発生した静電気による破壊を防止することが可能と
なり、高い歩留まりで欠陥画素のない電子線励起型蛍光
体表示装置を実現できる。また、本発明による静電気破
壊防止の構成は工程中のみならず、表示装置としての使
用中においても静電気からの電子源破壊を効果的に防止
することができる。なお、最終的に保護素子が不要な場
合は周辺に設けた放電用電子放出素子のみを選択的に電
気的に開放状態にすることもできる。

【００２５】

【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。

【００２６】（第１の実施形態）図１は、本発明の第１
の実施形態に係わる電子線励起蛍光体表示装置のリアプ
レートの構成を平面的に示す図である。

【００２７】絶縁性基板としてのガラス基板（第１の基
板）１１上に、走査線配線１６（１６₁，１６₂，１
６₃，〜）が水平方向に、また変調線配線１７（１７₁，
１７₂，１７₃，〜）が垂直方向に形成されている。走査
線配線１６の本数は１０２４本、変調線配線１７の本数
は１２８０×３本（×３はＲ，Ｇ，Ｂに対応）であり、
配線ピッチは６３６μｍ及び２１２μｍである。走査線
配線１６と変調線配線１７の各交点に画素が定義され、
電子放出素子となる平面型電子源１２が設けられてい
る。その数は、走査線方向に１０２４、変調線方向に１
２８０×３である。画素がマトリックス状に設けられた
表示領域の周辺に放電用配線１５が設けられ、この放電
用配線１５と各走査線配線１６及び変調線配線１７との
間に放電用の平面型電子源１３及び１４が設けられてい
る。

【００２８】なお、図１中の破線１８で示される位置が
リアプレートとフェースプレートとを接着する封止領域
であり、リアプレート及びフェースプレートが完成後フ
リットガラスなどで接着される。このとき、リアプレー
トとフェースプレート間は数ｍｍ程度の間隔を持って封
止される。また、フェースプレートはガラス基板（第２
の基板）からなり、その内面には前記図１０に示すよう
に、発光ピークがＲ，Ｇ，Ｂとなる蛍光体材料が塗布さ
れており、そのパターンはリアプレート上の各画素に対
応したピッチで形成されている。即ち、Ｒ，Ｇ，Ｂの各
蛍光体はピッチ６３６μｍで走査線方向に１０２４、変
調線方向に１２８０×３設けてある。蛍光体層の上には
薄膜のアルミニウム層が形成されており、表示動作時に
は電子を加速するアノード電圧（通常数ｋＶ）が印加さ
れる。

【００２９】両プレートを封止後、排気管を表示領域外
に設け、排気管を通して表示セル内部が真空排気され
る。このとき、放電用平面電子源は真空領域内部に位置
するように形成する。しかる後、各配線に駆動用ＩＣを
接続することにより表示装置が完成する。なお、放電用
配線１５は電極端子１５’を介して外部から電圧を印加
することができる。ここでは、ＧＮＤ電位とした。ま
た、走査線配線１６は電極端子１６’を介して、変調線
配線１７は電極端子１７’を介して外部から電圧を印加
できるようになっている。

【００３０】この表示装置においては、走査線配線１６
に順次負の選択パルス電圧を印加していく。これと同期
して変調線配線１７には各画素の表示信号に対応した正
極のパルス電圧を印加する。いま、査線１６₁に負極パ
ルス電圧−Ｖｓが印加されたとする。このとき、変調線
配線１７₁に印加された正極パルス電圧Ｖｈとすると、
平面電子源には（Ｖｈ＋Ｖｓ）の電圧が印加される。こ
のバイアス電圧（Ｖｈ＋Ｖｓ）に応じて平面電子源１２
から電子が放出されてアノード電極であるフェースプレ
ートのアルミニウム電極に向かって電子が加速される。

【００３１】高加速された電子はアルミニウム薄膜を通
過して蛍光体層に照射され蛍光体を励起発光する。放出
電流量はバイアス電圧（Ｖｈ＋Ｖｓ）で制御できる。な
お、走査線配線１６₁に接続される全ての画素の電子源
１２は−Ｖｓが共通に印加されるので、表示状態は変調
線配線１７に印加する電圧Ｖｈで制御する。Ｖｈが小さ
い場合は放出電流も小さくなり発光輝度も小さくなる。
逆に、Ｖｈが大きい場合は放出電流量が増大して高い輝
度を出すことができる。

【００３２】選択パルスは次に走査線配線１６₂に印加
され、これに接続される全ての画素が選択状態となり、
この行の表示に対応した表示信号を変調線配線１７に印
加することで目的の輝度を発光することができる。順次
走査線配線１６を選択していき全ての走査線配線１６が
選択パルスを印加し終わると全画面の表示が終了し、同
様なシーケンスで次のフレームの表示動作に移る。

【００３３】なお、ここでは表示信号の変調手段として
変調線配線１７の電圧値Ｖｈで制御したが、Ｖｈを一定
としてパルス幅で放出電子量を制御してもよい。本実施
形態では、最大輝度時の印加電圧として、走査線配線１
６に７．５Ｖ、変調線配線１７に７．５Ｖを印加した。
即ち、最大輝度時の電子源のバイアス電圧は１５Ｖであ
る。

【００３４】このように平面電子源では１５Ｖ程度の印
加電圧で十分な輝度を得るのに必要な放出電子電流が得
られる。このため、リアプレートの製造工程或いはフェ
ースプレートとの組立工程など、電子源が形成された後
の工程で発生する静電気に対して極めて弱い。例えば、
１００Ｖ程度の静電気が誘起されても、電子源１２には
膨大な電子放出に対応する電圧であり、電子源１２は熱
的に破壊してしまう。

【００３５】本実施形態では、このような外部から誘起
された静電気を効果的に防止するため、放電用電子源１
３，１４はマトリックス領域（表示領域）外部に設け静
電気の進入を最初に受ける位置とする。静電気のうち最
も問題となるのは瞬時に加わる大きな波高値の電流であ
る。マトリックス領域の外部に誘起された瞬時の大電流
は配線抵抗の影響で大きな電圧降下を生ずる。このた
め、マトリックス領域内部の電子源１２に大きな電圧が
加わる前に放電用電子源１３，１４に静電気電圧が印加
され放電を開始する。これは、電子源の応答が著しく高
速であるため瞬時に放電を開始できるためである。

【００３６】また本実施形態では、放電用電子源１３，
１４のインピーダンスを画素部の電子源１２よりも小さ
くした。図２は、本電子源の平面図を示すもので、Ｐｔ
などの薄膜電極２１，２２の間に、インクジェット印刷
などでＰｄＯの微粒子膜２３が形成されている。電極２
１，２２の間に適当な通電処理を施すことで、ＰｄＯパ
ターン内部に亀裂部２４を形成することができる。この
亀裂部２４の幅はサブミクロン以下の大きさである。こ
のため、亀裂形成後は電極２１，２２間に電圧を印加し
たとき亀裂部２４に電子を電界放出するのに十分な１×
１０⁷（Ｖ／ｃｍ）といった強電界を印加することがで
きる。

【００３７】電子源の電子放出能力は亀裂部２４の長さ
２５に比例する。本実施形態では、画素部の電子源１２
の亀裂長さを７０μｍ、放電用電子源１３，１４の亀裂
長さを７００μｍとした。このため、瞬時に誘起された
静電気の電荷をインピーダンスの低い放電用電子源１
３，１４で放電でき、マトリックス領域内部の電子源１
２への損傷を防止することができた。なお、放電用電子
源１３，１４も画素部電子源１２と全く同じ通電条件で
形成した。具体的には、電圧値１０Ｖ、パルス幅１ｍ
ｓ、周期１０ｍｓのパルス電圧である。なお、電子源特
性をより均一にするため、上記亀裂を形成後に有機ガス
雰囲気中や真空状態で同様な通電処理を施してもよい。
また、放電用電子源１３，１４のインピーダンスは低い
ほど望ましいが、実質的には画素部電子源１２の１／１
０程度以下であれば十分効果がある。

【００３８】図３は、上記の電子源１２を配置したリア
プレートの表示領域の構成を拡大して示す図である。ガ
ラス基板１１上に平面型電子源１２がマトリックス状に
配列されている。電子源１２は、電極２１，２２間に微
粒子膜（導電薄膜）２３を配置して形成され、電極２
１，２２間に印加された電圧により駆動される。電極２
１は走査線配線１６に接続され、電極２２は変調線配線
１７に接続されている。図３に示す平面型電子源アレイ
は、電子源１２となる導電薄膜２３、電極２１，２２、
配線１６，１７など全てを印刷により形成することがで
きる。なお、図示していないが、走査線配線１６及び変
調線配線１７を絶縁するための絶縁層が両配線間にやは
り印刷により形成されている。このため、大面積基板で
の素子アレイ形成が可能であり、大画面の平面型表示装
置として極めて有望である。

【００３９】図３において、走査線配線１６に順次選択
パルスを印加することにより、選択された走査線配線１
７に接続された電子源１２は同時に印加された変調線電
圧パルスの電圧に応じてそれぞれ所望の電圧が印加され
る。印加電圧に応じて電子源１２から放出される電子の
量が制御できるため、必要な電子量を蛍光体に照射する
ことができ、映像を表示することができる。

【００４０】さて、前記図１における放電用配線１５は
放電用電子源１３，１４の片方の電位を与えるもので、
製造工程中は特に特定の電位を与えておく必要はなく電
気的に開放状態にしておけばよい。このときの電位は通
常他の走査線配線１６や変調線配線１７と同じくＧＮＤ
レベルである。一旦静電気が走査線配線１６或いは変調
線配線１７に誘起された場合は、このＧＮＤレベルの放
電用配線１５との間に静電気が誘起され電子源１３，１
４に電圧が印加される。また、製造工程終了後もこの放
電用電子源１３，１４をそのまま残し実使用状態での静
電気保護も行う場合は、前記駆動信号シーケンス、即ち
−ＶｓとＶｈの間の電位、例えば０Ｖ（ＧＮＤ）電位を
端子１５’に接続しておけば安定な動作が可能となる。
即ち、放電用電子源１３，１４が電子放出可能なバイア
ス状態とならないように設定すればよい。

【００４１】このように本実施形態によれば、表示領域
の外側に放電用配線１５を設け、この配線１５と走査線
配線１６及び変調線配線１７との間に放電用電子源１
３，１４をそれぞれ接続し、走査線配線１６や変調線配
線１７を伝わって静電気が画素部電子源１２に印加され
る前に放電用電子源１３，１４により静電気を放電させ
る構成としているので、静電気による画素部電子源１２
の破壊を未然に防止することができる。このため、欠陥
画素発生要因を少なくすることができ、欠陥画素のない
表示品位の高い電子線蛍光体表示装置を実現することが
可能となる。

【００４２】また本実施形態では、放電用電子源１３，
１４を画素部電子源１２と同時に形成することができる
ので、放電用電子源１３，１４の追加のために製造工程
の複雑化を招くこともない。さらに、放電用電子源１
３，１４の電流駆動能力を画素部電子源１２よりも大き
くしているので、放電用電子源１３，１４に比較的大き
な電荷を流すことができ、これにより画素部電子源１２
の保護をより確実に行うことが可能となる。

【００４３】（第２の実施形態）図４は、本発明の第２
の実施形態に係わる電子線励起蛍光体表示装置のリアプ
レートの構成を平面的に示す図である。なお、図１と同
一部分には同一符号を付して、その詳しい説明は省略す
る。

【００４４】本実施形態が先に説明した第１の実施形態
と異なる点は、放電用共通配線１５を複数本設けたこと
にある。即ち、第１の実施形態と同様に、マトリックス
領域の外部に放電用電子源１３，１４を設けたが、本実
施形態では水平方向の放電用共通配線１５を５本（１５
₁，１５₂，〜）設け、放電用電子源１４も変調線配線１
７の１本毎に５本の放電用共通配線１５を順次選択して
接続する。なお、図では１５₁，１５₂の２本のみを示
し、放電用電子源１４の接続は共通配線が２本の例とし
て示してある。

【００４５】このように放電用共通配線１５を複数本設
けたのは、前述の電子源の亀裂部を形成する際に亀裂長
７００μｍの電子源１個当たり１ｍＡの電流が流れるた
め同時に全電子源の亀裂を形成する際に大電流が必要と
なり、配線の電圧降下により電子源特性に不均一性が出
るためである。

【００４６】本実施形態では、水平方向に１２８０×３
＝３８４０個の電子源１４が並ぶ。このため、放電用共
通配線１５が１本の場合は３．８４Ａの電流を流すこと
になるが、５本の共通配線１５に分割した本実施形態で
は、１本当たり０．７７Ａとなり、電圧降下による電子
源１４の不均一性を除くことができた。なお、画素部は
亀裂長が７０μｍであり、走査線当たりのパルス電流も
０．３８Ａと小さく均一な電子源１２が形成できる。

【００４７】放電用共通配線１５の分割数は表示装置の
設計仕様から決めればよく、またその位置も表示部の上
下に分割してもよく、或いは共通配線１５の左右から同
時に通電処理をして電圧降下を低減してもよい。

【００４８】（第３の実施形態）次に、本発明の第３の
実施形態に係わる電子線励起蛍光体表示装置について説
明する。

【００４９】本実施形態の基本構成は図４と同じであ
り、その図面は省略する。ここで、表示領域の電子源１
２の特性と放電用電子源１４の特性は、図５に示すよう
に異なる。図５は、電子源の電流−電圧特性を示してお
り、本実施形態の表示領域の電子源１２の特性は素子
１、放電用電子源１４の特性は素子２に示す。即ち、放
電用電子源１４の電子放出特性は低電圧側にシフトして
おり、同じ電圧に対してより電流を流せる特性としてい
る。これは、電子源の亀裂部を形成する工程、即ちＰｄ
Ｏ膜に亀裂を形成する通電条件、有機ガス雰囲気中での
通電条件或いは真空中でのエージング条件を変えること
により調整した。

【００５０】本実施形態の放電用電子源１３，１４はよ
り低い電圧印加で静電気電荷を放電できるため、亀裂の
長さは第１の実施形態よりも短くすることができる。本
実施形態では、画素部の電子源１２の亀裂長７０μｍに
対し、放電用電子源１３，１４の亀裂長は２００μｍで
ある。また、電子源の電流が流れ始めるしきい値電圧
は、画素部の電子源１２が１０Ｖであるのに対して、放
電用電子源１３，１４は８Ｖに調整してある。同じ電圧
が印加された状態で流し得る電流値は画素用に比べ放電
用電子源１３，１４は約２０倍である。このため、放電
用電子源１３，１４は第１の実施形態のそれよりも亀裂
の長さが短いが約２倍の能力があり、静電気に対する保
護能力が高い。

【００５１】なお、製造工程終了後において放電用電子
源１３，１４は表示動作に影響を与えることはないが、
リーク電流パスとして存在する。消費電力を低減するた
めにこれらの放電用電子源１３，１４を製造工程終了後
に回路的に分離したい場合は、以下の手順で実現でき
る。特に、本実施形態のように画素部に比して放電用電
子源１３，１４でしきい値電圧が低い場合は放電用電子
源１３，１４の消費電力が無視できない場合がある。

【００５２】回路的に分離する方法として、図６に示す
ように放電用電子源１３，１４に調整電圧Ｖａを印加す
る。Ｖａを上げていくと素子電流も増大していき、ある
ところで熱的に素子が破壊する。この場合の破壊は亀裂
幅が増大して電流が大幅に低下する特性劣化となる。即
ち、電気的には開放状態に近づき動作上悪影響を及ぼす
ことはない。これが電子放出電子源の特徴で、最も問題
となる電気的短絡不良は発生しない。この特徴は、静電
気の放電時にもあり、大量の静電気電荷を放電する場
合、時には放電用電子源が破壊する場合があるが、これ
はいずれも電気的に開放状態となる破壊であり、表示装
置の欠陥を誘起することはない。

【００５３】（第４の実施形態）第１〜第３の実施形態
までは電子放出素子として、薄膜導電体層に設けた亀裂
部を利用した平面電子源であったが、本実施形態では電
子放出素子として突起型エミッタ電極を用いた突起型電
子源を用いた。突起型電子源の断面構造図を、図７に示
す。絶縁性基板１１上に形成された配線電極７３と、こ
の上に形成された円錐形状の導電性エミッタ７２と、そ
の上に絶縁層７５を介して形成されたゲート電極層７４
からなる。ゲート電極層７４には、エミッタ７２の先端
部７６を中心とした円形の開口部７７が設けてある。

【００５４】突起型エミッタの動作は、ゲート電極７４
にエミッタ電極７３に対して正の電圧を印加すると、エ
ミッタ先端部７６に電界が集中し、エミッタ先端部７６
とゲート電極開口部の距離以上の強電界がエミッタ先端
部７６に誘起される。エミッタ先端部７６の先鋭度とゲ
ート電極７４の開口部の大きさで電界集中の大きさが変
わるが、一般的に先鋭度として曲率半径が５０ｎｍ、ゲ
ート開口部の直径が１μｍ程度の場合、ゲート電圧が数
十〜１００Ｖ程度でエミッタ先端部８６から電子を放出
することができる。

【００５５】この電界放出開始電圧Ｖｔｈは先鋭度を高
める、ゲート開口部の大きさを小さくする、或いはエミ
ッタ材料の仕事関数を小さくするなどにより低減するこ
とができる。しかし、一般的には前述の平面電子源より
はＶｔｈは高い。このため、突起型電子源アレイは静電
気に対して平面型よりは破壊しにくい特性といえるが、
それでも静電気による破壊を皆無にすることはできなか
った。

【００５６】図８は、本発明の第４の実施形態に係わる
突起型電子源を用いた電子線励起蛍光対表示装置のリア
プレートの構成を平面的に示す図である。なお、図１と
同一部分には同一符号を付してその詳しい説明は省略す
る。

【００５７】第１の実施形態と同様に、絶縁性基板１１
上に、走査線配線１６と変調線配線１７が配置され、こ
れらの各交点で定義される画素部に突起型電子源８２を
設けた。走査線配線１６の本数は４８０本、変調線配線
１７の本数は６４０×３、画素ピッチは縦方向６３０μ
ｍ、横方向は２１０×３μｍである。電子源８２は各画
素６２５個の突起型エミッタで構成され、ゲート開口部
の平均直径は０．７μｍ、エミッタ先端部の平均曲率半
径は２０ｎｍ、突起形状の形成方法はモリブデンの回転
蒸着法による。電子源のＶｔｈは約７０Ｖであった。

【００５８】放電用電子源８３，８４は画素部電子源８
２がマトリックス状に配置された外側の領域に図８中の
等価回路で示される構成で形成した。即ち、各走査線配
線１６及び変調線配線１７と共通放電用配線１５との間
に、突起型電子源のゲート・エミッタ電極が互いに逆方
向となる構成の電子源を並列接続してある。突起型電子
源では、電子放出がエミッタ先端部から行われるため、
素子の極性依存性がある。一方、外部から誘起される静
電気の極性は正と負の極性があるため、いずれの極性の
静電気に対しても効果的に電荷を放電するためにはこの
ような放電用電子源の構成が最適である。なお、平面型
電子源では素子の電子放出特性に極性依存性が基本的に
はないので、前記図１のような構成で放電回路が実現で
きるのである。

【００５９】図８の放電用電子源はそれぞれ６２５０個
の突起型エミッタで構成した。また、ゲート開口の平均
直径は０．６μｍとしＶｔｈが６５Ｖとなるように設定
した。このときの画素部電子源特性と放電用電子源の特
性を、図９に示す。図中素子１は画素部電子源８２の特
性であり、素子２は放電用電子源８３，８４の特性であ
る。放電用電子源８３，８４では正負両極特性になって
いるほか、電子放出開始電圧が低くまた電流駆動能力は
画素部よりも大きい。このため、外部から誘起された静
電気電荷をより効果的に放電して画素部電子源８２の破
壊を防止することができる。

【００６０】なお、本発明は上述した各実施形態に限定
されるものではない。実施形態では、平面型電子源及び
突起型電子源についてそれぞれ説明したが、電子源はこ
れらに限定されるものではなく、仕様に応じて適宜変更
可能である。また、リアプレートを構成する第１の基板
は必ずしもガラス基板に限るものではなく、絶縁性の基
板であればよい。さらに、フェースプレートを構成する
第２の基板はガラス基板に限るものではなく、蛍光体で
発生した蛍光を十分に透過する透明基板であればよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施できる。

【００６１】

【発明の効果】以上詳述したように本発明によれば、走
査線配線，変調線配線，及び表示用電子放出素子が形成
された第１の基板上に、画素部の集合からなる表示領域
の外側に共通配線を設け、該共通配線と走査線配線及び
変調線配線のそれぞれとの間に放電用電子放出素子を接
続しているので、電子放出素子の製造工程中に発生する
静電気による破壊を効果的に防止できる。従って、静電
気による電子源の破壊を防止することができ、欠陥画素
のない表示品位の高い電子線蛍光体表示装置を実現する
ことが可能となる。

【図面の簡単な説明】

【図１】第１の実施形態に係わる平面型電子源を用いた
電子線励起蛍光体表示装置のリアプレートの構成を示す
平面図。

【図２】第１の実施形態に用いた平面型電子源の構成を
示す平面図。

【図３】図２の平面型電子源をリアプレートに配置した
状態を示す平面図。

【図４】第２の実施形態に係わる平面型電子源を用いた
電子線励起蛍光体表示装置のリアプレートの構成を示す
平面図。

【図５】第３の実施形態における平面型電子源の電流−
電圧特性を示す図。

【図６】第３の実施形態における平面型電子源の電流−
電圧特性を示す図。放電用電子元を破壊するための

【図７】第４の実施形態に用いた突起型電子源の構成を
示す断面図。

【図８】第４の実施形態に係わる突起型電子源を用いた
電子線励起蛍光対表示装置のリアプレートの構成を示す
平面図。

【図９】第４の実施形態における突起型電子源の電流−
電圧特性を示す図。

【図１０】従来の平面型電子源を用いた電子線励起蛍光
体表示装置の要部構成を示す断面図。

【図１１】従来の平面型電子源を用いた電子線励起蛍光
体表示装置のリアプレートの構成を示す平面図。

【図１２】従来の突起型電子源を用いた電子線励起蛍光
体表示装置の要部構成を示す断面図。

【符号の説明】

１１…ガラス基板（リアプレート：第１の基板）１２，８２…画素部電子源（表示用電子放出素子）１３，１４，７３，７４…放電用電子源（放電用電子放
出素子）１５…放電用共通配線１６（１６₁，１６₂，１６₃，〜）…走査線配線１７（１７₁，１７₂，１７₃，〜）…変調線配線１８…真空シール部２１，２２…電極２３…導電性薄膜２４…亀裂部３１…ガラス基板（フェースプレート：第２の基板）３２…蛍光体膜３３…アノード電極７２…エミッタ７３…エミッタ電極７４…ゲート電極７５…層間絶縁膜７６…エミッタ先端部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 31/12

Claims

(57)【特許請求の範囲】

【請求項１】一定の間隔をおいて対向配置された第１及
び第２の基板と、第２の基板との対向面側の第１の基板上に形成された互
いに平行な複数の走査線配線と、第２の基板との対向面側の第１の基板上に、前記走査線
配線と交差する方向に形成された互いに平行な複数の変
調線配線と、前記走査線配線と前記変調線配線の各交点で定義される
画素部内にそれぞれ形成され、一方の電極が前記走査線配線に、他方の電極が前記変調
線配線に接続された表示用電子放出素子と、前記画素部の集合からなる表示領域の外側に形成された
共通配線と、前記走査線配線及び前記変調線配線のそれぞれと前記共
通配線との間に接続された放電用電子放出素子と、第１の基板との対向面側の第２の基板上に設けられた蛍
光体層及びアノード電極と、を具備してなることを特徴とする電子線励起蛍光体表示
装置。
【請求項２】前記共通配線は並列に設置され、前記放電
用電子放出素子が前記並列に配置された共通配線に選択
的に接続されていることを特徴とする請求項１記載の電
子線励起蛍光体表示装置。
【請求項３】前記表示用及び放電用の各電子放出素子
は、導電性薄膜及びこの薄膜中に形成された電子放出部
から形成されていることを特徴とする請求項１記載の電
子線励起蛍光体表示装置。
【請求項４】前記表示用電子放出素子は、突起型エミッ
タ電極とこのエミッタ電極の突起先端部を中心とした円
形状の開口部を有するゲート電極から構成された基本素
子を複数配置したものであり、前記放電用電子放出素子
は、前記基本素子を互いに逆方向に並列接続した２つの
基本素子からなる基本単位の素子を複数配置したもので
あることを特徴とする請求項１記載の電子線励起蛍光体
表示装置。
【請求項５】前記放電用電子放出素子を構成する突起型
エミッタ電極の１画素分の個数は、前記表示用電子放出
素子を構成する突起型エミッタ電極の１画素分の個数よ
りも多いことを特徴とする請求項４記載の電子線励起蛍
光体表示装置。
【請求項６】前記放電用電子放出素子の電子放出能力
は、前記表示用電子放出素子の電子放出能力よりも大き
いことを特徴とする請求項１〜５の何れかに記載の電子
線励起蛍光体表示装置。
【請求項７】前記放電用電子放出素子の電子放出開始電
圧は、前記表示用電子放出素子の電子放出開始電圧より
も低いことを特徴とする請求項１〜５の何れかに記載の
電子線励起蛍光体表示装置。