JP4346820B2 - 電界放出ディスプレイにおける電荷の蓄積を低減する方法 - Google Patents
電界放出ディスプレイにおける電荷の蓄積を低減する方法 Download PDFInfo
- Publication number
- JP4346820B2 JP4346820B2 JP2000540555A JP2000540555A JP4346820B2 JP 4346820 B2 JP4346820 B2 JP 4346820B2 JP 2000540555 A JP2000540555 A JP 2000540555A JP 2000540555 A JP2000540555 A JP 2000540555A JP 4346820 B2 JP4346820 B2 JP 4346820B2
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- emission display
- anode
- positive potential
- electrons
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000009825 accumulation Methods 0.000 title claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 25
- 238000007786 electrostatic charging Methods 0.000 claims description 14
- 230000003472 neutralizing effect Effects 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 3
- 230000009467 reduction Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 238000006386 neutralization reaction Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009172 bursting Effects 0.000 description 1
- 238000007600 charging Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/86—Vessels; Containers; Vacuum locks
- H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
- H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
- H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/02—Arrangements for eliminating deleterious effects
- H01J2201/025—Arrangements for eliminating deleterious effects charging
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
Description
（産業上の利用分野）
本発明は、一般に、電界放出デバイスに関し、さらに詳しくは、電界放出ディスプレイにおける電荷の蓄積を低減する方法に関する。
【０００１】
（従来の技術）
電界放出ディスプレイは技術上よく知られる。それらは、薄いエンベロープの境界を確定する陽極板と陰極板とを含む。一般に、陽極板と陰極板は、内部の真空と、外部の大気圧との間との差圧によるデバイスの破裂を防ぐために、何らかの形式のスペーサ構造を必要とし、そのために十分な薄さになっている。スペーサは、デバイスの活性領域内に配置され、電子エミッタと蛍光体とを含む。
【０００２】
陽極板と陰極板との電位差は通常、３００から１０，０００ボルトの範囲内にある。陽極板と陰極板との電位差に耐えるため、スペーサは通常、誘電材料を含む。そのため、スペーサは、デバイスの真空の内側に露出される誘電表面を有する。
【０００３】
電界放出ディスプレイの動作中、電子は、陰極板にあるSpindtチップなどの電子エミッタから放出される。これらの電子は真空の領域を横切り、蛍光体の上に衝突する。これらの電子の幾つかは、スペーサの誘電表面に衝突する可能性がある。このようにして、スペーサの誘電表面は帯電する。通常、誘電スペーサが正に帯電するのは、スペーサ材料の二次電子発生量が当初、２個以上だからである。
【０００４】
電界放出ディスプレイ内の誘電表面の帯電により、数多くの問題が生じる。例えば、スペーサの近傍にある電子の軌道に対する制御が失われる。また、アーク放電事象のリスクも劇的に増加する。
【０００５】
そのため、電界放出ディスプレイ内での電荷の蓄積を低減する方法に対して必要性が存在する。
【０００６】
（好適な実施例の説明）
図を単純かつ分かりやすくするため、各図に示される要素は、必ずしも縮尺通りに描かれていない。例えば、一部の要素の寸法は、相対的に大きめになっている。更に、必要と見なされる場合には、これらの図では、同一要素を示すのに、同一参照番号が繰り返し用いられた。
【０００７】
本発明は、電界放出ディスプレイ内での電荷の蓄積を低減する方法を対象とする。本発明の方法は、電子エミッタに電子を放出させる段階、およびディスプレイ内の制御可能な電位を調整して、正に帯電した表面の電位が、放出された電子を帯電表面に引きつけることができるようにする段階を含む。このようにして、正に帯電した表面は中和される。好適な実施例では、電界放出ディスプレイは、動作中、正に帯電するスペーサを有する。この帯電を中和するため、陽極板の高い正電位が、各フレーム・タイム（frame time）の終わりに低減される。陽極電位は、最初に陽極電圧源に直列に抵抗器を設けることにより降下される。陽極電位は、すべての電子エミッタに同時に電子を放出させて、陽極にプルダウン電流を生じることによって、引き下げられる。抵抗器の抵抗は、所与のプルダウン電流値に対して有用な陽極電圧降下を生じるように選択される。電圧降下は、放出された電子の一部が、正に帯電した表面に引きつけられて、これにより表面を中和するのに十分な降下とする。
【０００８】
図１は、本発明の実施例による電界放出ディスプレイ１００の断面図である。電界放出ディスプレイ１００は、陰極板１１０および陽極板１２２を含む。陰極板１１０は、複数の電子エミッタ１１４を含み、電子エミッタは基板１１１の上に形成される。基板１１１は、ガラス，シリコン等の誘電材料から作られる。陰極板１１０は更に、電子エミッタ１１４を選択的にアドレス指定するために、複数の行と複数のカラムを含む。この行とカラムは、適切な導電材料から作られる。
【０００９】
理解しやすくするため、図１は数行（行１１５，１１６，１１７，１１８，１１９，１２０）と１個のカラム（カラム１１２）のみを示す。しかしながら、任意の数の行と列を採用できることを理解されたい。典型的な電界放出ディスプレイ１００の行数は２４０であり、カラムの典型的数は７２０である。
【００１０】
カラム１１２は、基板１１１の上に配置され、誘電体層１１３がカラム１１２の上に形成される。誘電体層１１３は、内部に電子エミッタ１１４が配置されるウェルの境界を確定する。行１１５，１１６，１１７，１１８，１１９，１２０は、誘電体層１１３の上に形成される。マトリクス・アドレサブル（addressable）電界放出ディスプレイ用陰極板を作製する方法は、一般の当業者には知られている。
【００１１】
陽極板１２２は、例えば、ガラス製の透明基板１２３を含む。陽極１２４は、基板１２３の上に配置される。陽極１２４は、酸化インジウム・スズ(indium tin oxide)などの透明導電材料から作られる。好適な実施例では、陽極１２４は、陰極板１１０の放出可能領域全体と対向する連続した層である。すなわち、陽極１２４は、電子エミッタ１１４全体と向かい合う。陽極板１２２は更に、複数の蛍光体１２５を含み、蛍光体は陰極ルミネセンス材料から作られ、基板１２３の上に配置される。マトリクス・アドレサブル電界放出ディスプレイの陽極板を作製する方法もまた、一般当業者に知られている。
【００１２】
電界放出ディスプレイ１００は更に、フレーム１２１と複数のスペーサ１３０とを含み、これらはすべて、陽極板１２２と陰極板１１０との間に配置される。フレーム１２１およびスペーサ１３０は、陰極板１１０と陽極板１２２の分離距離を維持するのに役立つ。図１の実施例では、フレーム１２１は、陰極板１１０の活性領域と陽極板１２２の活性領域に外接する矩形構造である。分かりやすいように、図１ではスペーサ１３０が１つだけ示される。実際のスペーサの数は、デバイスの構造要求条件に依存する。
【００１３】
スペーサ１３０は、誘電材料から作られる。スペーサ１３０は、誘電材料の薄い板／リブとすることも可能である。また、各スペーサ１３０は、複数の要素を含むことができ、その幾つかは誘電性である。例えば、各スペーサ１３０は、種々の材料の層を含むことができ、少なくともその１つは誘電性である。誘電材料は１つの表面を確定し、これは、電界放出ディスプレイ１００の動作中、正の静電帯電表面１２９になる。電界放出ディスプレイ１００内の他の表面も、デバイスの動作中、正に静電帯電する場合がある。本発明の方法はまた、これらの表面上の電荷を低減するのにも役立つ。
【００１４】
電圧源１３４は、表示データにより規定される通りに、カラム１１２に適切な電圧を印加することによって、カラム１１２と接続される。電圧源１２６は、陽極１２４と接続される。好適な実施例では、電圧源１２６は、直流（Ｄ．Ｃ．）電圧源である。好適な実施例では、抵抗器１２７は、電圧源１２６と陽極１２４との間に直列に接続される。行ドライバ（図示せず）は、行１１５，１１６，１１７，１１８，１１９，１２０に接続される。行ドライバは、行１１５，１１６，１１７，１１８，１１９，１２０に適切な電位を印加して、ディスプレイ画像を生成し、かつ本発明により、電界放出ディスプレイ１００内での電荷の蓄積を低減する。
【００１５】
ここで、電界放出ディスプレイ１００の動作を、図１と図２を参照して説明する。図２は、本発明により、電界放出ディスプレイ１００における電荷の蓄積を低減する方法を示すタイミング図２００である。タイミング図２００は、行ドライバのタイミング・グラフ２１０と、陽極電圧応答グラフ２２０とを示す。陽極電圧応答グラフ２２０は、陽極１２４における電圧を表す。
【００１６】
電界放出ディスプレイ１００の動作は、一続きの段階の反復に特徴づけられる。これらサイクルの１つをディスプレイ・フレームという。本発明により、各サイクルは、時間ｔ1とｔ2の間のタイミング図２００によって表されるディスプレイ時間と、時間ｔ0と時間t1間のタイミング図２００によって表される電荷低減時間とを含む。
【００１７】
ディスプレイ時間中、電圧源１２６はＶAの電位を供給し、複数の電子１３２を陽極１２４に引きつける。陽極１２４の電位は、抵抗器１２７の両端の電圧降下により、電圧源１２６により供給される電位を下回る。陽極１２４の電位ＶAは、６００ボルトを超えることが望ましい。陽極の電位ＶAが、１０００ボルトを超えるのであれば一層望ましい。最も望ましいのは、陽極電位ＶAが、３０００ボルトを超えることである。例えば、放出を生じるために、行とカラムに印加される電位はそれぞれ、８０ボルトのオーダーおよび大地電位とすることができる。
【００１８】
ディスプレイ時間中、上記のように、陽極１２４において正電位を発生する段階と同時に、行１１５，１１６，１１７，１１８，１１９，１２０が、行ドライバ（図に示さず）によって順次スキャンされる。スキャンすることにより、電子放出を生じるのに適した電位が、スキャンされた行に選択的に印加される。スキャンされた行内の各電子エミッタ１１４が、電子を放出するかどうかは、表示データと、各カラムに印加された電圧とに依存する。スキャンされていない行内の電子エミッタ１１４は、電子の放出を起こさない。ディスプレイ時間中、ディスプレイ画像が陽極板１２２に生成され、電界放出ディスプレイ１００内にある露出された誘電表面は、静電気により正に帯電することができる。例えば、図１の実施例では、スペーサ１３０の誘電表面は、正の静電帯電表面１２９になる。
【００１９】
スペーサ１３０は、電子１３２の一部が、陽極１２４に到達しないで、スペーサ１３０の上に衝突するので帯電する。それらは２個以上の二次電子発生量を有するので、スペーサ１３０の表面は、受け取った各電子１個につき２個以上の電子を放出する。そのため、正電位がスペーサ１３０において生じる。
【００２０】
本発明により、正の静電帯電表面１２９は、図２に示すように、電荷低減時間の間に中和される。好適な実施例では、電荷低減時間は、ディスプレイ・フレームの終了時に生じる。しかしながら、他の適切なタイミング方式も使用できる。例えば、電荷低減段階は、複数の行スキャニング・サイクルが実行された後で、実施することもできる。
【００２１】
電荷低減時間中、本発明により、電子エミッタ１１４全体は、陰極板１１０のすべての行およびカラムに、適切な放出「オン」電位を印加することにより、電子の放出を生じさせる。すべての電子エミッタ１１４に電子を放出させる段階の結果、図１に示すように、陽極１２４においてプルダウン電流１２８が生成される。すべての電子エミッタ１１４に電子を放出させる段階の間、電圧源１２６はスイッチされない。
【００２２】
概して、プルダウン電流１２８の値Ｉ、および抵抗器１２７の抵抗Ｒは、電子１３２の一部が、正の静電帯電表面１２９の電位によって引きつけられるようにするのに十分な値にまで、陽極１２４の正電位を低減するように選択される。好適な実施例では、全部の電子エミッタ１１４が、電荷低減時間中、電子の放出を生じる。このため、中和と、プルダウン電流１２８の生成の両方に使用可能な電子電流は、行の合計数と、行当りの最大放出電流との積に等しい。抵抗器１２７の両端の大幅な電圧降下により、陽極１２４の電圧は大幅に降下する。電圧が降下するにつれ、電子１３２は、正の静電帯電表面１２９にますます引きつけられ、放出電流のうち、陽極１２４に到達する部分を減少させる。
【００２３】
最終的には、平衡状態が確立される。平衡状態では、放出電流の一部が陽極１２４に達して、抵抗器１２７の両端で電圧降下を生じる。図２に示すように、平衡電圧Ｖeは、陽極１２４において実現される。このように低減された電圧の値は、行の電圧を若干上回ると考えられる。放出電流の残りの部分は、正の静電帯電表面１２９など、正の静電帯電表面に引きつけられ、中和を生じる。
【００２４】
陽極１２４の電位を調整する段階は、正の静電帯電表面１２９において電子の流れを実現するのに十分な値まで、陽極１２４の電位を低減する段階を含み、これは電荷を中和するのに役立つ。電荷低減時間の長さは、表面１２９に対して要求される中和に十分な時間になるように、またディスプレイ画像にひずみを起こさないように選択される。電荷低減時間の完了後、次のディスプレイ・フレームが、もう１つの行スキャニング・サイクルによって開始される。
【００２５】
図１および図２の実施例は、多くの利点を提供する。例えば、陽極電位源の切り換えが不要であり、負荷サイクルが低いので、所要電力が低い。
【００２６】
本発明により、電界放出ディスプレイ１００内の制御可能な正電位は、正の静電帯電表面において、電荷を中和するのに役立つ値に調整できる。図１の例では、電子１３２は、陽極１２４における電位を調整するためと、正の静電帯電表面における電荷を中和するための両方に利用される。概して、本発明の方法は、ディスプレイ内の制御可能な正電位が調整される方法によって限定されない。陽極の電位は、全部に満たない電子エミッタに電子を放出させることにより、陽極の電位を適切な値に低減できると更に理解されたい。例えば、スペーサに最も近傍の電子エミッタのみに電子の放出を起こさせることができる。
【００２７】
図３は、本発明の好適な実施例の行ドライバ３００のブロック図である。図３に示すように、行ドライバ３００の複数の出力ドライブ信号３５０が、行１１５，１１６，１１７，１１８，１１９，１２０のそれぞれに１つずつ送られる。出力ドライブ信号３５０は、電子エミッタ１１４における電子放出を制御するのに役立つ。ディスプレイ時間（図２）中、出力ドライブ信号３５０の１つのみが、放出を生じるのに有用な電位を有する。電荷低減時間（図２）中は、出力ドライブ信号３５０はそれぞれ、放出を生じるのに有用な電位を有する。
【００２８】
行ドライバ３００は、スキャニング論理回路３１０，ゲート論理回路３２０，レベル・シフタ回路３３０および出力ドライバ３４０を有する。スキャニング論理回路３１０は、クロック信号３１２およびシード３１４を受け取る。スキャニング論理回路３１０は、シフト・レジスタとして機能し、入ってくる表示データを移動する。
【００２９】
スキャニング論理回路３１０の出力３１６は、ゲート論理回路３２０に送られ、この回路は、行活動化の非同期モードと同時モードを制御する。制御信号３１７は、ゲート論理回路３２０に与えられ、すべての行の同時活動化をもたらす。帰線消去信号３１８は、ゲート論理回路３２０に与えられ、行ドライバの出力をオフにし、他のすべての信号を無効にするのに使用される。極性信号３１９は、ゲート論理回路３２０に与えられ、出力ドライブ信号３５０の大きさを制御する。クロック信号，シードなど他の複数の信号３２１は、論理回路３２０に与えられて、動作を制御する。
【００３０】
ゲート論理回路３２０の複数の出力３２２は、レベル・シフタ回路３３０に送られ、この回路は、複数の出力３２３を生成する。レベル・シフタ回路３３０は、低レベル信号を有用レベルに変換する。出力ドライバ３４０は、出力ドライブ信号３５０の適切な値を生成するアナログ・デバイスである。
【００３１】
本明細書に記載される方法の段階の順序が必要に応じて変更できることは、一般当業者は理解しよう。
【００３２】
本発明は、電界放出ディスプレイにおける電荷の蓄積を低減する方法に関する。本発明の方法は、電子エミッタに電子を放出させて、ディスプレイ内の制御可能な電位を調整して、正に帯電した表面の電位が、放出された電子を、帯電した表面に引きつけられるようにする段階を含む。このようにして、正に帯電した表面が中和される。好適な実施例では、陽極における高い正電位は、電子エミッタに電子を放出させることによって低減され、陽極においてプルダウン電流を生じる。陽極電位は、直流電圧源と陽極との間に直列に抵抗器を設けることによって、降下される。本発明の方法は、陽極に接続される電圧源のスイッチングを必要としない。直流電圧源が６００ボルトを超える電位を提供することが望ましく、１０００ボルトを超える電位であれば一層望ましく、３０００ボルトを超える電位が最も望ましく、このような高電圧でのスイッチングは他の方法では難しい可能性があるので、電圧源のスイッチングが不要であることは利点である。
【図面の簡単な説明】
【図１】 本発明の実施例による電界放出ディスプレイの断面図である。
【図２】 本発明による電界放出ディスプレイにおいて、電荷の蓄積を低減する方法を示すタイミング図である。
【図３】 本発明の好適な実施例の行ドライバのブロック図である。
本発明は、一般に、電界放出デバイスに関し、さらに詳しくは、電界放出ディスプレイにおける電荷の蓄積を低減する方法に関する。
【０００１】
（従来の技術）
電界放出ディスプレイは技術上よく知られる。それらは、薄いエンベロープの境界を確定する陽極板と陰極板とを含む。一般に、陽極板と陰極板は、内部の真空と、外部の大気圧との間との差圧によるデバイスの破裂を防ぐために、何らかの形式のスペーサ構造を必要とし、そのために十分な薄さになっている。スペーサは、デバイスの活性領域内に配置され、電子エミッタと蛍光体とを含む。
【０００２】
陽極板と陰極板との電位差は通常、３００から１０，０００ボルトの範囲内にある。陽極板と陰極板との電位差に耐えるため、スペーサは通常、誘電材料を含む。そのため、スペーサは、デバイスの真空の内側に露出される誘電表面を有する。
【０００３】
電界放出ディスプレイの動作中、電子は、陰極板にあるSpindtチップなどの電子エミッタから放出される。これらの電子は真空の領域を横切り、蛍光体の上に衝突する。これらの電子の幾つかは、スペーサの誘電表面に衝突する可能性がある。このようにして、スペーサの誘電表面は帯電する。通常、誘電スペーサが正に帯電するのは、スペーサ材料の二次電子発生量が当初、２個以上だからである。
【０００４】
電界放出ディスプレイ内の誘電表面の帯電により、数多くの問題が生じる。例えば、スペーサの近傍にある電子の軌道に対する制御が失われる。また、アーク放電事象のリスクも劇的に増加する。
【０００５】
そのため、電界放出ディスプレイ内での電荷の蓄積を低減する方法に対して必要性が存在する。
【０００６】
（好適な実施例の説明）
図を単純かつ分かりやすくするため、各図に示される要素は、必ずしも縮尺通りに描かれていない。例えば、一部の要素の寸法は、相対的に大きめになっている。更に、必要と見なされる場合には、これらの図では、同一要素を示すのに、同一参照番号が繰り返し用いられた。
【０００７】
本発明は、電界放出ディスプレイ内での電荷の蓄積を低減する方法を対象とする。本発明の方法は、電子エミッタに電子を放出させる段階、およびディスプレイ内の制御可能な電位を調整して、正に帯電した表面の電位が、放出された電子を帯電表面に引きつけることができるようにする段階を含む。このようにして、正に帯電した表面は中和される。好適な実施例では、電界放出ディスプレイは、動作中、正に帯電するスペーサを有する。この帯電を中和するため、陽極板の高い正電位が、各フレーム・タイム（frame time）の終わりに低減される。陽極電位は、最初に陽極電圧源に直列に抵抗器を設けることにより降下される。陽極電位は、すべての電子エミッタに同時に電子を放出させて、陽極にプルダウン電流を生じることによって、引き下げられる。抵抗器の抵抗は、所与のプルダウン電流値に対して有用な陽極電圧降下を生じるように選択される。電圧降下は、放出された電子の一部が、正に帯電した表面に引きつけられて、これにより表面を中和するのに十分な降下とする。
【０００８】
図１は、本発明の実施例による電界放出ディスプレイ１００の断面図である。電界放出ディスプレイ１００は、陰極板１１０および陽極板１２２を含む。陰極板１１０は、複数の電子エミッタ１１４を含み、電子エミッタは基板１１１の上に形成される。基板１１１は、ガラス，シリコン等の誘電材料から作られる。陰極板１１０は更に、電子エミッタ１１４を選択的にアドレス指定するために、複数の行と複数のカラムを含む。この行とカラムは、適切な導電材料から作られる。
【０００９】
理解しやすくするため、図１は数行（行１１５，１１６，１１７，１１８，１１９，１２０）と１個のカラム（カラム１１２）のみを示す。しかしながら、任意の数の行と列を採用できることを理解されたい。典型的な電界放出ディスプレイ１００の行数は２４０であり、カラムの典型的数は７２０である。
【００１０】
カラム１１２は、基板１１１の上に配置され、誘電体層１１３がカラム１１２の上に形成される。誘電体層１１３は、内部に電子エミッタ１１４が配置されるウェルの境界を確定する。行１１５，１１６，１１７，１１８，１１９，１２０は、誘電体層１１３の上に形成される。マトリクス・アドレサブル（addressable）電界放出ディスプレイ用陰極板を作製する方法は、一般の当業者には知られている。
【００１１】
陽極板１２２は、例えば、ガラス製の透明基板１２３を含む。陽極１２４は、基板１２３の上に配置される。陽極１２４は、酸化インジウム・スズ(indium tin oxide)などの透明導電材料から作られる。好適な実施例では、陽極１２４は、陰極板１１０の放出可能領域全体と対向する連続した層である。すなわち、陽極１２４は、電子エミッタ１１４全体と向かい合う。陽極板１２２は更に、複数の蛍光体１２５を含み、蛍光体は陰極ルミネセンス材料から作られ、基板１２３の上に配置される。マトリクス・アドレサブル電界放出ディスプレイの陽極板を作製する方法もまた、一般当業者に知られている。
【００１２】
電界放出ディスプレイ１００は更に、フレーム１２１と複数のスペーサ１３０とを含み、これらはすべて、陽極板１２２と陰極板１１０との間に配置される。フレーム１２１およびスペーサ１３０は、陰極板１１０と陽極板１２２の分離距離を維持するのに役立つ。図１の実施例では、フレーム１２１は、陰極板１１０の活性領域と陽極板１２２の活性領域に外接する矩形構造である。分かりやすいように、図１ではスペーサ１３０が１つだけ示される。実際のスペーサの数は、デバイスの構造要求条件に依存する。
【００１３】
スペーサ１３０は、誘電材料から作られる。スペーサ１３０は、誘電材料の薄い板／リブとすることも可能である。また、各スペーサ１３０は、複数の要素を含むことができ、その幾つかは誘電性である。例えば、各スペーサ１３０は、種々の材料の層を含むことができ、少なくともその１つは誘電性である。誘電材料は１つの表面を確定し、これは、電界放出ディスプレイ１００の動作中、正の静電帯電表面１２９になる。電界放出ディスプレイ１００内の他の表面も、デバイスの動作中、正に静電帯電する場合がある。本発明の方法はまた、これらの表面上の電荷を低減するのにも役立つ。
【００１４】
電圧源１３４は、表示データにより規定される通りに、カラム１１２に適切な電圧を印加することによって、カラム１１２と接続される。電圧源１２６は、陽極１２４と接続される。好適な実施例では、電圧源１２６は、直流（Ｄ．Ｃ．）電圧源である。好適な実施例では、抵抗器１２７は、電圧源１２６と陽極１２４との間に直列に接続される。行ドライバ（図示せず）は、行１１５，１１６，１１７，１１８，１１９，１２０に接続される。行ドライバは、行１１５，１１６，１１７，１１８，１１９，１２０に適切な電位を印加して、ディスプレイ画像を生成し、かつ本発明により、電界放出ディスプレイ１００内での電荷の蓄積を低減する。
【００１５】
ここで、電界放出ディスプレイ１００の動作を、図１と図２を参照して説明する。図２は、本発明により、電界放出ディスプレイ１００における電荷の蓄積を低減する方法を示すタイミング図２００である。タイミング図２００は、行ドライバのタイミング・グラフ２１０と、陽極電圧応答グラフ２２０とを示す。陽極電圧応答グラフ２２０は、陽極１２４における電圧を表す。
【００１６】
電界放出ディスプレイ１００の動作は、一続きの段階の反復に特徴づけられる。これらサイクルの１つをディスプレイ・フレームという。本発明により、各サイクルは、時間ｔ1とｔ2の間のタイミング図２００によって表されるディスプレイ時間と、時間ｔ0と時間t1間のタイミング図２００によって表される電荷低減時間とを含む。
【００１７】
ディスプレイ時間中、電圧源１２６はＶAの電位を供給し、複数の電子１３２を陽極１２４に引きつける。陽極１２４の電位は、抵抗器１２７の両端の電圧降下により、電圧源１２６により供給される電位を下回る。陽極１２４の電位ＶAは、６００ボルトを超えることが望ましい。陽極の電位ＶAが、１０００ボルトを超えるのであれば一層望ましい。最も望ましいのは、陽極電位ＶAが、３０００ボルトを超えることである。例えば、放出を生じるために、行とカラムに印加される電位はそれぞれ、８０ボルトのオーダーおよび大地電位とすることができる。
【００１８】
ディスプレイ時間中、上記のように、陽極１２４において正電位を発生する段階と同時に、行１１５，１１６，１１７，１１８，１１９，１２０が、行ドライバ（図に示さず）によって順次スキャンされる。スキャンすることにより、電子放出を生じるのに適した電位が、スキャンされた行に選択的に印加される。スキャンされた行内の各電子エミッタ１１４が、電子を放出するかどうかは、表示データと、各カラムに印加された電圧とに依存する。スキャンされていない行内の電子エミッタ１１４は、電子の放出を起こさない。ディスプレイ時間中、ディスプレイ画像が陽極板１２２に生成され、電界放出ディスプレイ１００内にある露出された誘電表面は、静電気により正に帯電することができる。例えば、図１の実施例では、スペーサ１３０の誘電表面は、正の静電帯電表面１２９になる。
【００１９】
スペーサ１３０は、電子１３２の一部が、陽極１２４に到達しないで、スペーサ１３０の上に衝突するので帯電する。それらは２個以上の二次電子発生量を有するので、スペーサ１３０の表面は、受け取った各電子１個につき２個以上の電子を放出する。そのため、正電位がスペーサ１３０において生じる。
【００２０】
本発明により、正の静電帯電表面１２９は、図２に示すように、電荷低減時間の間に中和される。好適な実施例では、電荷低減時間は、ディスプレイ・フレームの終了時に生じる。しかしながら、他の適切なタイミング方式も使用できる。例えば、電荷低減段階は、複数の行スキャニング・サイクルが実行された後で、実施することもできる。
【００２１】
電荷低減時間中、本発明により、電子エミッタ１１４全体は、陰極板１１０のすべての行およびカラムに、適切な放出「オン」電位を印加することにより、電子の放出を生じさせる。すべての電子エミッタ１１４に電子を放出させる段階の結果、図１に示すように、陽極１２４においてプルダウン電流１２８が生成される。すべての電子エミッタ１１４に電子を放出させる段階の間、電圧源１２６はスイッチされない。
【００２２】
概して、プルダウン電流１２８の値Ｉ、および抵抗器１２７の抵抗Ｒは、電子１３２の一部が、正の静電帯電表面１２９の電位によって引きつけられるようにするのに十分な値にまで、陽極１２４の正電位を低減するように選択される。好適な実施例では、全部の電子エミッタ１１４が、電荷低減時間中、電子の放出を生じる。このため、中和と、プルダウン電流１２８の生成の両方に使用可能な電子電流は、行の合計数と、行当りの最大放出電流との積に等しい。抵抗器１２７の両端の大幅な電圧降下により、陽極１２４の電圧は大幅に降下する。電圧が降下するにつれ、電子１３２は、正の静電帯電表面１２９にますます引きつけられ、放出電流のうち、陽極１２４に到達する部分を減少させる。
【００２３】
最終的には、平衡状態が確立される。平衡状態では、放出電流の一部が陽極１２４に達して、抵抗器１２７の両端で電圧降下を生じる。図２に示すように、平衡電圧Ｖeは、陽極１２４において実現される。このように低減された電圧の値は、行の電圧を若干上回ると考えられる。放出電流の残りの部分は、正の静電帯電表面１２９など、正の静電帯電表面に引きつけられ、中和を生じる。
【００２４】
陽極１２４の電位を調整する段階は、正の静電帯電表面１２９において電子の流れを実現するのに十分な値まで、陽極１２４の電位を低減する段階を含み、これは電荷を中和するのに役立つ。電荷低減時間の長さは、表面１２９に対して要求される中和に十分な時間になるように、またディスプレイ画像にひずみを起こさないように選択される。電荷低減時間の完了後、次のディスプレイ・フレームが、もう１つの行スキャニング・サイクルによって開始される。
【００２５】
図１および図２の実施例は、多くの利点を提供する。例えば、陽極電位源の切り換えが不要であり、負荷サイクルが低いので、所要電力が低い。
【００２６】
本発明により、電界放出ディスプレイ１００内の制御可能な正電位は、正の静電帯電表面において、電荷を中和するのに役立つ値に調整できる。図１の例では、電子１３２は、陽極１２４における電位を調整するためと、正の静電帯電表面における電荷を中和するための両方に利用される。概して、本発明の方法は、ディスプレイ内の制御可能な正電位が調整される方法によって限定されない。陽極の電位は、全部に満たない電子エミッタに電子を放出させることにより、陽極の電位を適切な値に低減できると更に理解されたい。例えば、スペーサに最も近傍の電子エミッタのみに電子の放出を起こさせることができる。
【００２７】
図３は、本発明の好適な実施例の行ドライバ３００のブロック図である。図３に示すように、行ドライバ３００の複数の出力ドライブ信号３５０が、行１１５，１１６，１１７，１１８，１１９，１２０のそれぞれに１つずつ送られる。出力ドライブ信号３５０は、電子エミッタ１１４における電子放出を制御するのに役立つ。ディスプレイ時間（図２）中、出力ドライブ信号３５０の１つのみが、放出を生じるのに有用な電位を有する。電荷低減時間（図２）中は、出力ドライブ信号３５０はそれぞれ、放出を生じるのに有用な電位を有する。
【００２８】
行ドライバ３００は、スキャニング論理回路３１０，ゲート論理回路３２０，レベル・シフタ回路３３０および出力ドライバ３４０を有する。スキャニング論理回路３１０は、クロック信号３１２およびシード３１４を受け取る。スキャニング論理回路３１０は、シフト・レジスタとして機能し、入ってくる表示データを移動する。
【００２９】
スキャニング論理回路３１０の出力３１６は、ゲート論理回路３２０に送られ、この回路は、行活動化の非同期モードと同時モードを制御する。制御信号３１７は、ゲート論理回路３２０に与えられ、すべての行の同時活動化をもたらす。帰線消去信号３１８は、ゲート論理回路３２０に与えられ、行ドライバの出力をオフにし、他のすべての信号を無効にするのに使用される。極性信号３１９は、ゲート論理回路３２０に与えられ、出力ドライブ信号３５０の大きさを制御する。クロック信号，シードなど他の複数の信号３２１は、論理回路３２０に与えられて、動作を制御する。
【００３０】
ゲート論理回路３２０の複数の出力３２２は、レベル・シフタ回路３３０に送られ、この回路は、複数の出力３２３を生成する。レベル・シフタ回路３３０は、低レベル信号を有用レベルに変換する。出力ドライバ３４０は、出力ドライブ信号３５０の適切な値を生成するアナログ・デバイスである。
【００３１】
本明細書に記載される方法の段階の順序が必要に応じて変更できることは、一般当業者は理解しよう。
【００３２】
本発明は、電界放出ディスプレイにおける電荷の蓄積を低減する方法に関する。本発明の方法は、電子エミッタに電子を放出させて、ディスプレイ内の制御可能な電位を調整して、正に帯電した表面の電位が、放出された電子を、帯電した表面に引きつけられるようにする段階を含む。このようにして、正に帯電した表面が中和される。好適な実施例では、陽極における高い正電位は、電子エミッタに電子を放出させることによって低減され、陽極においてプルダウン電流を生じる。陽極電位は、直流電圧源と陽極との間に直列に抵抗器を設けることによって、降下される。本発明の方法は、陽極に接続される電圧源のスイッチングを必要としない。直流電圧源が６００ボルトを超える電位を提供することが望ましく、１０００ボルトを超える電位であれば一層望ましく、３０００ボルトを超える電位が最も望ましく、このような高電圧でのスイッチングは他の方法では難しい可能性があるので、電圧源のスイッチングが不要であることは利点である。
【図面の簡単な説明】
【図１】 本発明の実施例による電界放出ディスプレイの断面図である。
【図２】 本発明による電界放出ディスプレイにおいて、電荷の蓄積を低減する方法を示すタイミング図である。
【図３】 本発明の好適な実施例の行ドライバのブロック図である。
Claims (10)
- 電界放出ディスプレイにおいて、電荷の蓄積を低減する方法であって：
前記電界放出ディスプレイの陽極に、第１の制御可能な正電位を発生する段階；
前記電界放出ディスプレイ内に、正の静電帯電表面を設ける段階；
前記電界放出ディスプレイ内の電子エミッタに、第２の制御可能な正電位を発生する段階；
前記第２の制御可能な正電位を調整して、前記電界放出ディスプレイ内の前記電子エミッタに電子放出を起こさせる段階；
前記電界放出ディスプレイ内の前記電子エミッタから放出される電子を用いて前記陽極において生成されたプルダウン電流と、前記陽極と電圧源との間に接続された抵抗とを用いて前記第１の制御可能な正電位を調整して、電子が、前記正の静電帯電表面により受け取られるようにし、これにより、前記正の静電帯電表面を中和させる段階；
を備えることを特徴とする方法。 - 前記第１の制御可能な正電位を調整する段階が、電子エミッタに電子放出を起こさせる段階と同時に実施されることを特徴とする、請求項１記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
- 前記第１の制御可能な正電位を発生する段階が、６００ボルトを上回る第１の制御可能な正電位を発生する段階を含むことを特徴とする、請求項１記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
- 前記第１の制御可能な正電位を発生する段階は、１０００ボルトを上回る第１の制御可能な正電位を発生する段階を含むことを特徴とする、請求項３記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
- 前記第１の制御可能な正電位を発生する段階は、３０００ボルトを上回る第１の制御可能な正電位を発生する段階を含むことを特徴とする、請求項４記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
- 電界放出ディスプレイにおいて、電荷の蓄積を低減する方法であって：
前記電界放出ディスプレイの陽極に、正電位を発生する段階；
前記電界放出ディスプレイ内に、正の静電帯電表面を設ける段階；
前記電界放出ディスプレイ内の電子エミッタに、電子放出を起こさせる段階；および、
前記陽極における前記正電位を、前記電界放出ディスプレイ内の前記電子エミッタから放出される電子を用いて前記陽極において生成されたプルダウン電流と、前記陽極と電圧源との間に接続された抵抗とを用いて前記正の静電帯電表面によって電子が受け取られるのに十分なだけ低減し、これにより、前記正の静電帯電表面を中和させる段階；
を備えることを特徴とする方法。 - 前記陽極における前記正電位を低減する段階は、前記電界放出ディスプレイ内の電子エミッタに電子を放出させて、前記電界放出ディスプレイ内の前記電子エミッタから放出される電子を用いて前記陽極において前記プルダウン電流を提供する段階と、前記電圧源と直列に配置された抵抗器を前記陽極と接続する形で設ける段階と、前記抵抗器の抵抗と、前記プルダウン電流の値とを、前記正の静電帯電表面によって電子が受け取られるのに十分な値に正電位が降下するように選択する段階とを含むことを特徴とする、請求項６記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
- 前記電界放出ディスプレイ内の電子エミッタに、電子の放出を起こさせる段階は、前記電界放出ディスプレイ内の電子エミッタ全体に、電子を同時に放出させる段階を含むことを特徴とする、請求項６記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
- 前記電界放出ディスプレイ内に、正の静電帯電表面を設ける段階は、前記電界放出ディスプレイ内の陰極板と陽極板との間に、スペーサを設ける段階を含むことを特徴とする、請求項６記載の、電界放出ディスプレイにおいて電荷の蓄積を低減する方法。
- 前記陽極の前記正電位を低減する段階は、各ディスプレイ・フレームの終わりに、前記陽極の前記正電位を低減する段階を含むことを特徴とする、請求項６記載の、電界放出ディスプレイにおける電荷の蓄積を低減する方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/009,233 US6075323A (en) | 1998-01-20 | 1998-01-20 | Method for reducing charge accumulation in a field emission display |
| US09/009,233 | 1998-01-20 | ||
| PCT/US1999/000277 WO1999036936A1 (en) | 1998-01-20 | 1999-01-07 | Reducing charge accumulation in field emission display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002509295A JP2002509295A (ja) | 2002-03-26 |
| JP4346820B2 true JP4346820B2 (ja) | 2009-10-21 |
Family
ID=21736413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000540555A Expired - Fee Related JP4346820B2 (ja) | 1998-01-20 | 1999-01-07 | 電界放出ディスプレイにおける電荷の蓄積を低減する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6075323A (ja) |
| EP (1) | EP1050063B1 (ja) |
| JP (1) | JP4346820B2 (ja) |
| KR (1) | KR100558665B1 (ja) |
| CN (1) | CN1146944C (ja) |
| DE (1) | DE69920169T2 (ja) |
| WO (1) | WO1999036936A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6031336A (en) * | 1998-06-17 | 2000-02-29 | Motorola, Inc. | Field emission display and method for the operation thereof |
| US6307327B1 (en) * | 2000-01-26 | 2001-10-23 | Motorola, Inc. | Method for controlling spacer visibility |
| US6441559B1 (en) * | 2000-04-28 | 2002-08-27 | Motorola, Inc. | Field emission display having an invisible spacer and method |
| US6246177B1 (en) * | 2000-04-28 | 2001-06-12 | Motorola, Inc. | Partial discharge method for operating a field emission display |
| EP1303864A1 (en) * | 2000-07-12 | 2003-04-23 | Motorola, Inc. | Field emission display having discharge electron emitter |
| KR100486501B1 (ko) * | 2002-10-16 | 2005-04-29 | 엘지전자 주식회사 | 전계방출 디스플레이의 고전압 인가 장치 및 방법 |
| KR100874452B1 (ko) * | 2002-11-26 | 2008-12-18 | 삼성에스디아이 주식회사 | 전계 방출 표시 장치 및 그 구동 방법 |
| JP4746287B2 (ja) * | 2004-07-06 | 2011-08-10 | 日本放送協会 | 電界放出型表示装置の駆動装置及びその駆動方法 |
| CN100464391C (zh) * | 2004-12-13 | 2009-02-25 | 中国科学院长春光学精密机械与物理研究所 | 一种场发射显示荧光屏电荷积累的消除方法 |
| US7312580B2 (en) * | 2005-11-28 | 2007-12-25 | Motorola, Inc. | Spacer material for flat panel displays |
| US20070173164A1 (en) * | 2006-01-26 | 2007-07-26 | Johnson Scott V | Adaptive, content-based discharge of a field emission display |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0405262B2 (en) * | 1989-06-19 | 2004-01-02 | Matsushita Electric Industrial Co., Ltd. | Flat panel display device |
| US5329207A (en) * | 1992-05-13 | 1994-07-12 | Micron Technology, Inc. | Field emission structures produced on macro-grain polysilicon substrates |
| WO1994018694A1 (en) * | 1993-02-01 | 1994-08-18 | Silicon Video Corporation | Flat panel device with internal support structure and/or raised black matrix |
| JP3305166B2 (ja) * | 1994-06-27 | 2002-07-22 | キヤノン株式会社 | 電子線装置 |
| US5528108A (en) * | 1994-09-22 | 1996-06-18 | Motorola | Field emission device arc-suppressor |
| US5898266A (en) * | 1996-07-18 | 1999-04-27 | Candescent Technologies Corporation | Method for displaying frame of pixel information on flat panel display |
| US5760535A (en) * | 1996-10-31 | 1998-06-02 | Motorola, Inc. | Field emission device |
| CN1127750C (zh) * | 1996-12-27 | 2003-11-12 | 佳能株式会社 | 减少电荷的薄膜,图象形成装置及其制造方法 |
| US5847407A (en) * | 1997-02-03 | 1998-12-08 | Motorola Inc. | Charge dissipation field emission device |
-
1998
- 1998-01-20 US US09/009,233 patent/US6075323A/en not_active Expired - Lifetime
-
1999
- 1999-01-07 WO PCT/US1999/000277 patent/WO1999036936A1/en active IP Right Grant
- 1999-01-07 KR KR1020007005626A patent/KR100558665B1/ko not_active IP Right Cessation
- 1999-01-07 JP JP2000540555A patent/JP4346820B2/ja not_active Expired - Fee Related
- 1999-01-07 EP EP99902075A patent/EP1050063B1/en not_active Expired - Lifetime
- 1999-01-07 CN CNB998022349A patent/CN1146944C/zh not_active Expired - Fee Related
- 1999-01-07 DE DE69920169T patent/DE69920169T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69920169D1 (de) | 2004-10-21 |
| JP2002509295A (ja) | 2002-03-26 |
| KR100558665B1 (ko) | 2006-03-10 |
| KR20010032387A (ko) | 2001-04-16 |
| CN1288581A (zh) | 2001-03-21 |
| CN1146944C (zh) | 2004-04-21 |
| DE69920169T2 (de) | 2005-02-24 |
| EP1050063A1 (en) | 2000-11-08 |
| EP1050063B1 (en) | 2004-09-15 |
| WO1999036936A1 (en) | 1999-07-22 |
| US6075323A (en) | 2000-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6031336A (en) | Field emission display and method for the operation thereof | |
| US5300862A (en) | Row activating method for fed cathodoluminescent display assembly | |
| JP2005322651A (ja) | 電界放出ディスプレイ | |
| WO1988001098A1 (en) | Matrix-addressed flat panel display | |
| JPH04272638A (ja) | 電界放出カソードを有する陰極線管の輝度制御装置 | |
| EP0847589A1 (en) | Field emission display device with focusing electrodes at the anode and method for constructing same | |
| JP4346820B2 (ja) | 電界放出ディスプレイにおける電荷の蓄積を低減する方法 | |
| US6011356A (en) | Flat surface emitter for use in field emission display devices | |
| EP1437756B1 (en) | Field emission display having gate plate | |
| US5945777A (en) | Surface conduction emitters for use in field emission display devices | |
| US6294876B1 (en) | Electron-beam apparatus and image forming apparatus | |
| US5896115A (en) | Method for driving image display device and unit therefor | |
| US7710362B2 (en) | Electron emission display (EED) and method of driving the same | |
| JP2003084709A (ja) | 電子源の駆動装置及び駆動方法、並びに画像形成装置の駆動方法 | |
| US6225761B1 (en) | Field emission display having an offset phosphor and method for the operation thereof | |
| US5739642A (en) | Low power consumption driving method for field emitter displays | |
| US6246177B1 (en) | Partial discharge method for operating a field emission display | |
| US5753998A (en) | Magnetic matrix display device and computer system for displaying data thereon | |
| US6841946B2 (en) | Display apparatus and driving method of the same | |
| JP2832919B2 (ja) | 電界放出素子を用いた表示装置 | |
| US7005807B1 (en) | Negative voltage driving of a carbon nanotube field emissive display | |
| US20080001520A1 (en) | Field emission device having on chip anode discharge shunt elements | |
| JPH09106774A (ja) | 電界放出ディスプレイ及びその製造方法 | |
| JPH04137426A (ja) | 電子線発生装置及びこれを用いた画像形成装置、記録装置 | |
| JPH04326247A (ja) | 画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090127 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |