JP2003084709A

JP2003084709A - 電子源の駆動装置及び駆動方法、並びに画像形成装置の駆動方法

Info

Publication number: JP2003084709A
Application number: JP2002163459A
Authority: JP
Inventors: Takeshi Ichikawa; 武史市川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-06-29
Filing date: 2002-06-04
Publication date: 2003-03-19
Anticipated expiration: 2022-06-04
Also published as: US6847337B2; US20030006946A1; JP3927865B2

Abstract

(57)【要約】【課題】単純マトリクス駆動される電子源及びこれを
用いた画像形成装置において、擾乱に影響されずに、良
好に駆動する駆動方法を提供する。【解決手段】ゲート電極、カソード電極を備える複数
の電子放出素子の上方に一定電位のアノード電極が配さ
れ、カソード電極−ゲート電極間の電位を変調して電子
放出量を調整する電子源の単純マトリクス駆動におい
て、走査線を選択した後に、Ｎ組に分割された信号線を
駆動する際に、ある組の信号線の駆動と別組の信号線の
駆動との間に所定の時間差を設ける。この時間差は、走
査線容量をＣ、走査線抵抗をＲとした時、ＣＲ以上（お
おむねＣＲ）である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電子放出素
子を備えた電子源の駆動装置及び駆動方法に関するもの
であり、さらに、それを使用した画像形成装置の駆動方
法に関するものである。

【０００２】

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。冷陰極電子源には
電界放出型（以下、ＦＥ型と称する）、金属／絶縁層／
金属型（以下、ＭＩＭ型と称する）や、表面伝導型電子
放出素子等がある。

【０００３】ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓｓｉｏ
ｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈ
ｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．
Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙ
ｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，
“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉｓ
ｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】また、最近の例では、Ｔｏｓｈｉａｋｉ．
Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅ
ｅｅｌｅｃｔｒｏｎｅｍｉｓｓｉｏｎｆｒｏｍ
ｎｏｎ−ｆｏｒｍｅｄｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓＦａｂｒ
ｉｃａｔｅｄｂｙｌｏｗｃｕｒｒｅｎｔＡｎｏ
ｄｉｃｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６
９５，Ｍｕｔｓｕｍｉｓｕｚｕｋｉｅｔａｌ“Ａｎ
ＭＩＭ−ＣａｔｈｏｄｅＡｒｒａｙｆｏｒＣａ
ｔｈｏｄｅｌｕｍｉｎｅｓｃｅｎｔＤｉｓｐｌａｙ
ｓ”，ＩＤＷ’９６，（１９９６）ｐｐ．５２９等が研
究されている。

【０００６】表面伝導型の例としては、エリンソンの報
告（Ｍ．Ｉ．ＥｌｉｎｓｏｎＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０（１９６５））に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。表面伝導型素子では、前記のエリンソンの報告
に記載のＳｎＯ_２薄膜を用いたもの、Ａｕ薄膜を用いた
もの、（Ｇ．Ｄｉｔｔｍｅｒ．ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ，９，３１７（１９７２））、Ｉｎ_２Ｏ_３／
ＳｎＯ_２薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌａｎ
ｄＣ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥＴｒａｎｓ．Ｅ
ＤＣｏｎｆ．，５１９（１９８３））等が報告されて
いる。

【０００７】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をＸ方向及
びＹ方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、Ｘ方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Ｙ方向の配線に共通に接続した単純マトリクス
配置がある。以下単純マトリクス配置について図１２で
詳述する。

【０００８】ｍ本のＸ方向配線６２は、Ｄｘ１，Ｄｘ
２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。Ｙ
方向配線６３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配
線よりなり、Ｘ方向配線６２と同様に形成される。これ
らｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間
には、層間絶縁層（不図示）が設けられており、両者を
電気的に分離している（ｍ，ｎは、共に正の整数）。

【０００９】層間絶縁層（不図示）は、真空蒸着法、印
刷法、スパッタ法等を用いて形成されたＳｉＯ_２等で構
成される。例えば、Ｘ方向配線６２を形成した基体６１
の全面或いは一部に所望の形状で形成され、特に、Ｘ方
向配線６２とＹ方向配線６３の交差部の電位差に耐え得
るように、膜厚、材料、製法が適宜設定される。Ｘ方向
配線６２とＹ方向配線６３は、それぞれ外部端子として
引き出されている。

【００１０】電子放出素子６４を構成するｍ本のＸ方向
配線６２は、カソード電極を兼ねる場合もあり、ｎ本の
Ｙ方向配線６３は、ゲート電極を兼ねる場合があり、層
間絶縁層はゲート電極・カソード電極間の絶縁層を兼ね
る場合がある。

【００１１】Ｘ方向配線６２には、Ｘ方向に配列した電
子放出素子６４の行を、選択するための走査信号を印加
する走査信号印加手段が接続される。一方、Ｙ方向配線
６３には、Ｙ方向に配列した電子放出素子６４の各列を
入力信号に応じて、変調するための変調信号発生手段が
接続される。各電子放出素子に印加される駆動電圧は、
当前記素子に印加される走査信号と変調信号との差電圧
として供給される。

【００１２】電子放出素子を画像形成装置に応用するに
は、蛍光体を十分な輝度で発光させる放出電流が必要で
あり、一方で、オフの際には電子を放出させないように
電子放出素子を制御しなければならない。また、階調数
を増やすことは画質を高める上で重要な要素であること
は言うまでもない。さらにディスプレイの高精細化のた
めには蛍光体に照射される電子ビームの径が小さいもの
である事が要求され、画素数も多く必要となる。そして
製造し易いという事が重要である。

【００１３】従来のＦＥ型の例としてＳｐｉｎｄｔ型の
電子放出素子がある。Ｓｐｉｎｄｔ型では、放出点とし
てマイクロチップが形成され、その先端から電子が放出
される構成が一般的であり、蛍光体を発光させるために
放出電流密度を大きくすると、電子放出部の熱的な破壊
を誘起し、ＦＥ素子の寿命を制限することになる。ま
た、先端から放出された電子は、ゲート電極で形成され
た電場によって広がる傾向があり、ビーム径を小さくで
きないという欠点がある。

【００１４】このようなＦＥ素子の欠点を克服するため
に、個別の解決策として様々な例が提案されている。

【００１５】電子ビームの広がりを防ぐ例としては、電
子放出部上方に収束電極を配置した例がある。これは放
出された電子ビームを収束電極の負電位により絞るのが
一般的だが、製造工程が複雑となり、製造コストの増大
を招く。

【００１６】電子ビーム径を小さくする別の例として
は、Ｓｐｉｎｄｔ型のようなマイクロチップを形成しな
い方法がある。たとえば、特開平８−０９６７０３号公
報、特開平８−０９６７０４号公報に記載されたものが
ある。

【００１７】これは孔内に配置した薄膜から電子放出を
行なわせるため、電子放出膜面上に平坦な等電位面が形
成され電子ビームの広がりが小さくなるという利点があ
る。また、電子放出物質として低仕事関数の構成材料を
使用することで、マイクロチップを形成しなくても電子
放出が可能であり、低駆動電圧が図れる。また製造方法
が比較的に簡易であるという利点もある。さらに、電子
放出が面で行われるために、過度な電界の集中がおき
ず、その結果、チップの破壊がおこらず、長寿命を実現
できる。

【００１８】これらＦＥ型の電子放出素子は、通常カソ
ード電極と接続された電子放出物質に対し、電子放出物
質に近接したゲート電極により電子放出に必要な電界
（通常、Ｓｐｉｎｄｔ型では１×１０^８Ｖ／ｍ〜１×１
０^１０Ｖ／ｍ）が電子放出物質に与えられることで、電
子放出が可能となる。また通常、素子の上方に配置され
たアノード電極と素子間に形成される電界により、電子
放出素子から放出された電子を加速し、十分なエネルギ
ーを与える構成となっている。アノード電極に達した電
子は、アノード電極に捕捉されて放出電流となる。

【００１９】通常、カソード電極とゲート電極との間の
変調電圧は、数１０Ｖから数１００Ｖであり、一方、カ
ソード電極とアノード電極との間の電圧は数１００Ｖか
ら数１０ｋＶである。すなわち、カソード電極とゲート
電極との間の変調電圧より数１０倍から数１００倍、高
圧となっている。

【００２０】従って、素子からの電子放出のＯＮ−ＯＦ
Ｆの制御には、変調電圧の小さなカソード電極―ゲート
電極間の電圧を変調することが一般的に行われている。
これらの電子放出素子を駆動する方法の一例としては、
特開平８−０９６７０３号公報で示されている。その方
式を簡単に図１５に示し、説明する。

【００２１】本構成では、カラー画像表示のために、Ｒ
ＧＢのアノードを時分割で変調させているが、基本的に
は、アノード電極は一定値（２５０Ｖ）で保持し、画像
表示のための信号は、カソード−ゲート電極の電圧を変
調（２０Ｖ）することで実現されている。また、ＯＦＦ
時には、カソード−ゲート電極の電圧を同電位とし、両
者とも０Ｖに設定されている。また、このときのカソー
ド−アノード間の距離は、３００μｍである。まず選択
された走査線であるカソードに電位−βＶを与え、それ
に応じて、信号線であるゲートにはαＶの電位が必要な
時間だけかかり、その時、ゲート−カソード間にはα＋
βＶの電圧がかかり電子を放出する。一走査期間が終わ
ると、選択された走査線であるカソードの電位が０Ｖと
なり、次に選択された走査線であるカソードの電位が−
βＶとなって、上記動作を順次繰り返す。また、アノー
ド電位を一定にした場合、カソード−アノード間の距離
は、ビーム径の縮小化には小さい方が望まれるが、真空
形成の容易さ、放電の回避などから、むやみに小さくす
ることは好ましくない。

【００２２】

【発明が解決しようとする課題】上記単純マトリクス駆
動においては走査線と信号線によるクロストークや容量
結合による電圧の擾乱が起こる。特に電子放出素子の場
合、走査線と信号線の面的な交点上に素子が形成される
ほうが電子放出面積を稼げるという意味で好ましい。一
方では、交点上に素子を配置すると、重なり面積が大き
いため、走査線と信号線の容量は増大し、電圧の擾乱に
関しては好ましくない。

【００２３】図１６を用いて、単純マトリクス配列され
た電子放出素子を線順次駆動した際の状態変化を説明し
ながら、上記電圧の擾乱について説明する。図１６は図
１２に示した単純マトリクス配置された複数の電子放出
素子６４を動作させたときのタイミング図を示す。ここ
では一つの例としてｍ＝ｎ＝５の例で説明する。アノー
ド電圧はＶａで一定である。それぞれの走査線（Ｄｘ１
〜Ｄｘ５）に印加される電位波形および、信号線（Ｄｙ
１〜Ｄｙ５）に印加される電位波形を図１６に示す。

【００２４】尚、ここで説明する例においても、走査線
６２は、各電子放出素子６４のカソード電極に接続し、
信号線は各電子放出素子６４のゲート電極に接続する。

【００２５】まず、全ての端子がオフ状態にリセットす
る。具体的には、走査線の電位を信号線の電位よりも高
く設定する（例えば走査線の電位は全て２０Ｖ、信号線
の電位は全て０Ｖ）。こうすることで電子放出素子には
マイナス２０Ｖの電圧がかかり、全てオフ状態（電子が
放出されない状態）とすることができる。

【００２６】次に、Ｄｘ１の走査線をオン状態の電位
（例えばＶ_ｘＯｎ＝０Ｖ）に変化させる。これにより、
Ｄｘ１につながる電子放出素子のカソードには０Ｖの電
位が印加されることになる。

【００２７】ついで、オン状態にしたい電子放出素子
（例えば、Ｄｙ１〜Ｄｙ４につながる電子放出素子）に
つながる信号線に一括でオン信号Ｖ_ｙＯｎを印加する。
例えばオン信号が２０Ｖの電位であるとすると、Ｄｙ１
―Ｄｙ４には２０Ｖが加わる。このとき、Ｄｘ１と、Ｄ
ｙ１からＤｙ４との各交点の電子放出素子が発光する。

【００２８】尚、Ｄｙ５は、一走査期間（ある走査配線
が選択されてから、次の走査配線が選択されるまでの期
間）常にオフ状態のため、Ｖ_ｙＯｆｆの電位である０Ｖ
がＤｙ５には与えられ続ける。

【００２９】また、時分割パルス階調（パルス幅変調）
の場合は、ある画素を同時に発光させ、階調に合わせて
順次Ｄｙｉをオフ状態にするようにＶ_ｙＯｆｆ電圧を供
給する。図１６に示した例ではＤｙ１−Ｄｙ３の３信号
線が一走査期間の半分の時間後にオフ電位のＶ_ｙＯｆｆ
（＝０Ｖ）が印加することで、中間調を表示する例であ
る。Ｄｙ４は、１走査期間中に選択された後にＶ
_ｙＯｆｆの電位である０Ｖが印加される。

【００３０】そして、一走査期間中における、Ｄｘ１に
走査信号を印加する時間が終了すると、Ｄｘ１の電位
を、オフ電位Ｖ_ｘＯｆｆである２０Ｖに変化させる。こ
のときに、全ての電子放出素子が前述したオフ状態（リ
セット状態）に戻る。

【００３１】ついで、走査線Ｄｘ２がオン状態になり、
Ｄｘ１のときと同様の駆動で、Ｄｙｉにその階調に応じ
た時間、オン状態電位を印加する。これを全ての走査線
（Ｄｘ５）まで順次繰り返し（線順次駆動し）、１フレ
ームの表示が終了する。

【００３２】ここでは５×５の例で示しているが、説明
上の問題であり、たとえば解像度がＸＧＡの場合、マト
リクスの交点の総数は、１０２４×７６８個になり、さ
らに、ＲＧＢを考えると、走査線の総数：ｍ＝７６８、
信号線の総数：ｎ＝１０２４×３＝３０７２となる。

【００３３】ここで、例えばＤｘ１を選択している（Ｖ
_ｘＯｎが印加されている）ときに、Ｄｙ１，Ｄｙ２，Ｄ
ｙ３の信号線が電位を変化させた際に他の配線にも影響
を及ぼしてしまうという問題について説明する。

【００３４】走査線Ｄｘ１は信号線Ｄｙ１−Ｄｙ５と容
量Ｃｄを形成している。また走査線Ｄｘ１の、信号線以
外との容量である寄生容量をＣｐｘとすると、Ｃｐｘと
Ｃｄ×５の和である、Ｃｏｘ＝Ｃｐｘ＋５ＣｄがＤｘ１
配線の容量（Ｃｏｘ）である。この値は基本的に全ての
走査線（Ｄｘｉ）で同じである。一方、信号線Ｄｙｉの
容量（Ｃｏｙ）は、寄生容量Ｃｐｙと、信号線Ｄｙｉと
走査線Ｄｘ１−Ｄｘ５とでつくる容量Ｃｄ×５との和で
ある、Ｃｏｙ＝Ｃｐｙ＋５Ｃｄとなる。

【００３５】ここで、例えば初期にはＤｙ１−Ｄｙ４ま
でオン信号が入っていて、その後、Ｄｙ１〜Ｄｙ３を同
時にオフするタイミング「Ａ」での電圧変化について述
べる（図１６参照）。その時はＤｘ１からＤｘ５まで全
てδＶ＝２０Ｖ×３Ｃｄ／（Ｃｐｘ＋５Ｃｄ）で表す容
量結合による電圧変化を示す。例えば、Ｃｐｘ＝Ｃｄで
あると、δＶとして約１０Ｖの電圧降下を起こす。電圧
源より電圧を供給しているためにこれが定常的に走査線
の電位として変化してしまうわけではないが、図１６に
あるようにＣＲの時定数時間分は変動してしまう。

【００３６】従って、Ｄｘ２−〜Ｄｘ５までの各走査線
と、Ｄｙ４との各交点に位置する各電子放出素子では、
Ｄｘ２〜Ｄｘ５の電位が１０Ｖ、Ｄｙ４の電位が２０Ｖ
のため、その差分である１０Ｖ（擾乱電位）が、そのま
ま各電子放出素子に印加されてしまう（図１６の下から
２番目の電位波形はＤｙ４とＤｘ２との交点に印加され
る電圧波形）。この擾乱電位（１０Ｖ）が、電子放出素
子の閾値以下ならば電子放出しないが閾値以上であると
電子放出してしまう。

【００３７】しかもこの擾乱はｙの数だけ起こる可能性
があり、大きな擾乱となる。ここではｍ＝ｎ＝５の例な
ので、δＶ＝１０Ｖですんだが、ｍ、ｎが非常に大きく
なる、通常の画像形成装置では、δＶはほとんど２０Ｖ
に近づく。その結果、本来、電子を放出しないはずの電
子放出素子が多数電子を放出してしまい、結果、表示上
大きな問題となる。

【００３８】液晶装置のようなフレーム期間中発光しつ
づけ、フレーム積算で発光強度を得ている素子において
はこの時間程度の発光は画質に影響しにくいが、電子放
出を利用する画像形成装置では瞬間の発光（インパルス
状の出力）で輝度を得ているため、擾乱された発光がそ
のまま画質に大きく影響を及ぼす。

【００３９】上記タイミング図（図１６）においてもう
一つの問題はＤｘ１とＤｙ５との交点の電子放出素子で
ある。この素子には、黒表示を示す信号が入力されてい
るが、やはり、Ｄｙ１〜Ｄｙ３がオフ状態であるときに
発光してしまう。ただし、これは１フレームに一度しか
起こらないものであり、上記選択されていない走査線で
の課題に比べると重要性は少ない。

【００４０】このような条件で、画像形成装置を構成す
ると、通常の駆動方法では、オフ状態でなけばいけない
画素（電子放出素子）がオン状態となり、コントラスト
の低下がおこってしまい問題となる。

【００４１】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
ビーム径が小さく、高効率が可能な電子放出素子を複数
備えた電子源を単純マトリクス駆動で駆動する際に、電
子源を良好に駆動する装置及び方法を提案するものであ
り、さらに、この電子源を利用して、画質の良好で高精
細な画像形成装置の駆動方法を提供することにある。

【００４２】

【課題を解決するための手段】上記目的を達成するため
に本発明に係る電子源の駆動装置及び駆動方法並びにこ
れを使用した画像形成装置の駆動方法は以下のように構
成される。

【００４３】本発明に係る電子源の駆動装置は、複数の
電子放出素子が、複数の走査線と、該複数の走査線と交
差する複数の信号線とに接続された電子源の駆動装置で
あって、複数の走査線の中から所望の走査線を選択し、
該選択された走査線に選択信号を印加すると共に、選択
されなかった走査線に非選択信号を印加する操作を順次
全ての前記複数の走査線に対して行う走査手段と、前記
複数の信号線を複数組に分け、そして、各々の組に選択
信号が印加され始めるタイミングが、互いに異なるよう
に、前記複数の信号線に選択信号を印加する、信号線駆
動手段と、を有しており、前記走査線の電気容量をＣ、
該走査線の電気抵抗をＲとした場合に、前記各々の組に
選択信号が印加され始めるタイミングを、それぞれＣＲ
の０．９倍以上異ならせることを特徴とする。

【００４４】また、本発明に係る電子源の駆動装置は、
複数の電子放出素子が、複数の走査線と、該複数の走査
線と交差する複数の信号線とに接続された電子源の駆動
装置であって、複数の走査線の中から所望の走査線を選
択し、該選択された走査線に選択信号を印加すると共
に、選択されなかった走査線に非選択信号を印加する操
作を順次全ての前記複数の走査線に対して行う走査手段
と、前記複数の信号線を複数組に分け、そして、各々の
組に選択信号が印加され始めるタイミングが、互いに異
なるように、前記複数の信号線に選択信号を印加する、
信号線駆動手段と、を有しており、前記走査線の電気容
量をＣ、該走査線の電気抵抗をＲとした場合に、前記各
々の組に選択信号が印加され始めるタイミングを、それ
ぞれＣＲ以上異ならせることを特徴とする。

【００４５】また、本発明に係る電子源の駆動装置は、
前記信号線駆動手段は、前記所望の走査線が選択されて
いる期間中にすべての前記信号線を駆動する機能を有す
る。

【００４６】また、本発明に係る電子源の駆動装置は、
前記信号線駆動手段が前記信号線に印加する選択信号
は、パルス波形の電位であり、該パルス波形は、入力さ
れた画像信号の階調に応じて変調されたパルス幅を有す
る信号であることを特徴とする。

【００４７】また、本発明に係る電子源の駆動装置は、
前記信号線駆動手段が印加する選択信号はパルス波形の
電位であり、該パルス波形は、入力された画像信号の階
調に応じて変調された波高値を有する信号であることを
特徴とする。

【００４８】また、本発明に係る電子源の駆動装置は、
前記複数の信号線は２乃至１０の組に分けて、選択信号
が印加されることを特徴とする。

【００４９】さらに、本発明に係る電子源の駆動方法
は、複数の電子放出素子が、複数の走査線と、該複数の
走査線と交差する複数の信号線とに接続された電子源の
駆動方法であって、前記複数の走査線の中から所望の走
査線を選択し、該選択された走査線に選択信号を印加す
るとともに、選択されなかった走査線に非選択信号を印
加する操作を順次全ての前記複数の走査線に対して行
い、前記複数の信号線を複数組に分け、そして、各々の
組に選択信号を印加し始めるタイミングを、前記走査線
の電気容量をＣ、該走査線の電気抵抗をＲとした場合
に、それぞれＣＲの０．９倍以上異ならせることを特徴
とする。

【００５０】また、本発明に係る電子源の駆動方法は、
複数の電子放出素子が、複数の走査線と、該複数の走査
線と交差する複数の信号線とに接続された電子源の駆動
方法であって、前記複数の走査線の中から所望の走査線
を選択し、該選択された走査線に選択信号を印加すると
ともに、選択されなかった走査線に非選択信号を印加す
る操作を順次全ての前記複数の走査線に対して行い、前
記複数の信号線を複数組に分け、そして、各々の組に選
択信号を印加し始めるタイミングを、前記走査線の電気
容量をＣ、該走査線の電気抵抗をＲとした場合に、それ
ぞれＣＲ以上異ならせることを特徴とする。

【００５１】また、本発明に係る電子源の駆動方法は、
一走査期間中に前記すべての信号線を駆動することを特
徴とする。

【００５２】また、本発明に係る電子源の駆動方法は、
前記信号線に印加される信号はパルス波形の電位であ
り、該パルス波形は、入力された画像信号の階調に応じ
て変調されたパルス幅を有する。

【００５３】また、本発明に係る電子源の駆動方法は、
前記信号線に印加される信号はパルス波形の電位であ
り、該パルス波形は、入力された画像信号の階調に応じ
て変調された波高値を有する。

【００５４】また、本発明に係る電子源の駆動方法は、
前記複数の信号線は２乃至１０の組に分けられて分け
て、選択信号が印加されることを特徴とする。

【００５５】また、本発明に係る電子源の駆動方法は、
前記走査線と前記信号線のそれぞれの交差部に複数の電
子放出素子が設けられている。

【００５６】さらに、本発明に係る画像形成装置の駆動
方法は、電子源と、電子源から放出された電子によって
画像を形成する画像形成部材と、を備えた画像形成装置
の駆動方法であって、前記電子源を請求項７乃至１３の
駆動方法によって駆動することによって画像を形成す
る。

【００５７】このような構成によって、本発明の適用可
能な電界放出型電子放出素子の駆動方法を応用した電子
源及び画像形成装置の駆動方法は、電子ビーム径が小さ
く、高効率な電子放出素子を単純マトリクス駆動で駆動
する際に、駆動による電圧の擾乱があっても画質に影響
を与えず良質な画像を提供することができる。

【００５８】

【発明の実施の形態】以下に図１〜８を参照して、この
発明の好適な実施の形態を例示的に詳しく説明する。た
だし、この実施の形態に記載されている構成部品の寸
法、材質、形状、その相対配置などは、特に特定的な記
載がない限りは、この発明の範囲をそれらのみに限定す
る趣旨のものではなく、また、カソード、ゲート、アノ
ードの各電極に印加される電位、駆動波形等の条件も、
特に記載がない限り、それらのみに限定する趣旨のもの
ではないのはいうまでもない。

【００５９】図２は本発明の駆動方法が好ましく適用さ
れる、最も基本的な構成の電子放出素子を示す模式図で
ある。図２（ａ）は断面図、図２（ｂ）は平面図であ
る。また、図３はこの素子を駆動させた場合（ＯＮ―Ｏ
ＦＦ状態）の駆動電圧と放出電流の図である。また、図
１は、図２、３で示す本発明の素子の駆動条件を説明す
る図である。

【００６０】図２において、１は基板、２はカソード電
極、３は絶縁層、４はゲート電極、５は電子放出層をそ
れぞれ示し、これらが電子放出素子を構成している。

【００６１】カソード電極２にはカソード電位Ｖｃが、
ゲート電極４にはゲート電位Ｖｇが電源６により変調さ
れて、カソード−ゲート間電圧（Ｖｇ−Ｖｃ）が駆動電
圧として与えられる。

【００６２】７はアノード電極を示し、アノード電圧Ｖ
ａが高圧電源８により与えられる。アノード電極７では
電子が捕捉され、電子放出電流Ｉｅが検出される。

【００６３】また、図２における電子放出素子では、ｗ
１の幅、ｈ１の高さを有する孔が形成されている。ま
た、アノード電極７は、電子放出素子上方にＨだけはな
れて配置される。アノード電極―素子間距離Ｈの素子の
位置とは、通常はカソード電極２の位置を基準とすれば
いい。

【００６４】駆動状態では、カソード電位、ゲート電
位、アノード電位が与えられて、それに応じた電界が形
成される。

【００６５】図３はこの本発明の素子電圧−放出電流特
性であり、電圧が０Ｖもしくはマイナスの場合は電流は
流れない。ある閾値を持って電流が流れ始める。

【００６６】図４は本発明の電子放出素子を図１２に示
した様に、マトリクス配列し、そして、マトリクス駆動
（線順次駆動）した際のオン状態−オフ状態を示す概略
図である。尚、ここで説明する例においては、走査線６
２がＤｘ１〜Ｄｘ１０から構成され、信号線６３がＤｙ
１〜Ｄｙ１０から構成される場合を示す。

【００６７】図４（ａ）は本発明の駆動方法により実現
する表示画像を模式的に表す平面図である。ここでは、
電子放出素子を１０×１０個マトリクス状に配列した例
で説明する。しかし、本発明は、さらに画素（電子放出
素子数）が増えても適用できる。この図では、Ｄｙ１〜
Ｄｙ８とＤＸ１〜Ｄｘ５との各交点で電子放出素子が中
間調状態であり、Ｄｙ９とＤｘ１〜Ｄｘ５との各交点が
白状態となる例で示す。その他の部分はオフ状態であ
る。このときの、駆動タイミングチャートおよびその電
圧波形を図１に示す。

【００６８】ここでは、図２で示す絶縁膜の厚さを１μ
ｍとし、２０Ｖの電圧がゲートにかかると電界としては
およそ、２×１０^５Ｖ／ｃｍとなり、電子が放出される
ような電子放出素子を用いている。そして、ここで説明
する例では、信号線のオン電圧（Ｖ_ｙＯｎ）が２０Ｖ、
走査線のオン電圧（Ｖ_ｘＯｎ）を０Ｖとしている。

【００６９】また、ここでは、信号線Ｄｙ１〜Ｄｙ１０
が、２つの組に分割されて駆動される例を示す。Ｄｙ１
−Ｄｙ５が第１組、Ｄｙ６−Ｄｙ１０が第２組であり、
第２組よりも先に第１組を駆動するものである。

【００７０】図１では、まず、走査線Ｄｘ１がＯＦＦ状
態である２０ＶからＯＮ状態である０Ｖとなり、つい
で、信号線Ｄｙ１−Ｄｙ５がＯＮ状態の２０Ｖになる。
続いて、ある時間Δｔの後にＤｙ６−Ｄｙ９がＯＮ状態
になる。その後画像に応じてオフするわけであるが、ま
ず、中間調表示のＤｙ１−Ｄｙ５が１走査線時間の半分
でオフする。この時Ｄｘ１−Ｄｘ１０のカソード電極の
電位は容量結合によりマイナス側にふられる。ただし、
Ｄｙ１−Ｄｙ５との容量結合であり、Ｄｙ６−Ｄｙ１０
は電圧変化しないのでその分はふられ量も小さい。つい
で、時間差Δｔ後にＤｙ６−Ｄｙ８がオフ状態になり、
また、その時にカソード電位は容量結合によりマイナス
側にふられる。最後に一走査線の終了時にＤｙ９がオフ
し、その後Ｄｘ１がオフ電圧となる。

【００７１】次に、Ｄｘ２がオン状態に変化し、Ｄｘ１
で行ったと同様な駆動を行う。これをＤｘ１０まで順次
繰り返し（線順次駆動し）１フィールドとする。

【００７２】図１６を用いて説明した駆動方法では、図
４（ｂ）のように、Ｄｘ６−１０とＤｙ９の交点で発光
してしまい、たて筋状の発光を生じる場合があったが、
本発明の駆動方法では、そのような発光は原理的に抑制
できるため、コントラストを低下させてしまう現象を抑
制することができた。

【００７３】以下に一般的な数値例で示す。

【００７４】走査線の総数をｍ、信号線の総数をｎ、走
査線のオン電圧およびオフ電圧をそれぞれＶ_ｘＯｎ、Ｖ
_ｘＯｆｆ、信号線のオン電圧およびオフ電圧をそれぞれ
Ｖ_ｙ _Ｏｎ、Ｖ_ｙＯｆｆ、信号線と走査線の交差部での容
量をＣｄ、走査線の寄生容量をＣｐｘ、信号線の寄生容
量をＣｐｙとし、信号線の分割数をＮ、分割されたある
組を構成する信号線の数をＰ本、とすると、ある組を構
成する全ての信号線がオン状態からオフ状態に移ると、
瞬間的に容量結合により、走査線は以下の電圧降下が起
こる。

【００７５】

【数１】

【００７６】信号線を均等にＮ分割したとすれば、ＮＰ
＝ｎであり、Ｐ＝ｎ／Ｎなので、分割しない場合と比べ
てδＶが１／Ｎになることが重要である。Ｎ＝２だとし
てもδＶは１／２となりδＶを抑制することに非常に大
きな効果があることがわかる。

【００７７】最も問題となる電子放出の閾値電圧をＶｔ
ｈとした場合に、オン状態の信号線とオフ状態の走査線
との交差部において必要な条件は、Ｖｔｈ＞素子にかか
る電圧（＝｜Ｖ_ｙＯｎ−Ｖ_ｘＯｆｆ｜−δＶ）である。
δＶを小さくすること、即ち、上記理由からＮを１でな
く２以上にすることで、条件を満たすことができる。

【００７８】ただし、Ｎが大きくなることは、ある組の
駆動と、別の組の駆動に時間差を取ることからその時間
差ｘＮの時間のロスが必須である。そのため、１フレー
ムあたりの発光の１Ｂｉｔの時間を小さくする必要があ
るため、輝度の低下もしくは輝度を低下させないために
各種電圧の上昇（ゲート、カソード、もしくはアノー
ド）から消費電力の増加へとつながる。特に走査線の数
が増え画素数が多くなるほど好ましくない。Ｎとしては
２以上１０以下の値が適当である。特には、Ｎは３が好
ましい。これは、ＲＧＢ毎に分割することで、対応する
ことができ、駆動回路の設計上も好ましいためである。

【００７９】さらに、各組の駆動の時間差は長く取る方
が各組の駆動系に影響が及ばないため好ましいことはい
うまでもないが、上記同じ理由から制限が課せられる。
時間差としては走査線のＣＲ以上であれば、一つの組の
駆動による擾乱がほぼおさまり、各組の擾乱が重なりδ
Ｖが大きくなることが抑制される。そのため、おおむね
ＣＲ程度（実効的には、ＣＲ±１０％）が理想的であ
る。したがって、時間差は、０．９×ＣＲ以上であれば
よい。また、ここでの説明では走査線をカソードとし、
信号線をゲートとして説明したが、逆の場合、すなわち
走査線がゲートで、信号線がカソードの場合も同様に適
応できることは言うまでもなく、限定されるものではな
い。

【００８０】また、上記Ｃｐｘは、隣接する走査線との
容量が支配的であり、その他、アノードとの容量や下地
基板との容量等が考えられる。表示領域外ではカソード
で無い他の固定電位の層や出力バッファーでの容量（表
示領域内の容量に比べると殆んど無視できる）等が有
る。上記Ｃｄは、画素部分の断面像（例えばＳＥＭ像）
をもとにして、基本的な式である、Ｃｄ＝ε_０εＳ／ｄ
から求めることができる（ε_０：真空の誘電率、ε：走
査線と信号線完材料の比誘電率、Ｓ：走査線と信号線の
重なり面積、ｄ：走査線と信号線の距離）。

【００８１】ただし、平行平板からのずれであるフリン
ジ効果等はその形状から算出し、係数をかければ良い。
一方、全体容量Ｃは、例えば、今、容量を求めようとす
る走査線以外の走査線や信号線の電位を全て固定し、
今、容量を求めようとする走査線に特定の周波数で交流
電圧をかけることでＱが測定でき、Ｃ＝Ｑ／Ｖから求め
ることができる。そして、Ｃ−ｎＣｄで得られる値が、
走査線の寄生容量Ｃｐｘとして得ることができる。

【００８２】本発明に好ましく適用可能な電子放出素子
では、電子放出層５とアノード電極７の間に歪みが少な
く平坦な電界が形成されているために、電子ビームの広
がりも小さい。即ち、電子ビーム径を小さくすることが
できる。

【００８３】さらには、本発明の素子は積層を繰り返し
た非常に単純な構成であり、製造プロセスが容易であ
り、歩留まり良く製造できる。

【００８４】本素子の一般的な製造方法を図５に示し
た。

【００８５】以下、図５を参照して本発明の適用可能な
電子放出素子の製造方法の一例を説明する。

【００８６】図５（ａ）に示すように、石英ガラス、Ｎ
ａ等の不純物含有量を減少させたガラス、青板ガラス、
シリコン基板等にスパッタ法等によりＳｉＯ_２を積層し
た積層体、アルミナ等セラミックスの絶縁性基板などを
基板１として用いることができる。そして、基板１上に
カソード電極２を積層する。

【００８７】カソード電極２は一般的に導電性を有して
おり、蒸着法、スパッタ法等の一般的真空成膜技術、フ
ォトリソグラフィー技術により形成される。カソード電
極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈ
ｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃ
ｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化
物、ＨｆＢ_２，ＺｒＢ_２，Ｌｂａ_６，ＣｅＢ_６、Ｙ
Ｂ_４，ＧｄＢ_４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等
の窒化物、Ｓｉ，Ｇｅ等の半導体、アモルファスカーボ
ン，グラファイト，ダイヤモンドライクカーボン，ダイ
ヤモンドを分散した炭素及び炭素化合物等から適宜選択
される。カソード電極２の厚さとしては、数十ｎｍから
数ｍｍの範囲で設定され、好ましくは数百ｎｍから数μ
ｍの範囲で選択される。

【００８８】次に、図５（ｂ）に示すようにカソード電
極２に続いて絶縁層３を堆積する。絶縁層３は、スパッ
タ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で
形成され、その厚さとしては、数ｎｍから数μｍの範囲
で設定され、好ましくは数十ｎｍから数百ｎｍの範囲か
ら選択される。望ましい材料としてはＳｉＯ_２，Ｓｉ
Ｎ，Ａｌ_２Ｏ_３，ＣａＦなどの高電界に絶えられる耐圧
の高い材料が望ましい。

【００８９】更に、絶縁層３に続きゲート電極４を堆積
する。ゲート電極４は、カソード電極２と同様に導電性
を有しており、蒸着法、スパッタ法等の一般的真空成膜
技術、フォトリソグラフィー技術により形成される。ゲ
ート電極４の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚ
ｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎ
ｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、
ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭
化物、ＨｆＢ_２，ＺｒＢ_２，ＬａＢ_６，ＣｅＢ_６、ＹＢ
_４，ＧｄＢ_４等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の
窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料等から
適宜選択される。ゲート電極４の厚さとしては、数ｎｍ
から数十μｍの範囲で設定され、好ましくは数ｎｍから
数百ｎｍの範囲で選択される。

【００９０】なお、電極２，４は、同一材料でも異種材
料でも良く、また、同一形成方法でも異種方法でも良
い。

【００９１】次に、図５（ｃ）に示すように、フォトリ
ソグラフィー技術によりマスクパターン４１を形成す
る。

【００９２】そして、図５（ｄ）に示すように、各層
３，４の一部がカソード電極２から取り除かれた、積層
構造が形成される。ただし、本エッチング工程は、カソ
ード電極２上で停止しても良いし、カソード電極２の一
部がエッチングされても良い。

【００９３】エッチング工程はそれぞれの各層３，４，
及び１７の材料に応じて、エッチング方法を選択すれば
良い。

【００９４】次に、図５（ｅ）に示すように、全面に電
子放出層５を堆積する。電子放出層５は蒸着法、スパッ
タ法、プラズマＣＶＤ法等の一般的成膜技術で形成され
る。電子放出層５を構成する材料は、低仕事関数の材料
を選択するのが好ましい。

【００９５】電子放出層５を構成する材料としては、例
えば、アモルファスカーボン，グラファイト，ダイヤモ
ンドライクカーボン，ダイヤモンドを分散した炭素及び
炭素化合物等から適宜選択される。好ましくはより仕事
関数の低いダイヤモンド薄膜、ダイヤモンドライクカー
ボン等が良い。

【００９６】電子放出層５の膜厚としては、数ｎｍから
数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十
ｎｍの範囲で選択される。また、本発明においては、電
子放出層５として、複数のカーボンファイバーを含む膜
から構成されるものも好ましく用いられる。カーボンフ
ァイバーとしては、カーボンナノチューブ（ファイバー
の軸を取り巻くように筒状のグラフェンを有するファイ
バー（シングルウォールカーボンナノチューブ）や、マ
ルチウォールカーボンナノチューブ（ファイバーの軸を
取り巻くように複数の筒状のグラフェンを有するファイ
バー）を含む）や、グラファイトナノファイバー（ファ
イバーの軸方向に対して非平行に積層されたグラフェン
を有するファイバー）が好ましく用いられる。

【００９７】カーボンファイバーの中では、特に、グラ
ファイトナノファイバーを用いることが大きな放出電流
を得る上で好ましい。また、上記カーボンファイバーと
しては、カーボンファイバーがコイル状になったカーボ
ンナノコイルも含む。

【００９８】次に、図５（ｆ）のようにマスクパターン
４１を剥離して図１で示すような素子が完成する。

【００９９】図２に示した孔（ゲートおよび絶縁層に設
けた開口）の径ｗ１は、素子の電子放出特性に大きく依
存する因子であり、素子を構成する材料の特性、特に電
子放出層の仕事関数や膜厚、素子の駆動電圧、その時に
必要とする電子放出ビームの形状により適宜設定され
る。通常、ｗ１は数百ｎｍから数十μｍの範囲から選択
される。

【０１００】孔の形状は特に定められるものではなく、
矩形形状であってもよい。

【０１０１】孔の高さｈ１は、素子の電子放出特性に依
存するもうひとつの因子であり、電子放出に必要な電界
を与えるためには絶縁層、電子放出層の膜厚によって適
宜設定される。また、電子放出ビームの形状にも関連し
ている。さらに、マトリクス配線にしたときの走査線と
信号線との容量を決定するパラメーターであり、他のパ
ラメーターとの整合を取って設計すべき項目である。

【０１０２】さらに、カソード電極２のパターンニング
後、電子放出層５を全面に形成し、エッチング工程で、
電子放出層５の上面でエッチングを停止させる場合もあ
る。また、ダイヤモンド薄膜、またはダイヤモンドライ
クカーボン等を所望の場所に選択的に堆積する場合もあ
る。

【０１０３】さらに、本発明は、図２などに示した構造
だけではなく、図１１に示すように、カソード電極２
が、絶縁層３を間に挟んでゲート電極４上に配置した構
造の電子放出素子にも好ましく適用することができる。
この様な形態の場合には、電子放出層５には、複数のカ
ーボンファイバーを含む膜を用いるのが好ましく、カー
ボンファイバーとしては、特に、グラファイトナノファ
イバーを用いるのが好ましい。

【０１０４】また、電子放出層から放出された電子がゲ
ート電極４に照射されることを抑制するために、図１１
に示すように、電子放出層５の周囲を、カソード電極の
周囲よりも内側に設けることが好ましい。

【０１０５】上記電子放出素子の複数個を基体上にマト
リクス状に配列した電子源並びに画像形成装置の構成例
を以下に説明する。

【０１０６】電子放出素子の配列については、種々のも
のが採用されるが、例えば、前述した単純マトリクス駆
動を用いて画像形成装置が構成できる。

【０１０７】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源及びその駆動装置を用いて構成した画像形成装置につ
いて、図６を用いて説明する。

【０１０８】図６は、画像形成装置の表示パネルの一例
を示す模式図である。図６において、７１は電子放出素
子、８１は電子放出素子を複数配した電子源基板、９１
は電子源基板８１を固定したリアプレート、９６はガラ
ス基体９３の内面に蛍光膜９４とメタルバック９５等が
形成されたフェースプレートである。９２は、支持枠で
あり、前記支持枠９２には、リアプレート９１、フェー
スプレート９６がフリットガラスなどを用いて接続され
る。

【０１０９】外囲器（パネル）９８は、上述の如く、フ
ェースープレート９６、支持枠９２、リアプレート９１
で構成される。リアプレート９１は主に基板８１の強度
を補強する目的で設けられるため、基板８１自体で十分
な強度を持つ場合は別体のリアプレート９１は不要とす
ることができ、基板８１とリアプレート９１が一体構成
の部材であっても構わない。

【０１１０】蛍光膜９４とメタルバック９５とをその内
側表面に配置したフェースプレート９６とリアプレート
９１と支持枠９２とが接合する接着面にフリットガラス
を塗布し、フェースプレート９６と支持枠９２とリアプ
レート９１とを、所定の位置で合わせ、固定し、加熱し
て焼成し封着する。

【０１１１】また、焼成し封着する加熱手段は、赤外線
ランプ等を用いたランプ加熱、ホットプレート等、種々
のものが採用でき、これらに限定されるものではない。

【０１１２】また、外囲器を構成する複数の部材を加熱
接着する接着材料は、フリットガラスに限るものではな
く、封着工程後、充分な真空雰囲気を形成できる材料で
あれば、種々の接着材料を採用することができる。

【０１１３】上述した外囲器は、本発明の一実施態様で
あり、限定されるものではなく、種々のものが採用でき
る。

【０１１４】他の例として、基板８１に直接支持枠９２
を封着し、フェースプレート９６、支持枠９２及び基体
８１で外囲器９８を構成しても良い。また、フェースー
プレート９６、リアプレート９１間に、スペーサーとよ
ばれる不図示の支持体を設置することにより、大気圧に
対して十分な強度をもつ外囲器９８を構成することもで
きる。

【０１１５】また、図７にフェースープレート９６に形
成された蛍光膜９４を模式図で示す。蛍光膜９４は、モ
ノクロームの場合は蛍光体８５のみから構成することが
できる。カラーの蛍光膜の場合は、ブラックストライ
プ、ブラックマトリクスなどと呼ばれる黒色導電材８６
と蛍光体８５とから構成することができる。

【０１１６】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体８５間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜９４における外
光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。

【０１１７】ガラス基板９３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜９４の内面側には、通常メタルバ
ック９５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート９
６側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光体９４を保護すること等である。メ
タルバック９５は、蛍光膜作製後、蛍光膜の内面側表面
の平滑化処理（通常、「フィルミング」と呼ばれる。）
を行い、その後Ａｌを真空蒸着等を用いて堆積させるこ
とで作製できる。

【０１１８】フェースプレート９６には、更に蛍光膜９
４の導電性を高めるため、蛍光膜９４の外面側に透明電
極（不図示）を設けてもよい。

【０１１９】本発明においては、電子放出素子７１の直
上に電子ビームが到達するため、電子放出素子７１の直
上に蛍光膜９４が配置されるように、位置あわせされて
構成される。

【０１２０】次に、封着工程を施した外囲器（パネル）
を封止する真空封止工程について説明する。

【０１２１】真空封止工程は、外囲器（パネル）９８を
加熱して、８０〜２５０℃に保持しながら、イオンポン
プ、ソープションポンプなどの排気装置によりの排気管
（不図示）を通じて排気し、有機物質の十分少ない雰囲
気にした後、排気管をバーナーで熱して溶解させて封じ
きる。外囲器９８の封止後の圧力を維持するために、ゲ
ッター処理を行なうこともできる。

【０１２２】これは、外囲器９８の封止を行う直前ある
いは封止後に、抵抗加熱あるいは高周波加熱等を用いた
加熱により、外囲器９８内の所定の位置（不図示）に配
置されたゲッターを加熱し、蒸着膜を形成する処理であ
る。ゲッターは通常Ｂａ等が主成分であり、前記蒸着膜
の吸着作用により、外囲器９８内の雰囲気を維持するも
のである。

【０１２３】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、図
８に示すように各電子放出素子に、容器外端子Ｄｘ１〜
Ｄｘｍ、Ｄｙ１〜Ｄｙｎを介して電圧を印加することに
より、電子放出が生ずる。

【０１２４】高圧端子９７を介してメタルバック９５、
あるいは透明電極（不図示）に高圧を印加し、電子ビー
ムを加速する。

【０１２５】加速された電子は、蛍光膜９４に衝突し、
発光が生じて画像が形成される。

【０１２６】図８はＮＴＳＣ方式のテレビ信号に応じて
表示を行うための駆動回路（駆動装置）の一例を示すブ
ロック図を示した。

【０１２７】走査手段としての走査回路１３０２につい
て説明する。同回路は、内部にＭ個のスイッチング素子
を備えたもので（図中、Ｓ１ないしＳｍで模式的に示し
ている）ある。各スイッチング素子は、直流電圧源Ｖｘ
１の出力電圧もしくは電源Ｖｘ２のいずれか一方を選択
し、表示パネル１３０１の端子Ｄｘ１ないしＤｘｍと電
気的に接続される。Ｓ１乃至Ｓｍの各スイッチング素子
は、制御回路１３０３が出力する制御信号Ｔｓｃａｎに
基づいて動作するものであり、例えばＦＥＴのようなス
イッチング素子を組み合わせることにより構成すること
ができる。

【０１２８】直流電圧源Ｖｘ１、Ｖｘ２は、本例の場合
には前述の本発明に適用可能な電子放出素子の特性に基
づき設定されている。

【０１２９】制御回路１３０３は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。制御回路１３０３は、
同期信号分離回路１３０６より送られる同期信号Ｔｓｙ
ｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆ
ｔおよびＴｍｒｙの各制御信号を発生する。

【０１３０】同期信号分離回路１３０６は、外部から入
力されるＮＴＳＣ方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離（フィルター）回路等を用いて構成できる。同期信
号分離回路１３０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号
と表した。前記ＤＡＴＡ信号はシフトレジスタ１３０４
に入力される。

【０１３１】シフトレジスタ１３０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路１３０３より送られる制御信号Ｔｓｆｔに基づ
いて動作する（即ち、制御信号Ｔｓｆｔは、シフトレジ
スタ１３０４のシフトクロックであるということもでき
る。）。

【０１３２】シリアル／パラレル変換された画像１ライ
ン分（電子放出素子Ｎ素子分の駆動データに相当）のデ
ータは、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記
シフトレジスタ１３０４より出力される。

【０１３３】ラインメモリ１３０５は、画像１ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１３０３より送られる制御信号Ｔｍｒｙに
従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶さ
れた内容は、Ｉ’ｄ１乃至Ｉ’ｄｎとして出力され、変
調信号発生器１３０７に入力される。さらにこの制御信
号により、信号線を複数の組に分割し、時間差を持って
出力するように制御される。

【０１３４】信号線駆動手段としての変調信号発生器１
３０７は、画像データＩ’ｄ１乃至Ｉ’ｄｎの各々に応
じて本発明の電子放出素子の各々を適切に駆動変調する
為の信号源であり、その出力信号は、端子Ｄｏｙ１乃至
Ｄｏｙｎを通じて表示パネル１３０１内の本発明の電子
放出素子に印加される。

【０１３５】本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Ｐｗを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。さらには、上記ＶｍとＰｗとを組
み合わせることにより出力される出力電子ビームの強度
と電子ビームの電荷の総量とを同時に制御する事が可能
である。

【０１３６】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１３０７として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。尚、本発明は、パルス幅変調方式あるい
は、パルス幅変調方式を基本として電圧変調方式を一部
取り入れた変調方式において特に効果を発揮する。

【０１３７】パルス幅変調方式を実施するに際しては、
変調信号発生器１３０７として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。

【０１３８】シフトレジスタ１３０４やラインメモリ１
３０５は、デジタル信号式あるいはアナログ信号式のも
のを採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１３９】デジタル信号式を用いる場合には、同期信
号分離回路１３０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには１３０６の出力部にＡ／
Ｄ変換器を設ければ良い。これに関連してラインメモリ
１３０５の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器１３０７に用いられる回路が若干
異なったものとなる。即ち、デジタル信号を用いた電圧
変調方式の場合、変調信号発生器１３０７には、例えば
Ｄ／Ａ変換回路を用い、必要に応じて増幅回路などを付
加する。パルス幅変調方式の場合、変調信号発生器１３
０７には、例えば高速の発振器および発振器の出力する
波数を計数する計数器（カウンタ）及び計数器の出力値
と前記メモリの出力値を比較する比較器（コンパレー
タ）を組み合せた回路を用いる。必要に応じて、比較器
の出力するパルス幅変調された変調信号を本発明の電子
電子放出素子の駆動電圧にまで電圧増幅するための増幅
器を付加することもできる。

【０１４０】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１３０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて本発明の電子放出素子の駆動
電圧まで電圧増幅するための増幅器を付加することもで
きる。

【０１４１】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ、ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１４２】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。

【０１４３】また、本発明が好ましく適用できる電子放
出素子としては、例えば、フィールドエミッション型の
電子放出素子、ＭＩＭ型電子放出素子、表面伝導型電子
放出素子、などが挙げられる。

【０１４４】

【実施例】以下、本発明の実施例を詳細に説明する。

【０１４５】［実施例１］図２に本実施例により作製し
た電子放出素子の平面図、断面図の一例を、図５に本実
施例の電子放出素子の製造方法の一例を示した。以下
に、本実施例の電子放出素子の製造工程を詳細に説明す
る。

【０１４６】（工程１）まず、図５（ａ）に示すよう
に、基板１に石英を用い、十分洗浄を行った後、スパッ
タ法によりカソード電極２として厚さ５００ｎｍのＷを
形成した。

【０１４７】（工程２）次に、図５（ｂ）に示すよう
に、絶縁層３として厚さ６００ｎｍのＳｉＯ_２、ゲート
電極４として厚さ１００ｎｍのＴｉをこの順で堆積し
た。

【０１４８】（工程３）次に、図５（ｃ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン４１を形成した。

【０１４９】（工程４）図５（ｄ）に示すように、マス
クパターン４１をマスクとして、Ｔａのゲート電極４及
び絶縁層３をＣＦ_４ガスを用いてそれぞれドライエッチ
ングし、カソード電極２で停止させ、幅ｗ１が３μｍの
円形の孔を形成した。

【０１５０】（工程５）続いて図５（ｅ）に示すよう
に、プラズマＣＶＤ法でダイヤモンドライクカーボンの
電子放出層５を全面に１００ｎｍ程度堆積した。反応ガ
スはＣＨ_４ガスを用いた。

【０１５１】（工程６）図５（ｆ）に示すように、マス
クパターン４１を完全に除去し、本実施例の電子放出素
子を完成させた。

【０１５２】孔の高さｈ１は２μｍとなった。

【０１５３】以上のようにして作製した電子放出素子
を、図１のように、Ｈ＝２ｍｍとして配置して、図１で
示す駆動を行った。Ｖａ＝１０ｋＶ、Ｖ_ｘＯｎ＝０Ｖ、
Ｖ_ｘＯ _ｆｆ＝２０Ｖ、Ｖ_ｙＯｎ＝２０Ｖ、Ｖ_ｙＯｆｆ＝
０Ｖとした。分割数は２であり、画素数はＱＶＧＡ画素
であるため３２０（ＲＧＢ別で９６０）×２４０のＱＶ
ＧＡである。本実施例では、カソードを走査線、ゲート
を信号線とし、信号線側を変調した。また、本実施例で
はＲＧＢ画素に対応して信号線を配置しているため、信
号線の総数は９６０本ある。容量は走査線と信号線の重
なり容量が０．７５ｐＦである。走査線の全体の容量に
対して信号線と走査線の重なりとで形成する容量は８０
％であり、１つの組の信号線がすべて２０Ｖ変動する
と、各走査線は１０Ｖ×０．８＝８Ｖ電圧降下した。こ
の２つの組の時間差としては走査線容量が全体で１×１
０^−９Ｆで、抵抗が１００Ωであり、ＣＲとしては０．
１μｓである。６４階調表示素子であり、１Ｂｉｔとし
ては約１μｓなので、時間差は１Ｂｉｔ分の１μｓとし
た。本実施例では走査線が８Ｖの電圧降下しても、電子
放出素子にかかる電圧は、２０−２０＋８＝８Ｖとなり
オフしたままであった。信号線を同時に駆動させると電
圧降下は倍の１６Ｖとなり、電子放出素子にかかる電圧
が１６Ｖとなり、本来は黒である部分でコントラストの
低下が観察された。それに対し、本実施例における駆動
を行ったところ、ＯＦＦ時の電子放出電流ＩｅはＯＮ時
の１／１００以下となり、蛍光体での発光も確認されな
かった。

【０１５４】本実施例では２分割の例で示したが、実施
態様で示したようにこれに制限されることがなく、３分
割や４分割でも良い。また、各組で同じ信号線の数にす
ることに限定されることもなく、各組の信号線の数は同
じであっても、異なっても良い。

【０１５５】また、一走査期間にある組の信号線のみを
動作させ、他の組は次のフレームに動作させ、信号線に
よる走査線への擾乱を抑制することも可能であり限定さ
れないが、このときは１フレームで全ての画素が発光す
るわけではないので、画質的には多少劣化が生じるた
め、そのような画像でも許容される用途には同様に使用
できるため、本発明の駆動方法が適用できる。

【０１５６】［実施例２］本発明の示す第２実施例を示
し、本発明の他の駆動方法を説明する。本実施例では時
間階調でなくアナログ階調とした。このときのタイミン
グチャートを図９に示す。アナログ階調なので信号線の
電位は一定でなく、階調に合わせて電位値が異なる。本
実施例では４分割に信号線を分類し、駆動した例で示
す。一括駆動であると階調によらず、オンタイミング
と、オフタイミングは全ての信号線で共通であり、以下
の電圧の擾乱が各走査線であるカソードにのる。

【０１５７】

【数２】

【０１５８】ここでＭは信号線の合計本数である。オン
タイミングではプラスであり、オフタイミングではマイ
ナスである。

【０１５９】この擾乱により、実施例１で記述したよう
にコントラストの低下が生じるが、４分割すると

【０１６０】

【数３】

【０１６１】となり、図９で示すように各値が異なるが
δＶの絶対値は小さくなり、擾乱時間は増えるものの電
子放出素子に与える影響は小さくなった。すなわちこの
擾乱が１走査線ごとにプラスマイナスで各４回生じるが
絶対値のδＶが小さくなるためオフ状態の電子放出素子
を発光するには至らず、実施例１と同様に大きな効果が
生じ、コントラストの低下は起こらず、良質な画像が得
られた。

【０１６２】［実施例３］次に、本発明の実施例３を示
す。実施例１及び２の例では走査線と信号線の交点で電
子放出素子が１つあるような図面で説明したが、本実施
例では、図１０に示すように画素に複数の電子放出素子
を形成し、そのために走査線と信号線の交面を大きく取
り、電子放出面積を大きくとった。従って、電子放出効
率をあげることができ、且つ必要電界を得る電圧を小さ
くすることができ、消費電力を下げることができた。し
かしながら走査線の全体の容量に対して信号線と走査線
とで形成する容量は約９５％と大きく、信号線がすべて
２０Ｖ変動すると、各走査線は１９Ｖ電圧降下した。し
かしながら、本発明の駆動法を用い、信号線を１０分割
して駆動することにより、この値は１０分の１となり問
題となる擾乱にならず、電子放出素子の誤動作は起きな
かった。従って、良質なコントラストの画像を得ること
ができた。

【０１６３】［実施例４］図２に本実施例により作製し
た電子放出素子の平面図、断面図の一例を、図５に本実
施例の電子放出素子の製造方法の一例を示した。以下
に、本実施例の電子放出素子の製造工程を詳細に説明す
る。

【０１６４】（工程１）まず、図５（ａ）に示すよう
に、基板１に石英を用い、十分洗浄を行った後、スパッ
タ法によりカソード電極２として厚さ５００ｎｍのＷを
形成した。

【０１６５】（工程２）次に、図５（ｂ）に示すよう
に、絶縁層３として厚さ６００ｎｍのＳｉＯ_２、ゲート
電極４として厚さ１００ｎｍのＴｉをこの順で堆積し
た。

【０１６６】（工程３）次に、図５（ｃ）に示すよう
に、フォトリソグラフィーで、ポジ型フォトレジスト
（ＡＺ１５００／クラリアント社製）のスピンコーティ
ング、フォトマスクパターンを露光し、現像し、マスク
パターン４１を形成した。

【０１６７】（工程４）図５（ｄ）に示すように、マス
クパターン４１をマスクとして、Ｔａのゲート電極４及
び絶縁層３をＣＦ_４ガスを用いてそれぞれドライエッチ
ングし、カソード電極２で停止させ、幅ｗ１が３μｍの
円形の孔を形成した。

【０１６８】（工程５）続いて図５（ｅ）に示すよう
に、プラズマＣＶＤ法でダイヤモンドライクカーボンの
電子放出層５を全面に１００ｎｍ程度堆積した。反応ガ
スはＣＨ_４ガスを用いた。

【０１６９】（工程６）図５（ｆ）に示すように、マス
クパターン４１を完全に除去し、本実施例の電子放出素
子を完成させた。

【０１７０】孔の高さｈ１は２μｍとなった。

【０１７１】以上のようにして作製した電子放出素子を
図１１で示すマトリクス配線の電子放出素子とし、図
６、８で示す画像形成装置とした。画素サイズは、ｘ＝
１００μｍ、ｙ＝１００μｍのピッチで配置し、画素数
はＶＧＡとした。画素数が増え１走査線に与えられる時
間はたかだか３０μｓ程度となり、２５６階調表示で、
１ビットあたりの許容時間は０．１μｓと小さい。本実
施例ではカソードをタングステンで形成し約１μｍ厚さ
で抵抗を小さくし、走査線のＣＲを小さくた。このとき
のＣＲは０．０５μｓであり、各組の時間差もこのＣＲ
と同じ０．０５μｓに設定した。尚、信号線は、２つの
組に分割した。素子上方にはアノード電極とともに蛍光
体を配置した。このとき波形状は隣接組の擾乱が重なり
はするが、最大値同士では重ならないため、電子放出素
子への影響は少なく、良好な特性を示した。コントラス
トは２００以上と高く階調表示も良好で、高精細な画像
形成装置を形成することができた。

【０１７２】［実施例５］本実施例では、実施例４で作
成したものと同様の構成の電子放出素子を図１２で示す
マトリクス配線の電子放出素子とし、図６、８で示す画
像形成装置とした。

【０１７３】画素サイズは、ｘ＝１３２μｍ、ｙ＝４４
μｍのピッチで配置し、画素数はＸＧＡとした。この場
合、１つの走査線に与えられる選択時間はたかだか１９
μｓ程度となる。そして２５６階調で表示する場合、１
ＬＳＢあたりの許容時間は０．０７４２μｓと小さい。

【０１７４】本実施例では、ゲートを走査線、カソード
を信号線とし、信号線側を変調した。また、本実施例で
はＲＧＢ画素に対応して信号線を配置しているため、信
号線の総数は１０２４×３＝３０７２本ある。ゲートは
アルミニウムで形成し約１μｍ厚さで抵抗を小さくし、
走査線のＣＲを小さくした。このときのＣＲは０．０５
μｓである。

【０１７５】図１３に本実施例で作成した画像形成装置
のシステムブロック図を示す。出力ボード１３１からの
映像は、先ずビデオデコーダーボード１３４でアナログ
信号からデジタル信号変換される。続いて、８Ｂｉｔ信
号として、Ｘ方向ドライバー（変調信号用ドライバー）
であるＲドライバ１３６，Ｇドライバ１３７，Ｂドライ
バ１３８及びＹ方向ドライバー（走査信号用ドライバ
ー）である走査用ドライバ１３５に伝達される。そして
ＰＬＬ１３２、ＴＧ１３３からのタイミング信号で、Ｘ
方向ドライバーおよびＹ方向ドライバーが機能し、それ
ぞれ変換ボード１４０，１４１にて所望の信号に変換さ
れパネル（画像形成装置）１３９に入力される。なお、
ビデオデコーダーボード１３４、走査用ドライバ１３
５、Ｒドライバ１３６、Ｇドライバ１３７、Ｂドライバ
１３８に入力する矢印は、ＴＧ１３３から出力されるタ
イミング信号を意味する。

【０１７６】本実施例ではＲ，Ｇ，Ｂ毎に分けられた、
各Ｘ方向ドライバーの出力タイミングをほぼＣＲ分であ
る０．０５μｓずつずらしてパネル（画像形成装置）１
３９に入力するようにした。

【０１７７】Ｒ用の信号線とＧ用の信号線とで０．０５
μｓの時間差があり、Ｇ用の信号線とＢ用の信号線とで
０．０５μｓの時間差があるので、Ｒ用の信号線とＢ用
の信号線とでは２ＣＲ分の０．１０μｓタイミングがず
れる。このときのオフ状態のタイミング図を図１４に示
す。Ｒ信号線の電位をオフ状態にした時点で、ＧとＢの
信号線の印加電位は変化しないので、容量分割により、
走査線の電圧変化は、信号線の電圧変化の１／３以下の
電圧変動しか起こらない。

【０１７８】このとき波形は隣接組の擾乱が多少重なり
はするが、最大値同士では重ならないため、電子放出素
子への影響は少なく、良好な特性を示した。また、表示
画像のコントラストは２００以上と高く、階調表示も良
好で、高精細な画像形成装置を形成することができた。

【０１７９】Ｘ方向ドライバーはＲ，Ｇ，Ｂ毎に分けら
れているため、そのタイミングをずらせばよく、例えば
１クロック分ずらすとか、ドライバー内にディレイ回路
を設けてしまうとかで対処でき、システムとしても負荷
は少ない。さらに、ＸＧＡのように画素数が多くなる
と、１走査期間も短くなる。

【０１８０】そのため、本発明の駆動方法の問題点であ
る１走査線の期間がタイミングずらしの分長くなる点が
気になるが、本実施例のように０．０５μｓというＣＲ
程度だと３分割でも０．１μｓ程度の時間ロスですみ、
１ＬＳＢへの許容時間は０．７３８μｓと分割しない場
合の０．７４２μｓと比較してほとんど差は無い。ブラ
ンキングで調整できる範囲である。

【０１８１】［実施例６］次に、本発明の第６実施例を
示す。本実施例の電子放出素子は、図１１（ａ）に示す
ように基板１上に、ゲート電極４、絶縁層３、カソード
電極２、電子放出層５の順番で積層した構造を有しい
る。尚、本実施例においては、電子放出層５として、複
数のカーボンファイバーを含む膜を用いた。また、カー
ボンファイバーとしては、カーボンナノチューブを用い
た。

【０１８２】電子放出素子を構成する材質、サイズは、
実施例１に準じｗ１＝３μｍとした。ただし、膜厚は、
カソード電極２は１００ｎｍ、絶縁層３は５００ｎｍ、
ゲート電極４は２μｍとした。また、電子放出層は、カ
ソード電極上部の全面に配置するのではなくｗ２なる
幅、本実施例では２μｍとした。本実施例の電子放出素
子を、実施例５と同様な構成でマトリクス配列すること
で電子源を構成した。

【０１８３】尚、本実施例においては、カソード電極２
をＸ方向配線（Ｄｘ１〜Ｄｘｍ）とし、ゲート電極４を
Ｙ方向配線（Ｄｙ１〜Ｄｙｎ）とし、Ｘ方向配線には走
査信号を、そしてＹ方向配線には変調信号を印加する構
成とした。そして、３原色（ＲＧＢ）を発光する蛍光体
を配置したフェースプレートを前記電子源に対抗して配
置し、図６に示した画像形成装置を形成した。そして、
実施例５と同様に、ＲＧＢ毎に分けられるように、変調
信号線（Ｄｙ１〜Ｄｙｎ）を３つの組に分け、各組毎
（ＲＧＢ毎）に、電位の印加タイミングをＣＲと同程度
づつずらして印加した（図１３、図１４参照）。本実施
例で作成した画像形成装置では、実施例５と同様に、良
好なコントラストを実現することができた。

【０１８４】

【発明の効果】以上説明したように、本発明によれば、
電子放出素子をマトリクス状に配列した電子源を用いた
画像形成装置を線順次駆動した際に、コントラストを良
好に維持することができる。

【０１８５】また、このような電子源を画像形成装置に
適用すると、性能に優れた画像形成装置を実現できる。

【図面の簡単な説明】

【図１】本発明に係る電子放出素子の駆動方法を説明す
るタイミングチャート図である。

【図２】本発明に適用可能な基本的な電子放出素子の構
成を示す図である。

【図３】本発明に係る電子放出素子の電流電圧特性を示
す図である。

【図４】本発明に係る電子放出素子の表示例を示す図で
ある。

【図５】本発明に適用可能な電子放出素子の製造方法の
一例を示す図である。

【図６】本発明に適用可能な単純マトリクス配置の電子
源を用いた画像形成装置を示す概略構成図である。

【図７】本発明に適用可能な画像形成装置における蛍光
膜を示す図である。

【図８】本発明に係る画像形成装置の全体構成を表すブ
ロック図である。

【図９】本発明に係る第２実施例の電子放出素子の駆動
方法を説明するタイミングチャート図である。

【図１０】本発明に適用可能な基本的な電子放出素子の
構成を示す図である。

【図１１】本発明に適用可能な電子放出素子の他の一例
を示した模式図である。

【図１２】本発明に適用可能な単純マトリクス配置の電
子放出素子を示す概略構成図である。

【図１３】本発明における駆動回路の一例の模式図であ
る。

【図１４】本発明の駆動方法の一例を示したタイミング
チャートを示す模式図である。

【図１５】従来の画像形成装置の駆動方法の一例を模式
的に示した図である。

【図１６】従来の画像形成装置の駆動方法の一例を示し
たタイミングチャート図である。

【符号の説明】

１基板２カソード電極３絶縁層４ゲート電極５電子放出層６駆動電源７アノード電極８高圧電源４１マスクパターン６１電子源基板６２Ｘ方向配線６３Ｙ方向配線６４電子放出素子７１電子放出素子８０電子源基板８１電子源基板８５蛍光体８６黒色導電材９１リアプレート９２支持枠９３ガラス基体９４蛍光膜９５メタルバック９６フェースプレート９７高圧端子９８外囲器１３１出力ボード１３２ＰＬＬ１３３ＴＧ１３４ビデオデコーダーボード１３５走査用ドライバ１３６Ｒドライバ１３７Ｇドライバ１３８Ｂドライバ１３９パネル１４０，１４１変換ボード１３０１表示パネル１３０２スイッチ１３０３制御回路１３０４シフトレジスタ１３０５ラインメモリ１３０６同期信号分離回路１３０７変調信号発生器

Claims

【特許請求の範囲】

【請求項１】複数の電子放出素子が、複数の走査線
と、該複数の走査線と交差する複数の信号線とに接続さ
れた電子源の駆動装置であって、複数の走査線の中から所望の走査線を選択し、該選択さ
れた走査線に選択信号を印加すると共に、選択されなか
った走査線に非選択信号を印加する操作を順次全ての前
記複数の走査線に対して行う走査手段と、前記複数の信号線を複数組に分け、そして、各々の組に
選択信号が印加され始めるタイミングが、互いに異なる
ように、前記複数の信号線に選択信号を印加する、信号
線駆動手段と、を有しており、前記走査線の電気容量をＣ、該走査線の電気抵抗をＲと
した場合に、前記各々の組に選択信号が印加され始める
タイミングを、それぞれＣＲの０．９倍以上異ならせる
ことを特徴とする電子源の駆動装置。
【請求項２】複数の電子放出素子が、複数の走査線
と、該複数の走査線と交差する複数の信号線とに接続さ
れた電子源の駆動装置であって、複数の走査線の中から所望の走査線を選択し、該選択さ
れた走査線に選択信号を印加すると共に、選択されなか
った走査線に非選択信号を印加する操作を順次全ての前
記複数の走査線に対して行う走査手段と、前記複数の信号線を複数組に分け、そして、各々の組に
選択信号が印加され始めるタイミングが、互いに異なる
ように、前記複数の信号線に選択信号を印加する、信号
線駆動手段と、を有しており、前記走査線の電気容量をＣ、該走査線の電気抵抗をＲと
した場合に、前記各々の組に選択信号が印加され始める
タイミングを、それぞれＣＲ以上異ならせることを特徴
とする電子源の駆動装置。
【請求項３】前記信号線駆動手段は、前記所望の走査
線が選択されている期間中にすべての前記信号線を駆動
する機能を有する請求項１または２に記載の電子源の駆
動装置。
【請求項４】前記信号線駆動手段が前記信号線に印加
する選択信号は、パルス波形の電位であり、該パルス波
形は、入力された画像信号の階調に応じて変調されたパ
ルス幅を有する信号であることを特徴とする請求項１乃
至３に記載の電子源の駆動装置。
【請求項５】前記信号線駆動手段が印加する選択信号
はパルス波形の電位であり、該パルス波形は、入力され
た画像信号の階調に応じて変調された波高値を有する信
号であることを特徴とする請求項１乃至４に記載の電子
源の駆動装置。
【請求項６】前記複数の信号線は２乃至１０の組に分
けて、選択信号が印加されることを特徴とする請求項１
乃至５に記載の電子源の駆動装置。
【請求項７】複数の電子放出素子が、複数の走査線
と、該複数の走査線と交差する複数の信号線とに接続さ
れた電子源の駆動方法であって、前記複数の走査線の中から所望の走査線を選択し、該選
択された走査線に選択信号を印加するとともに、選択さ
れなかった走査線に非選択信号を印加する操作を順次全
ての前記複数の走査線に対して行い、前記複数の信号線を複数組に分け、そして、各々の組に
選択信号を印加し始めるタイミングを、前記走査線の電
気容量をＣ、該走査線の電気抵抗をＲとした場合に、そ
れぞれＣＲの０．９倍以上異ならせることを特徴とする
電子源の駆動方法。
【請求項８】複数の電子放出素子が、複数の走査線
と、該複数の走査線と交差する複数の信号線とに接続さ
れた電子源の駆動方法であって、前記複数の走査線の中から所望の走査線を選択し、該選
択された走査線に選択信号を印加するとともに、選択さ
れなかった走査線に非選択信号を印加する操作を順次全
ての前記複数の走査線に対して行い、前記複数の信号線を複数組に分け、そして、各々の組に
選択信号を印加し始めるタイミングを、前記走査線の電
気容量をＣ、該走査線の電気抵抗をＲとした場合に、そ
れぞれＣＲ以上異ならせることを特徴とする電子源の駆
動方法。
【請求項９】一走査期間中に前記すべての信号線を駆
動することを特徴とする請求項７または８に記載の電子
源の駆動方法。
【請求項１０】前記信号線に印加される信号はパルス
波形の電位であり、該パルス波形は、入力された画像信
号の階調に応じて変調されたパルス幅を有する請求項７
乃至９に記載の電子源の駆動方法。
【請求項１１】前記信号線に印加される信号はパルス
波形の電位であり、該パルス波形は、入力された画像信
号の階調に応じて変調された波高値を有する請求項７乃
至１０に記載の電子源の駆動方法。
【請求項１２】前記複数の信号線は２乃至１０の組に
分けられて分けて、選択信号が印加されることを特徴と
する請求項７乃至１１に記載の電子源の駆動方法。
【請求項１３】前記走査線と前記信号線のそれぞれの
交差部に複数の電子放出素子が設けられている請求項７
乃至１２に記載の電子源の駆動方法。
【請求項１４】電子源と、該電子源から放出された電
子によって画像を形成する画像形成部材と、を備えた画
像形成装置の駆動方法であって、前記電子源を請求項７
乃至１３の駆動方法によって駆動することによって画像
を形成する画像形成装置の駆動方法。